CN111261626A - 一种采用多基岛引线框架的芯片封装结构 - Google Patents

一种采用多基岛引线框架的芯片封装结构 Download PDF

Info

Publication number
CN111261626A
CN111261626A CN202010189763.0A CN202010189763A CN111261626A CN 111261626 A CN111261626 A CN 111261626A CN 202010189763 A CN202010189763 A CN 202010189763A CN 111261626 A CN111261626 A CN 111261626A
Authority
CN
China
Prior art keywords
base
island
lead frame
double
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010189763.0A
Other languages
English (en)
Inventor
李阳德
周占荣
徐鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Publication of CN111261626A publication Critical patent/CN111261626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种采用多基岛引线框架的芯片封装结构，通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上，组成二极管整流桥堆；相比传统的四颗独立二极管整流桥堆，该方案实现更简单、操作更容易、成本更低。

Description

一种采用多基岛引线框架的芯片封装结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种采用多基岛引线框架的芯片封装结构。
背景技术
随着集成电路IC设计、制造行业得到飞速发展，封装技术也得到了大幅提升。封装是整个集成电路制造过程中重要一环，它具有散热和保护功能。封装工艺能够将芯片密封，隔绝外界污染及外力对芯片的破坏。
随着技术的进步，在一个封装体中封装单颗芯片已经不能满足需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。芯片面积越来越小，功率越来越大，使用环境越来越极限，散热要求越来越高，市场竞争日益激烈，成本竞争尤为突出。
目前驱动电路中输入整流桥、续流二极管和驱动IC分开，属于不同封装元器件，工厂实际生产中需多次上板，导致元器件成本较高、电路板体积较大。
请一并参阅图1A-图1B，其中，图1A为现有的输入整流桥的电路结构示意图，图1B为二极管封装形式示意图。
如图1A所示，现有的输入整流桥通常使用四颗独立二极管(D1～D4)组成，以对输入的交流电AC进行整流，输出直流电DC。
如图1B所示，对于N衬底二极管11，其封装时，底部与引线框架的基岛电连接的为阴极，顶部为阳极(即N衬底)、可以通过金属引线与其它组件电连接，如图1B中a部分所示；对于P衬底二极管12，其封装时，底部与引线框架的基岛电连接的为阳极，顶部为阴极(即P衬底)、可以通过金属引线与其它组件电连接，如图1B中b部分所示。
对四颗独立二极管进行封装时，需要多个独立基岛、多次点胶和上芯，方案繁琐、生产产能(UPH)较低、成本较高。
发明内容
本发明的目的在于，针对现有技术中存在的技术问题，提供一种采用多基岛引线框架的芯片封装结构，可以为工厂生产中减少元器件，实现物料成本下降、封装结构的电路板体积更小等优点。
为实现上述目的，本发明提供了一种采用多基岛引线框架的芯片封装结构，包括：多基岛引线框架，包括多个第一类引脚以及相互之间电气隔离的第一基岛与第二基岛；所述第一类引脚至少包括第一交流电输入引脚、第二交流电输入引脚、总线引脚以及接地引脚；一颗双P衬底二极管，设置于所述第一基岛上，所述双P衬底二极管包括第一阴极、第二阴极以及共用的阳极，其阳极与所述第一基岛电连接、并通过所述第一基岛与所述接地引脚电连接，其第一阴极通过金属引线与所述第一交流电输入引脚电连接，其第二阴极通过金属引线与所述第二交流电输入引脚电连接；一颗双N衬底二极管，设置于所述第二基岛上，所述双N衬底二极管包括第一阳极、第二阳极以及共用的阴极，其阴极与所述第二基岛电连接、并通过所述第二基岛与所述总线引脚电连接，其第一阳极通过金属引线与所述第一交流电输入引脚电连接，其第二阳极通过金属引线与所述双P衬底二极管的第二阴极电连接、并通过所述第二阴极与所述第二交流电输入引脚电连接。
本发明的优点在于：本发明通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上，组成二极管整流桥堆，相比传统的四颗独立二极管整流桥堆，该方案实现更简单、操作更容易、成本更低。通过进一步将二极管整流桥堆与驱动IC、续流二极管、MOS管等中的一个或多个合封在一个封装结构内部，提高了芯片集成度、降低了整个电路的成本；封装结构内部各基岛之间电气隔离，引脚与引脚之间间距足够大，可以有效防止高压击穿，进而满足封装或可靠性的要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1A，现有的输入整流桥的电路结构示意图；
图1B，二极管封装形式示意图。
图2，本发明采用多基岛引线框架的芯片封装结构第一实施例的平面结构示意图；
图3，本发明采用多基岛引线框架的芯片封装结构第二实施例的平面结构示意图；
图4，本发明采用多基岛引线框架的芯片封装结构第三实施例的平面结构示意图；
图5，本发明采用多基岛引线框架的芯片封装结构第四实施例的平面结构示意图；
图6，本发明采用多基岛引线框架的芯片封装结构第五实施例的平面结构示意图。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。本发明的说明书和权利要求书以及附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。
本发明通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上，组成二极管整流桥堆；相比传统的四颗独立二极管整流桥堆，该方案实现更简单、操作更容易、成本更低。通过进一步将二极管整流桥堆与驱动IC、续流二极管、MOS管等中的一个或多个合封在一个封装结构内部，形成高集成度的合封芯片。其中，双P衬底二极管就是形成在同一P衬底的两个二极管，其包括第一阴极、第二阴极以及共用的阳极；双N衬底二极管就是形成在同一N衬底的两个二极管，其包括第一阳极、第二阳极以及共用的阴极。
本发明可采用任何合适的封装标准形成封装结构。在下述实施例中的封装结构，涉及6引脚的封装体选择了SOP-6或ESOP-6封装规格进行示范。其中，SOP-6和ESOP-6封装长度为4.84-4.96mm，宽度为3.84-3.96mm，引脚数量为6个，引脚宽度0.35-0.47mm。采用上述封装规格可以在保持高集成度的前提下，使封装体保持较小的尺寸和承载较高的功率密度。本领域普通技术人员能够理解，本发明之应用并不限于上述封装格式，例如，在下述实施例中，涉及8引脚的封装体结构采用SOP-8封装规格进行示范。在涉及7引脚的封装体结构，则是混合采用了SOP-6和SOP-8的封装规格(即在单侧3引脚的部分采用SOP-6封装规格，单侧4引脚的部分采用SOP-8的封装规格)。在其他实施例中，还可以采用QFN，DFN等等其他封装规格，来实现本发明。
请参阅图2，本发明采用多基岛引线框架的芯片封装结构第一实施例的平面结构示意图。
在本实施例中，所述封装结构包括一多基岛引线框架、一颗双P衬底二极管31、一颗双N衬底二极管32。
具体的，所述多基岛引线框架为双基岛引线框架，双基岛引线框架的封装线采用图示线框308示意性标示出。在本实施例中，所述多基岛引线框架包括多个第一类引脚以及相互之间电气隔离的两个基岛，分别为第一基岛301以及第二基岛302。所述第一类引脚至少包括第一交流电(AC1)输入引脚、第二交流电(AC2)输入引脚、总线(BUS)引脚以及接地(GND)引脚。例如，双基岛引线框架的4个引脚(pin1～pin4)分别为：pin1为第一交流电(AC1)输入引脚1，pin2为接地(GND)引脚2，pin3为第二交流电(AC2)输入引脚3，pin4为总线(BUS)引脚4。各引脚间距足够大(相邻两引脚之间的间距大于预设距离值)，从而有效降低高压击穿风险。其中，所述第一交流电(AC1)输入引脚1与所述第二交流电(AC2)输入引脚3位于所述第一基岛301的远离所述第二基岛302的同一侧。优选的，所述接地(GND)引脚2与所述第一基岛301直接连接，所述总线(BUS)引脚4与所述第二基岛302直接连接。
在其它实施例中，第一交流电(AC1)输入引脚与第二交流电(AC2)输入引脚可以位于所述第一基岛301的两侧，且其中一交流电输入引脚(例如，第一交流电输入引脚)靠近所述第二基岛302电连接的引脚的所在侧。即，所述第一交流电(AC1)输入引脚与所述第二交流电(AC2)输入引脚相对设置，且其中之一位于所述第二基岛302电连接的引脚的所在侧。
所述双P衬底二极管31采用导电胶等粘结剂粘贴于所述第一基岛301上。所述双P衬底二极管31包括第一阴极、第二阴极以及共用的阳极；其阳极与所述第一基岛301电连接、并通过所述第一基岛301与所述接地(GND)引脚2电连接；其第一阴极(P衬底)通过金属引线39与第一交流电(AC1)输入引脚1电连接，第二阴极通过金属引线39与第二交流电(AC2)输入引脚3电连接。所述双P衬底二极管31的阳极也可以通过金属引线与接地(GND)引脚2电连接。在其它实施例中，所述第一基岛301可以为打凹结构，且所述第一基岛301打凹后作为接地(GND)引脚。基岛打凹后接地，方便散热、且节约了引线框架上接地引脚的设置。
所述双N衬底二极管32采用导电胶等粘结剂粘贴于所述第二基岛302上。所述双N衬底二极管32包括第一阳极、第二阳极以及共用的阴极；其阴极与所述第二基岛302电连接、并通过所述第二基岛302与所述总线(BUS)引脚4电连接；其第一阳极(N衬底)通过金属引线39与第一交流电(AC1)输入引脚1电连接，第二阳极通过金属引线39与所述双P衬底二极管31的第二阴极电连接，从而通过所述双P衬底二极管31的第二阴极与第二交流电(AC2)输入引脚3电连接。本实施例中，所述双N衬底二极管32的阴极与所述总线(BUS)引脚4直接电连接；在其它实施例中，所述双N衬底二极管32的阴极也可以通过金属引线与所述总线(BUS)引脚4电连接。
在本实施例中，所述双P衬底二极管31的第一阴极与所述双N衬底二极管32的第一阳极相对设置，并设置于相应基岛的靠近所述第一交流电(AC1)输入引脚1的一侧。这种设置方式，使得元器件与相应引脚之间的金属引线的打线长度更短，打线更方便，且利于芯片封装布局。
可选的，所述第一基岛301的面积大于所述第二基岛302的面积，便于双P衬底二极管31的布局，同时利于后续在所述第一基岛301上布局其它元器件。所述第一基岛301两侧分别与连筋(Tie bar)309相连，提高了基岛稳定性。在其它实施例中，所述第一基岛301的面积也可以与所述第二基岛302的面积相同，所述第一基岛301也可以仅和一连筋相连，所述第二基岛302和另一连筋相连。
可选的，所述双P衬底二极管31的两相对侧边与所述芯片封装结构的一中轴线具有一夹角，和/或所述双N衬底二极管32的两相对侧边与所述芯片封装结构的一中轴线具有一夹角。即所述双P衬底二极管31与所述双N衬底二极管32的至少其中之一可以采用倾斜布局，使得在打线区进行打线操作更方便，可以防止靠近的打线相接触或者近距离击穿。夹角大小可根据实际要求设定，例如可以为相对纵向中轴线可以大于0度、小于90度。
本实施例通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上，组成二极管整流桥堆，实现更少的点胶和上芯次数，提高生产效率、降低生产成本。
请参阅图3，本发明采用多基岛引线框架的芯片封装结构第二实施例的平面结构示意图。
在本实施例中，所述封装结构包括一多基岛引线框架、一颗双P衬底二极管31、一颗双N衬底二极管32、一主控芯片33。
在本实施例中，所述多基岛引线框架包括相互之间电气隔离的两个基岛，分别为第一基岛301a以及第二基岛302。其中，所述第一基岛301a的面积大于所述第二基岛302的面积。所述第一基岛301两侧分别与连筋(Tie bar)309相连，提高了基岛稳定性。其中所述多基岛引线框架的封装线采用图示线框308示意性标示出。所述多基岛引线框架包括第一类引脚以及第二类引脚；所述第一类引脚包括第一交流电(AC1)输入引脚、第二交流电(AC2)输入引脚、总线(BUS)引脚以及接地(GND)引脚，所述第二类引脚包括反馈(CS)引脚以及漏端(Drain)引脚。具体的，所述漏端(Drain)引脚可以包括第一漏端(Drain1)引脚、第二漏端(Drain2)引脚。
具体的，在本实施例中，所述多基岛引线框架至少包括8个引脚(pin1～pin8)，其中，pin1为第一交流电(AC1)输入引脚1，pin4为第二交流电(AC2)输入引脚4，pin5为反馈(CS)引脚5，pin6为第一漏端(Drain1)引脚6，pin8为总线(BUS)引脚8。其中，总线(BUS)引脚8与相应的基岛(第二基岛302)直接相连。其中，pin2、pin3、pin7因未有元器件连接，故其引脚未定义，可选的pin7可以为空(NC)引脚7。各引脚间距足够大(大于预设距离值)，从而有效降低高压击穿风险。其中，第一交流电(AC1)输入引脚1与第二交流电(AC2)输入引脚4位于所述第一基岛301a的远离所述第二基岛302的同一侧。
优选的，图3所示为打凹产品，方便散热，其中所述第一基岛301a打凹后接地(GND)。所述总线(BUS)引脚3与所述第二基岛302直接连接。
所述双P衬底二极管31采用导电胶等粘结剂粘贴于所述第一基岛301a上；其阳极与所述第一基岛301a电连接；其阳极与所述第一基岛301a电连接(从而实现接地)，其双阴极通过金属引线39与所述多基岛引线框架的多个引脚中的部分引脚电连接。例如，所述双P衬底二极管31中第一阴极(P衬底)通过金属引线39与第一交流电(AC1)输入引脚1电连接，其第二阴极通过金属引线39与第二交流电(AC2)输入引脚4电连接。
所述双N衬底二极管32采用导电胶等粘结剂粘贴于所述第二基岛302上，其阴极与所述第二基岛302上的引脚电连接(即与所述总线(BUS)引脚8电连接)，其双阳极通过金属引线39与所述多基岛引线框架的多个引脚中的部分引脚电连接。例如，所述双N衬底二极管32的阴极与所述总线(BUS)引脚8电连接，所述双N衬底二极管32中第一阳极通过金属引线39与第一交流电(AC1)输入引脚1电连接，其第二阳极通过金属引线39与所述双P衬底二极管31的第二阴极电连接，从而通过所述双P衬底二极管31的第二阴极与第二交流电(AC2)输入引脚4电连接。
在本实施例中，所述第二基岛302形成于靠近所述双P衬底二极管31所在的一端，从而使得其上设置的所述双N衬底二极管32与相应引脚以及与所述双P衬底二极管31之间的金属引线的打线长度较短，同时利于芯片封装布局。
所述主控芯片33采用导电胶等粘结剂粘贴于所述第一基岛301a上，所述主控芯片33通过金属引线39分别与所述第一基岛301a以及所述多基岛引线框架的多个引脚中的部分引脚电连接。例如，所述主控芯片33通过金属引线39分别与反馈(CS)引脚5、第一漏端(Drain1)引脚6电连接；所述主控芯片33同时通过金属引线39与所述第一基岛301a电连接(用于接GND)。所述主控芯片21即为集成电路芯片(IC)，例如驱动IC，用于控制其它器件。
可选的，所述主控芯片33的两相对侧边与所述芯片封装结构的一中轴线具有一夹角和/或所述双P衬底二极管31的两相对侧边与所述芯片封装结构的一中轴线具有一夹角，和/或所述双N衬底二极管32的两相对侧边与所述芯片封装结构的一中轴线具有一夹角。即所述双P衬底二极管31、所述双N衬底二极管32、所述主控芯片33的至少其中之一可以采用倾斜布局，使得在打线区进行打线操作更方便，可以防止靠近的打线相接触或者近距离击穿。夹角大小可根据实际要求设定，例如可以为相对纵向中轴线可以大于0度、小于90度。
本实施例通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上，组成二极管整流桥堆，实现更少的点胶和上芯次数，提高生产效率、降低生产成本。通过将驱动IC与双P衬底二极管放在同一基岛上，将二极管整流桥堆、驱动IC合封在一个封装结构内部，形成高集成度的合封芯片。
请参阅图4，本发明采用多基岛引线框架的芯片封装结构第三实施例的平面结构示意图。
与图3所示实施例的不同之处在于，在本实施例中，第一交流电(AC1)输入引脚与第二交流电(AC2)输入引脚位于所述第一基岛301b的两侧，且其中一交流电输入引脚(例如，第一交流电输入引脚)靠近所述第二基岛302电连接的引脚的所在侧。即，所述第一交流电(AC1)输入引脚与所述第二交流电(AC2)输入引脚相对设置，且其中之一位于所述第二基岛302电连接的引脚的所在侧。
相应的调整所述多基岛引线框架的引脚的电气特性，具体的，pin1为第一交流电(AC1)输入引脚1，pin3为总线(BUS)引脚3，pin4为第一漏端(Drain1)引脚4，pin5为反馈(CS)引脚5，pin6为第二漏端(Drain2)引脚6，pin8为第二交流电(AC2)输入引脚8。其中，总线(BUS)引脚3与相应的基岛(第二基岛302)直接相连。
所述双P衬底二极管31以及所述双N衬底二极管32的电连接方式可参考图3。
所述主控芯片33通过金属引线39分别与所述第一基岛301b以及所述多基岛引线框架的多个引脚中的部分引脚(第二类引脚)电连接。例如，所述主控芯片33通过金属引线39分别与所述第一基岛301b(用于接地)、第一漏端(Drain1)引脚4、反馈(CS)引脚5、第二漏端(Drain2)引脚6电连接。
与图3所示实施例相比，本实施例中，元器件与相应引脚之间的金属引线的打线长度更短，打线更方便。
在其它实施例中，所述封装结构内也可以未设置所述主控芯片33，封装结构内各组件的连接关系以及封装结构的引脚做适应性调整即可。
请参阅图5，本发明采用多基岛引线框架的芯片封装结构第四实施例的平面结构示意图。
与图4所示实施例的不同之处在于，在本实施例中，所述第二基岛302a上设置有一双N衬底二极管32，以及一N衬底续流元器件34。
相应的调整所述多基岛引线框架的引脚的电气特性，具体的，pin1为第一交流电(AC1)输入引脚1，pin3为总线(BUS)引脚3，pin4为漏端(Drain)引脚4，pin5为空(NC)引脚，pin6为反馈(CS)引脚6，pin8为第二交流电(AC2)输入引脚8。
所述主控芯片33通过金属引线39分别与所述第一基岛301b、所述N衬底续流元器件34以及所述多基岛引线框架的多个引脚中的部分引脚(第二类引脚)电连接。例如，所述主控芯片33通过金属引线39分别与所述第一基岛301b(用于接地)、所述N衬底续流元器件34、反馈(CS)引脚6电连接；所述主控芯片33进一步通过金属引线39与所述第二基岛302a相连，从而实现电连接总线(BUS)引脚3。
所述N衬底续流元器件34采用导电胶等粘结剂粘贴于所述第二基岛302a上，并位于靠近所述主控芯片33所在一侧。所述N衬底续流元器件34并与所述第二基岛302a电连接(实现接总线(BUS)引脚3)，并通过金属引线39分别与所述漏端(Drain)引脚4以及所述主控芯片33电连接。所述N衬底续流元器件34为N衬底续流二极管，其可以在封装结构实际应用到电路结构时，用作开关电源的续流二极管。
本实施例通过将一颗双N衬底二极管和一颗双P衬底二极管分别放在两个不同基岛上组成二极管整流桥堆，并将二极管整流桥堆、驱动IC、续流二极管合封在一个封装结构内部，进一步提高了芯片集成度。
在其它实施例中，所述封装结构内也可以未设置所述主控芯片33，封装结构内各组件的连接关系以及封装结构的引脚做适应性调整即可。
请参阅图6，本发明采用多基岛引线框架的芯片封装结构第五实施例的平面结构示意图。
与图5所示实施例的不同之处在于，在本实施例中，所述多基岛引线框架还包括一第三基岛303，所述第三基岛303与所述第二基岛302基本并排放置并位于所述第一基岛301b的同一侧。其中，所述第三基岛303靠近所述主控芯片33所在侧。所述多基岛引线框架上还设有与所述第三基岛303直接连接的直连引脚，例如漏端(Drain)引脚4。即，所述漏端(Drain)引脚4与所述第三基岛303直接连接。所述第三基岛303上设置有一P衬底续流元器件35。
相应的，所述主控芯片33通过金属引线39与所述第三基岛303相连，从而电连接漏端(Drain)引脚4。
所述P衬底续流元器件35采用导电胶等粘结剂粘贴于所述第三基岛303上。所述P衬底续流元器件35与所述第三基岛303上的漏端(Drain)引脚4电连接，并通过金属引线39与所述第二基岛302相连，从而电连接总线(BUS)引脚3。所述P衬底续流元器件35为P衬底二极管，其可以在封装结构实际应用到电路结构时，用作开关电源的续流二极管。在其它实施例中，所述第三基岛303上也可以设置一开关元器件，例如N型MOS管，其可以在封装结构实际应用到电路结构时，作为开关电源的功率开关管。或者，所述第三基岛303上也可以同时设置一P衬底续流元器件以及一开关元器件。
可选的，所述所述第三基岛303的一侧可以与一连筋相连，以提高基岛稳定性。
在其它实施例中，所述封装结构内也可以未设置所述主控芯片33，封装结构内各组件的连接关系以及封装结构的引脚做适应性调整即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种采用多基岛引线框架的芯片封装结构，其特征在于，包括：
多基岛引线框架，包括第一类引脚以及相互之间电气隔离的第一基岛与第二基岛；所述第一类引脚包括第一交流电输入引脚、第二交流电输入引脚、总线引脚以及接地引脚；
一颗双P衬底二极管，设置于所述第一基岛上，所述双P衬底二极管包括第一阴极、第二阴极以及共用的阳极，其阳极与所述第一基岛电连接、并通过所述第一基岛与所述接地引脚电连接，其第一阴极通过金属引线与所述第一交流电输入引脚电连接，其第二阴极通过金属引线与所述第二交流电输入引脚电连接；
一颗双N衬底二极管，设置于所述第二基岛上，所述双N衬底二极管包括第一阳极、第二阳极以及共用的阴极，其阴极与所述第二基岛电连接、并通过所述第二基岛与所述总线引脚电连接，其第一阳极通过金属引线与所述第一交流电输入引脚电连接，其第二阳极通过金属引线与所述双P衬底二极管的第二阴极电连接、并通过所述第二阴极与所述第二交流电输入引脚电连接。
2.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述双P衬底二极管与所述双N衬底二极管均采用粘结剂分别粘贴于相应的基岛上。
3.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述接地引脚与所述第一基岛直接连接，所述总线引脚与所述第二基岛直接连接。
4.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第一基岛为打凹结构，且所述第一基岛打凹后作为所述接地引脚。
5.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第一阴极与所述第一阳极相对设置，并设置于相应基岛的靠近所述第一交流电输入引脚的一侧。
6.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第一交流电输入引脚与所述第二交流电输入引脚位于所述第一基岛的远离所述第二基岛的同一侧。
7.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第一交流电输入引脚与所述第二交流电输入引脚相对设置，且其中之一位于所述第二基岛电连接的引脚的所在侧。
8.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第一基岛的面积大于或等于所述第二基岛的面积，且所述第一基岛两侧分别与相应的连筋相连。
9.如权利要求1所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述芯片封装结构还包括一主控芯片，所述主控芯片设置于所述第一基岛上。
10.如权利要求9所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述主控芯片、所述双N衬底二极管、所述双P衬底二极管的至少其中之一与所述芯片封装结构的一中轴线具有一夹角。
11.如权利要求1或9所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述芯片封装结构还包括设置于所述第二基岛上的一N衬底续流元器件。
12.如权利要求1或9所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述多基岛引线框架上还设有一第三基岛，所述芯片封装结构还包括设置于所述第三基岛上的一P衬底续流元器件和/或一开关元器件。
13.如权利要求12所述的采用多基岛引线框架的芯片封装结构，其特征在于，所述第三基岛与一连筋相连。
CN202010189763.0A 2019-12-13 2020-03-18 一种采用多基岛引线框架的芯片封装结构 Pending CN111261626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019112786323 2019-12-13
CN201911278632 2019-12-13

Publications (1)

Publication Number Publication Date
CN111261626A true CN111261626A (zh) 2020-06-09

Family

ID=70656742

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202010189763.0A Pending CN111261626A (zh) 2019-12-13 2020-03-18 一种采用多基岛引线框架的芯片封装结构
CN202020339540.3U Active CN211150558U (zh) 2019-12-13 2020-03-18 采用多基岛引线框架的芯片封装结构
CN202020339596.9U Active CN211238250U (zh) 2019-12-13 2020-03-18 一种采用多基岛引线框架的芯片封装结构
CN202010189762.6A Pending CN111180437A (zh) 2019-12-13 2020-03-18 采用多基岛引线框架的芯片封装结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202020339540.3U Active CN211150558U (zh) 2019-12-13 2020-03-18 采用多基岛引线框架的芯片封装结构
CN202020339596.9U Active CN211238250U (zh) 2019-12-13 2020-03-18 一种采用多基岛引线框架的芯片封装结构
CN202010189762.6A Pending CN111180437A (zh) 2019-12-13 2020-03-18 采用多基岛引线框架的芯片封装结构

Country Status (1)

Country Link
CN (4) CN111261626A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150954A (ja) * 1986-12-16 1988-06-23 Toshiba Corp ブリツジ型半導体装置
CN102157480A (zh) * 2011-01-30 2011-08-17 常州银河世纪微电子有限公司 桥式整流器
CN207753003U (zh) * 2017-12-28 2018-08-21 上海东软载波微电子有限公司 封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067679B2 (ja) * 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
CN102842572A (zh) * 2011-06-24 2012-12-26 上海金克半导体设备有限公司 一种小型双列式桥堆
CN110010599A (zh) * 2019-04-25 2019-07-12 广东美的制冷设备有限公司 高集成智能功率模块及其制作方法以及空调器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150954A (ja) * 1986-12-16 1988-06-23 Toshiba Corp ブリツジ型半導体装置
CN102157480A (zh) * 2011-01-30 2011-08-17 常州银河世纪微电子有限公司 桥式整流器
CN207753003U (zh) * 2017-12-28 2018-08-21 上海东软载波微电子有限公司 封装结构

Also Published As

Publication number Publication date
CN211150558U (zh) 2020-07-31
CN111180437A (zh) 2020-05-19
CN211238250U (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN102376669B (zh) 半导体器件
US6661032B2 (en) Light emitting diode package structure having an electro-static protective diode
US8669650B2 (en) Flip chip semiconductor device
US9129947B2 (en) Multi-chip packaging structure and method
CN202454556U (zh) 堆叠式芯片封装结构、同步整流模块和变换器模块
US9735094B2 (en) Combined packaged power semiconductor device
US8686546B2 (en) Combined packaged power semiconductor device
US8476752B2 (en) Package structure for DC-DC converter
CN103107171B (zh) 一种倒装芯片的半导体器件
WO2006050439A3 (en) Multichip semiconductor package
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
US9437587B2 (en) Flip chip semiconductor device
TWI405319B (zh) 堆疊之積體電路晶片組成件
CN211238250U (zh) 一种采用多基岛引线框架的芯片封装结构
CN210296342U (zh) 应用于电源转换装置的多芯片封装结构及封装框架阵列
CN211182198U (zh) 一种多基岛引线框架及sop封装结构
CN108231721A (zh) 多基岛引线框架、引线框架阵列及封装体
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN114520214A (zh) 一种共源共栅晶体管封装结构
CN101894830B (zh) 堆叠式封装构造及其制造方法
CN220106521U (zh) 一种ic芯片驱动多颗mos芯片的合封ipm封装结构
CN212517192U (zh) 一种多基岛引线框架及芯片封装结构
CN215069959U (zh) 一种用于布置芯片的引线框架及封装体
KR100842907B1 (ko) 멀티 칩 패키지
CN214203682U (zh) 反激变换器集成控制芯片及反激变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200609