CN111260067A - 量子处理电路结构及提高谐振频率的方法 - Google Patents
量子处理电路结构及提高谐振频率的方法 Download PDFInfo
- Publication number
- CN111260067A CN111260067A CN202010045473.9A CN202010045473A CN111260067A CN 111260067 A CN111260067 A CN 111260067A CN 202010045473 A CN202010045473 A CN 202010045473A CN 111260067 A CN111260067 A CN 111260067A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive
- quantum chip
- fan
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 210
- 238000009826 distribution Methods 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 37
- 239000002245 particle Substances 0.000 claims description 19
- 239000011148 porous material Substances 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 230000001788 irregular Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种量子处理电路结构及提高谐振频率的方法，通过在量子芯片或者在量子芯片和扇出电路结构至少之一中设置导电孔结构，使导电孔结构贯穿量子芯片的衬底和/或扇出电路结构，并且将量子芯片衬底和/或扇出电路结构的上下表面的地平面电性连接，使得量子芯片的衬底和/或扇出电路结构中的腔模频率提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的衬底材料和/或扇出电路结构材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。
Description
技术领域
本公开属于量子计算技术领域，涉及一种量子处理电路结构及提高谐振频率的方法。
背景技术
在超导量子计算的实现方案中，将量子处理器与外围电路进行连接是不可缺少的一个步骤。
现有技术中，量子处理器/量子芯片与封装盒体之间会存在各种电磁谐振的干扰。如果封装盒体内部的空间谐振频率范围与量子处理器的工作频率范围有所重叠，会对量子处理器的工作产生极大的干扰。
因此如何全面降低或消除封装盒体内部的各种电磁谐振的干扰成为超导量子处理器封装需要解决的技术问题。
发明内容
(一)要解决的技术问题
本公开提供了一种量子处理电路结构及提高谐振频率的方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种量子处理电路结构，该量子处理电路结构包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。
在本公开的一实施例中，所述导电孔结构的数量、尺寸和分布满足：使得所述衬底中的腔模频率大于所述量子芯片的工作频率最大值。
在本公开的一实施例中，所述导电孔结构为均匀分布或非均匀分布。
在本公开的一实施例中，多个所述导电孔结构呈阵列形式分布；所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。
在本公开的一实施例中，多个所述导电孔结构包括如下结构的一种：所述量子芯片的衬底中设置有开孔，所述开孔贯穿所述衬底的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述衬底上下表面的地平面电性连接；或者，所述衬底中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述衬底上表面的地平面电性连接。
根据本公开的另一个方面，提供了一种量子处理电路结构，该量子处理电路结构包括：量子芯片和用于扇出量子芯片信号的扇出电路结构，所述量子芯片和/或所述扇出电路结构中设置有导电孔结构，所述导电孔结构贯穿所述量子芯片的衬底和/或所述导电孔结构的上下表面，并将所述量子芯片的衬底和/或所述导电孔结构的上下表面的地平面电性连接。
在本公开的一实施例中，所述导电孔结构的数量、尺寸和分布满足：使得所述量子芯片的衬底和/或所述导电孔结构的腔模频率大于所述量子芯片的工作频率最大值。
在本公开的一实施例中，所述导电孔结构为均匀分布或非均匀分布。
在本公开的一实施例中，多个所述导电孔结构呈阵列形式分布；所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。
在本公开的一实施例中，多个所述导电孔结构包括如下结构的一种：所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底和/或所述扇出电路结构安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
根据本公开的又一个方面，提供了一种提高谐振频率的方法，包括：通过在量子芯片和/或扇出电路结构中设置导电孔结构，所述扇出电路结构用于扇出量子芯片的信号，所述导电孔结构贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，并将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接，从而打破结构完整性以形成多个谐振腔，使得所述量子芯片衬底和/或所述扇出电路结构中的腔模频率大于所述量子芯片的工作频率最大值。
在本公开的一实施例中，所述设置导电孔结构的方法，包括如下方法之一：在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁沉积导电材料层，所述导电材料层将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁填充导电颗粒，通过压合或热熔的方式使得所述导电颗粒将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，所述开孔与一导电底座上设置的导电柱位置对应，将所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，将所述导电柱的上部通过绑线或焊接的方式与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
(三)有益效果
从上述技术方案可以看出，本公开提供的量子处理电路结构及提高谐振频率的方法，具有以下有益效果：
(1)量子芯片的衬底、扇出电路结构(例如扇出电路板或扇出芯片，在扇出芯片的衬底和扇出电路板内部会产生一定频率的谐振)均会产生一定频率的腔模，通过在量子芯片的衬底和/或扇出电路结构中设置导电孔结构，利用导电孔结构将量子芯片的衬底和/或扇出电路结构的上下表面的地平面进行电性连接，从而打破结构完整性以形成多个谐振腔，有效提高了量子芯片衬底和/或所述扇出电路结构中的腔模频率，使得量子芯片衬底和/或扇出电路结构的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的材料和/或扇出电路结构的材料对于量子芯片工作输出信号的影响；
(2)通过调控导电孔结构的数量、尺寸和分布形式能够调控量子芯片衬底和/或扇出电路结构中的腔模频率，进行导电孔结构的设置时，一般需要配合量子芯片/扇出电路结构的线路分布进行排布，也可以在预先设计量子芯片/扇出电路结构的电路时进行统一协调布局；可以形成各种分布形式、不同数量要求以及不同尺寸要求的导电孔结构，具有设计灵活且方便调控的优点；
(3)导电孔结构的形成方式可以有各种形式，以在量子芯片上形成导电孔结构作为示例，比如可以通过在量子芯片的衬底上形成贯穿衬底上下表面的开孔，并在开孔的内壁填充导电材料层，使得导电材料层将衬底上下表面电性连接；也可以通过在衬底上形成贯穿衬底上下表面的开孔，并在开孔内壁填充导电颗粒，以压合或热熔的形式使得导电颗粒将衬底上下表面电性连接；或者还可以在衬底上形成贯穿衬底上下表面的开孔，将衬底放置于带有导电柱的导电底座之上，从而使得衬底下表面与导电底座贴合，导电柱贯穿开孔，将导电柱上表面通过绑线或者焊接的形式实现与衬底上表面的地平面电性连接，从而实现导电孔结构将衬底上下表面的地平面进行电性连接，实现方式多样且简单，对于谐振干扰的消除效果明显。
附图说明
图1为根据本公开一实施例所示的量子芯片/扇出电路结构的示意图。
图2为根据本公开另一实施例所示的量子芯片/扇出电路结构的示意图。
图3为根据本公开又一实施例所示的量子芯片/扇出电路结构的示意图。
图4-图7分别为根据本公开实施例所示的导电孔结构的不同分布形式的示意图。其中，图4为一实施例所示的导电孔结构呈网格式分布的示意图；图5为一实施例所示的导电孔结构呈六边形蜂巢式分布的示意图；图6为根据一实施例所示的导电孔结构呈三角形棋盘式分布的示意图。图7为根据一实施例所示的导电孔结构的基本单元为不同形状组合的分布形式示意图，其中(a)为米字格式分布，(b)为叉格式分布。
【符号说明】
1-量子芯片/扇出电路结构的衬底；
11-上表面； 12-下表面；
13-导电孔结构；
131-开孔；
1321-导电材料层；
1322-导电颗粒；
1323-导电底座； 1324-导电柱。
具体实施方式
现有技术中仅考虑了样品封装盒内部空气填充部分的谐振，由于超导量子处理器设计的不同，以及超导量子处理器封装盒体的不同会使得超导量子处理器芯片及其信号扇出芯片或电路板面积较大。这种情况下，超导量子芯片的衬底材料、扇出芯片的衬底和扇出电路板内部都会产生一定频率的腔模。
如果不对量子芯片的衬底、扇出芯片的衬底或者扇出电路板内部材料中的腔模频率进行控制，将有可能对量子处理器的正常操控信号产生影响。如何对量子芯片、扇出芯片的衬底以及扇出电路板内部材料的腔模频率进行控制，使其频率远离量子比特的操控频率，减小对量子芯片工作的影响，是业界需要解决的问题。
基于上述分析和问题的发现，本公开提出一种量子处理电路结构及提高谐振频率的方法，通过在量子芯片和/或扇出电路结构中设置导电孔结构，所述导电孔结构贯穿所述量子芯片衬底和/或扇出电路结构的上下表面，并将所述量子芯片衬底和/或扇出电路结构的上下表面的地平面电性连接，从而打破结构完整性以形成多个金属谐振腔，使得量子芯片衬底和/或扇出电路结构中的腔模频率大于所述量子芯片的工作频率最大值，有效减少了量子芯片衬底和/或扇出电路结构的材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。下面要介绍的第一实施例和第二实施例的结构示意可以参考图1-图3，对应第一实施例，图1-图3为量子芯片的示意，对应第二实施例，图1-图3为扇出电路结构的示意。
第一实施例
在本公开的第一个示例性实施例中，提供了一种量子处理电路结构，该量子处理电路结构包括量子芯片。
图1为根据本公开一实施例所示的量子芯片的示意图。图2为根据本公开另一实施例所示的量子芯片的示意图。图3为根据本公开又一实施例所示的量子芯片的示意图。
本公开中，该量子处理电路结构包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。
本实施例中，该量子芯片为大尺寸量子芯片，例如量子芯片的长度和宽度尺寸为4cm～6cm，上述量子芯片可以不需要通过扇出电路板(PCB板)或者扇出芯片等扇出电路结构的形式进行信号的输出。信号输出的方式例如为：量子芯片本身比较大，可以通过在非布线区域制作一些孔，穿过该孔通过引线键合的方式实现量子芯片信号的引出，或者也可以通过采用插针直接对接于量子芯片布线对应的信号输出点的方式实现信号的引出。下面着重介绍本实施例中通过基于导电孔结构减少量子芯片衬底和/或扇出电路结构衬底中的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少甚至消除了量子芯片的衬底材料和/或扇出电路结构的材料对于量子芯片工作输出信号的谐振干扰。
参照图1-图3所示，为了突出示意导电孔结构，其他量子芯片布线以及信号输出的细节不作示意，本实施例中，量子芯片，包括衬底1，其中，所述衬底1中设置有导电孔结构13，所述导电孔结构13贯穿所述衬底1的上下表面，并将衬底1的上下表面的地平面电性连接。
在一实例中，该量子芯片以硅或者蓝宝石等材料为衬底1，在衬底上制造有量子比特结构。衬底下表面沉积有金属，作为接地面。在量子芯片的衬底中会有谐振频率，如果谐振频率在量子比特工作范围内，会影响比特的控制和读取等操作的信号。本实施例中，通过在量子芯片的衬底1中设置导电孔结构13，并且所述导电孔结构13的数量、尺寸和分布满足：使得量子芯片的衬底1中的腔模频率大于所述量子芯片的工作频率最大值。
在本公开的一实施例中，通过仿真模拟的方式确定所述导电孔结构13的数量、尺寸和分布。
在本公开的一实施例中，所述导电孔结构13沿着轴向(图1中示意的上下方向)各个截面的尺寸是一致的或者是变化的，对应沿着轴向各个截面的尺寸一致的情况，该导电孔结构为直筒状，对应沿着轴向各个截面的尺寸不一致的情况，该导电孔结构13沿着轴向呈变化的曲面延伸。各种截面形状和尺寸的导电孔结构只要满足使得电磁波的腔频率大于所述量子芯片的工作频率最大值，均在本公开的保护范围之内。
通过调控导电孔结构13的数量、尺寸和分布形式能够调控衬底1中的腔模频率，进行导电孔结构13的设置时，一般需要配合量子芯片表面的线路分布进行排布，也可以在预先设计量子芯片的电路时进行统一协调布局；可以形成各种分布形式、不同数量要求以及不同尺寸要求的导电孔结构，具有设计灵活且方便调控的优点。
导电孔结构的形成方式可以有各种形式，比如可以通过在衬底上形成贯穿衬底上下表面的开孔，并在开孔的内壁填充导电材料层，使得导电材料层将衬底上下表面电性连接；也可以通过在衬底上形成贯穿衬底上下表面的开孔，并在开孔内壁填充导电颗粒，以压合或热熔的形式使得导电颗粒将衬底上下表面电性连接；或者还可以在衬底上形成贯穿衬底上下表面的开孔，将衬底放置于带有导电柱的导电底座之上，从而使得衬底下表面与导电底座贴合，导电柱贯穿开孔，将导电柱上表面通过绑线或者焊接的形式实现与衬底上表面的地平面电性连接，从而实现导电孔结构将衬底上下表面的地平面进行电性连接，实现方式多样且简单，对于谐振干扰的消除效果明显。
在本公开的一实施例中，量子芯片中，多个所述导电孔结构包括如下结构的一种：所述衬底中设置有开孔，所述开孔贯穿所述衬底的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述衬底上下表面的地平面电性连接；或者，所述衬底中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述衬底上表面的地平面电性连接。其中，导电材料的形式可以是导电材料层的形式，或者是导电颗粒的形式。导电材料例如为金属，或者其他导电材料，例如有机导电材料。
例如，在一实施例中，参照图1所示，导电孔结构13包括开孔131和开孔内壁附着的导电材料层1321。量子芯片的衬底1中设置有开孔131，所述开孔131贯穿所述衬底1的上表面11和下表面12，所述开孔131内壁附着有导电材料层1321，所述导电材料层1321将衬底上下表面11，12的地平面电性连接。导电材料层1321例如可以通过磁控溅射、原子层沉积或者其他材料生长的方式在开孔131内壁制备形成，实现衬底上表面11地平面和衬底下表面12地平面的电性连接。
在另一实施例中，参照图2所示，导电孔结构13包括开孔131和开孔内壁附着的导电颗粒1322。量子芯片的衬底1中设置有开孔131，所述开孔131贯穿所述衬底1的上表面11和下表面12，所述开孔131内壁附着有导电颗粒1322，所述导电颗粒1322将衬底上下表面11，12的地平面电性连接。导电颗粒1322例如通过压合或热熔的方式实现衬底上表面11地平面和衬底下表面12地平面的电性连接。
在又一实施例中，参照图3所示，导电孔结构13包括开孔131和导电底座1323，该导电底座1323设置有导电柱1324。量子芯片的衬底1中设置有开孔131，所述开孔131与导电底座1323上设置的导电柱1324位置对应，量子芯片的衬底1安装于所述导电底座1323上，该量子芯片衬底1的下表面12地平面与导电底座1323电性接触，所述导电柱1324嵌插于所述开孔131中，所述导电柱1324的上部与所述衬底的上表面12的地平面电性连接，例如以图3中示意的绑线(引线)的形式实现电性连接。
本公开中，导电孔结构2的个数可以根据实际需要进行设置，只要满足使得量子芯片的衬底的谐振频率(腔模频率)大于量子芯片的工作频率最大值即可，具体设置个数通过仿真模拟确定。
下面介绍多个导电孔结构的分布形式。
在本公开的一实施例中，多个导电孔结构之间具有间隔，多个导电孔结构的分布为均匀分布或非均匀分布。
在本公开的一实施例中，多个所述导电孔结构呈阵列形式分布。例如多个导电孔结构为均匀分布，以某个形式的分布作为基本单元，并以基本单元进行复制或者拓展后可以形成阵列式分布。
在本公开的一实施例中，量子芯片中，多个所述导电孔结构呈阵列形式分布；所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。
图4-图7分别为根据本公开实施例所示的导电孔结构的不同分布形式的示意图。其中，图4为一实施例所示的导电孔结构呈网格式分布的示意图；图5为一实施例所示的导电孔结构呈六边形蜂巢式分布的示意图；图6为根据一实施例所示的导电孔结构呈三角形棋盘式分布的示意图。图7为根据一实施例所示的导电孔结构的基本单元为不同形状组合的分布形式示意图，其中(a)为米字格式分布，(b)为叉格式分布。上述各个附图中，以点示意每个导电孔结构，每个导电孔结构的尺寸、结构、横截面形状等可以是相同的，也可以是不同的，这里为了描述分布形式，各个导电孔结构的特征不进行示意。
参照图4所示，多个所述导电孔结构呈阵列形式分布，所述阵列形式分布的基本单元的形状例如为矩形，特殊的，可以为正方形，多个所述导电孔结构呈网格式分布。
参照图5所示，多个所述导电孔结构呈阵列形式分布，所述阵列形式分布的基本单元的形状例如为六边形，多个所述导电孔结构呈六边形蜂巢式分布。
参照图6所示，多个所述导电孔结构呈阵列形式分布，所述阵列形式分布的基本单元的形状例如为三角形，多个所述导电孔结构呈三角形棋盘式分布。
当然，上述基本单元的形状也可以是不同形状的组合形式。
例如，参照图7中(a)和(b)所示，多个所述导电孔结构呈阵列形式分布，所述阵列形式分布的基本单元的形状为三角形与正方形的组合，多个所述导电孔结构呈(a)米字格式分布，如图7中(a)所示，或者呈(b)叉格式分布，如图7中(b)所示。
当然，上述分布形式仅作为示例，可以存在其他形式的分布，只要所述导电孔结构的分布满足使得电磁波的腔频率大于所述量子芯片的工作频率最大值，均在本公开的保护范围之内。
综上所述，本实施例中，通过在量子芯片的衬底中设置导电孔结构，利用导电孔结构将衬底上下表面的地平面进行电性连接，打破衬底结构的完整性以形成多个谐振腔，从而有效提高了衬底中的腔模频率，使得衬底中的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的衬底材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。
第二实施例
在本公开的第二个示例性实施例中，提供了一种量子处理电路结构，该量子处理电路结构包括量子芯片和扇出电路结构。
本实施例中，对于量子芯片尺寸相对较小的情况，例如量子芯片的长度和宽度的尺寸为8mm～15mm的情况，比如量子芯片的长度和宽度可以是10mm，此时量子芯片需要通过扇出电路结构进行信号的输出。这种情况下，可以在量子芯片和/或量子处理电路结构上形成第一实施例介绍的导电孔结构。当然，在一优选实施例中，对于量子芯片的尺寸相对较小，可以主要通过在扇出电路结构上制作导电孔结构来减少对量子芯片工作输出信号的谐振干扰。
由于第一实施例已经介绍了量子芯片上如何设置导电孔结构，下面以在扇出电路结构上设置导电孔结构作为示例。
在一实例中，扇出电路结构可以是扇出芯片，也可以是扇出电路板(PCB板)，扇出芯片一般是通过在衬底上形成单层线路层得到。扇出电路板是由有机介质和金属层组成，具体层数和布线形式可以根据实际需要进行灵活设置。
本公开中，所述量子芯片和/或所述扇出电路结构中设置有导电孔结构，所述导电孔结构贯穿所述量子芯片的衬底和/或所述导电孔结构的上下表面，并将所述量子芯片的衬底和/或所述导电孔结构的上下表面的地平面电性连接。
在本公开的一实施例中，所述导电孔结构的数量、尺寸和分布满足：使得所述量子芯片的衬底和/或所述导电孔结构的腔模频率大于所述量子芯片的工作频率最大值。
下面以扇出芯片作为扇出电路结构的示例，描述扇出芯片上如何设置导电孔结构。需要说明的是，扇出电路板的情况可以参考扇出芯片的描述，具体区别在于扇出电路板不是在衬底上设置导电孔结构，而在贯穿整个电路板，在非布线区域可以设置导电孔结构。
在本公开的一实施例中，多个所述导电孔结构包括如下结构的一种：所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底和/或所述扇出电路结构安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
图1为根据本公开一实施例所示的扇出电路结构的示意图。图2为根据本公开另一实施例所示的扇出电路结构的示意图。图3为根据本公开又一实施例所示的扇出电路结构的示意图。
本实施例中，参照图1-图3所示，本实施例中，量子处理电路结构包括量子芯片和扇出电路结构，该扇出电路结构用于扇出量子芯片的信号，在一实例中，扇出电路结构为一扇出芯片，该扇出芯片包括衬底1，所述衬底1中设置有导电孔结构13，所述导电孔结构13贯穿所述衬底1的上下表面，并将所述衬底1的上下表面的地平面电性连接。
在本公开的一实施例中，该扇出芯片中，所述导电孔结构13的数量、尺寸和分布满足：使得衬底1中的腔模频率大于所述量子芯片的工作频率最大值。
在本公开的一实施例中，通过仿真模拟的方式确定所述导电孔结构13的数量、尺寸和分布。
在本公开的一实施例中，该扇出芯片中，所述导电孔结构13沿着轴向(图1中示意的上下方向)各个截面的尺寸是一致的或者是变化的，对应沿着轴向各个截面的尺寸一致的情况，该导电孔结构为直筒状，对应沿着轴向各个截面的尺寸不一致的情况，该导电孔结构13沿着轴向呈变化的曲面延伸。各种截面形状和尺寸的导电孔结构只要满足使得电磁波的腔频率大于所述量子芯片的工作频率最大值，均在本公开的保护范围之内。
通过调控导电孔结构13的数量、尺寸和分布形式能够调控衬底1中的腔模频率，进行导电孔结构13的设置时，一般需要配合扇出电路结构(例如扇出芯片或扇出电路板)的线路分布进行排布，也可以在预先设计扇出电路结构的电路时进行统一协调布局；可以形成各种分布形式、不同数量要求以及不同尺寸要求的导电孔结构，具有设计灵活且方便调控的优点。
导电孔结构的形成方式可以有各种形式，比如可以通过在扇出芯片的衬底上形成贯穿衬底上下表面的开孔，并在开孔的内壁填充导电材料层，使得导电材料层将衬底上下表面电性连接；也可以通过在扇出芯片的衬底上形成贯穿衬底上下表面的开孔，并在开孔内壁填充导电颗粒，以压合或热熔的形式使得导电颗粒将衬底上下表面电性连接；或者还可以在扇出芯片的衬底上形成贯穿衬底上下表面的开孔，将衬底放置于带有导电柱的导电底座之上，从而使得衬底下表面与导电底座贴合，导电柱贯穿开孔，将导电柱上表面通过绑线或者焊接的形式实现与衬底上表面的地平面电性连接，从而实现导电孔结构将衬底上下表面的地平面进行电性连接，实现方式多样且简单，对于谐振干扰的消除效果明显。
例如，在一实施例中，参照图1所示，导电孔结构13包括开孔131和开孔内壁附着的导电材料层1321。该扇出芯片的衬底1中设置有开孔131，所述开孔131贯穿所述衬底1的上表面11和下表面12，所述开孔131内壁附着有导电材料层1321，所述导电材料层1321将衬底上下表面11，12的地平面电性连接。
在另一实施例中，参照图2所示，导电孔结构13包括开孔131和开孔内壁附着的导电颗粒1322。扇出芯片的衬底1中设置有开孔131，所述开孔131贯穿所述衬底1的上表面11和下表面12，所述开孔131内壁附着有导电颗粒1322，所述导电颗粒1322将衬底上下表面11，12的地平面电性连接。
在又一实施例中，参照图3所示，导电孔结构13包括开孔131和导电底座1323，该导电底座1323设置有导电柱1324。扇出芯片的衬底1中设置有开孔131，所述开孔131与一导电底座1323上设置的导电柱1324位置对应，所述衬底1安装于所述导电底座1323上，使得所述导电柱1324嵌插于所述开孔131中，所述导电柱1324的上部与所述衬底的上表面12的地平面电性连接。
本公开中，导电孔结构2的个数可以根据实际需要进行设置，只要满足使得扇出芯片的衬底(或者扇出电路板整体)的谐振频率(腔模频率)大于量子芯片的工作频率最大值即可，具体设置个数通过仿真模拟确定。
多个导电孔结构的分布形式与第一实施例的介绍相同，这里不再赘述。
综上所述，本实施例中，通过在扇出电路结构中设置导电孔结构，利用导电孔结构将扇出电路结构的上下表面的地平面进行电性连接，打破了结构完整性以形成多个谐振腔，从而有效提高了衬底中的腔模频率，使得衬底中的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了扇出电路结构的材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。
第三实施例
在本公开的第三个示例性实施例中，提供了一种提高谐振频率的方法。
本实施例中，提高谐振频率的方法，包括：通过在量子芯片的衬底和/或扇出电路结构中设置导电孔结构，利用导电孔结构将量子芯片的衬底和/或扇出电路结构的上下表面的地平面进行电性连接，从而打破结构完整性以形成多个谐振腔，有效提高了量子芯片衬底和/或所述扇出电路结构中的腔模频率，使得量子芯片衬底和/或扇出电路结构的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的材料和/或扇出电路结构的材料对于量子芯片工作输出信号的影响；
在本公开的一实施例中，所述设置导电孔结构的方法，包括如下方法之一：
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁沉积导电材料层，所述导电材料层将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁填充导电颗粒，通过压合或热熔的方式使得所述导电颗粒将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，所述开孔与一导电底座上设置的导电柱位置对应，将所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，将所述导电柱的上部通过绑线或焊接的方式与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
综上所述，本公开提供了一种量子处理电路及提高谐振频率的方法，通过在量子芯片和/或扇出电路结构的衬底中设置导电孔结构，利用导电孔结构将量子芯片的衬底和/或扇出电路结构的上下表面的地平面进行电性连接，打破结构完整性以形成谐振腔，从而有效提高了量子芯片衬底和/或扇出电路结构中的腔模频率，使得量子芯片衬底和/或扇出电路结构中的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片衬底和/或扇出电路结构的材料对于量子芯片工作输出信号的影响；在所述导电孔结构的数量、尺寸和分布满足：使得电磁波的腔频率大于所述量子芯片的工作频率最大值的情况下，可以形成各种分布形式、不同数量要求以及不同尺寸要求的导电孔结构，具有设计灵活且方便调控的优点；加工导电孔结构的方式简单且实现方式多种多样，适合产业化生产，对于谐振干扰的消除效果明显。
还需要说明的是，虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开优选实施方式进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种量子处理电路结构，其特征在于，包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。
2.一种量子处理电路结构，其特征在于，包括：量子芯片和用于扇出量子芯片信号的扇出电路结构，所述量子芯片和/或所述扇出电路结构中设置有导电孔结构，所述导电孔结构贯穿所述量子芯片的衬底和/或所述导电孔结构的上下表面，并将所述量子芯片的衬底和/或所述导电孔结构的上下表面的地平面电性连接。
3.根据权利要求1所述的量子处理电路结构，其特征在于，所述导电孔结构的数量、尺寸和分布满足：使得所述衬底中的腔模频率大于所述量子芯片的工作频率最大值。
4.根据权利要求2所述的量子处理电路结构，其特征在于，所述导电孔结构的数量、尺寸和分布满足：使得所述量子芯片的衬底和/或所述导电孔结构的腔模频率大于所述量子芯片的工作频率最大值。
5.根据权利要求1或2所述的量子处理电路结构，其特征在于，所述导电孔结构为均匀分布或非均匀分布。
6.根据权利要求1或2所述的量子处理电路结构，其特征在于，多个所述导电孔结构呈阵列形式分布；
所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。
7.根据权利要求1所述的量子处理电路结构，其特征在于，多个所述导电孔结构包括如下结构的一种：
所述量子芯片的衬底中设置有开孔，所述开孔贯穿所述衬底的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述衬底的上下表面的地平面电性连接；或者，
所述量子芯片的衬底中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述衬底的上表面的地平面电性连接。
8.根据权利要求2所述的量子处理电路结构，其特征在于，多个所述导电孔结构包括如下结构的一种：
所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底和/或所述扇出电路结构安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
9.一种提高谐振频率的方法，其特征在于，包括：
通过在量子芯片和/或扇出电路结构中设置导电孔结构，所述扇出电路结构用于扇出量子芯片的信号，所述导电孔结构贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，并将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接，从而打破结构完整性以形成多个谐振腔，使得所述量子芯片衬底和/或所述扇出电路结构中的腔模频率大于所述量子芯片的工作频率最大值。
10.根据权利要求9所述的方法，其特征在于，所述设置导电孔结构的方法，包括如下方法之一：
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁沉积导电材料层，所述导电材料层将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁填充导电颗粒，通过压合或热熔的方式使得所述导电颗粒将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，
在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，所述开孔与一导电底座上设置的导电柱位置对应，将所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，将所述导电柱的上部通过绑线或焊接的方式与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010045473.9A CN111260067B (zh) | 2020-01-15 | 2020-01-15 | 量子处理电路结构及提高谐振频率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010045473.9A CN111260067B (zh) | 2020-01-15 | 2020-01-15 | 量子处理电路结构及提高谐振频率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111260067A true CN111260067A (zh) | 2020-06-09 |
| CN111260067B CN111260067B (zh) | 2023-04-18 |
Family
ID=70952100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010045473.9A Active CN111260067B (zh) | 2020-01-15 | 2020-01-15 | 量子处理电路结构及提高谐振频率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111260067B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201813188D0 (en) * | 2018-08-13 | 2018-09-26 | Univ Oxford Innovation Ltd | Superconducting quantum computing circuit package |
| CN109997156A (zh) * | 2016-12-27 | 2019-07-09 | 英特尔公司 | 超导量子位器件封装 |
| CN110444526A (zh) * | 2019-07-23 | 2019-11-12 | 中国科学技术大学 | 一种量子处理器芯片结构及其封装结构和制作方法 |
-
2020
- 2020-01-15 CN CN202010045473.9A patent/CN111260067B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109997156A (zh) * | 2016-12-27 | 2019-07-09 | 英特尔公司 | 超导量子位器件封装 |
| GB201813188D0 (en) * | 2018-08-13 | 2018-09-26 | Univ Oxford Innovation Ltd | Superconducting quantum computing circuit package |
| CN110444526A (zh) * | 2019-07-23 | 2019-11-12 | 中国科学技术大学 | 一种量子处理器芯片结构及其封装结构和制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冀炜邦;万金银;成华东;刘亮;: "可扩展的用于量子信息处理的刻槽平面离子芯片设计" * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111260067B (zh) | 2023-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205944066U (zh) | 具有整合的天线的经封装的电子装置和电子装置结构 | |
| US7760149B2 (en) | Hull or fuselage integrated antenna | |
| CN102754276B (zh) | 表现出超颖材料特性的结构和天线 | |
| US11121474B2 (en) | Additive manufacturing technology (AMT) low profile radiator | |
| US8699234B2 (en) | EMI noise shield board including electromagnetic bandgap structure | |
| CN110350320A (zh) | 天线基板以及天线基板的制造方法 | |
| IL278607B1 (en) | Millimeter wave display array | |
| CN108987944A (zh) | 一种终端设备 | |
| CN111260067B (zh) | 量子处理电路结构及提高谐振频率的方法 | |
| US11652302B2 (en) | Antenna device | |
| US20230387583A1 (en) | Antenna device | |
| CN110392482A (zh) | 电路板 | |
| CN111816641A (zh) | 一种基于二次塑封的电磁屏蔽封装结构及方法 | |
| CN111244069B (zh) | 量子芯片封装结构及其制作方法、谐振频率的提高方法 | |
| IL260211B (en) | 3D printing process to create a flat array antenna | |
| US7746660B1 (en) | Reduced mounting inductance and increased self-resonant frequency range | |
| Yashno et al. | Large-period multichannel metagratings for broad-angle absorption | |
| JPH08236979A (ja) | 混成集積回路装置およびその製造方法 | |
| TWI365016B (en) | Printed circuit board | |
| US5982328A (en) | Device with radiating elements | |
| CN104103631B (zh) | 电子模块及其制造方法 | |
| CN102683786A (zh) | 功率分配器 | |
| CN219350667U (zh) | 毫米波介质埋藏串馈天线 | |
| CN108550531A (zh) | 封装基板的制造方法 | |
| CN107368664A (zh) | 一种高增益低交叉极化的全息阻抗调制表面天线设计方法及天线 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |