CN111192613A - 存储器器件和存储器单元 - Google Patents

存储器器件和存储器单元 Download PDF

Info

Publication number
CN111192613A
CN111192613A CN201911050560.7A CN201911050560A CN111192613A CN 111192613 A CN111192613 A CN 111192613A CN 201911050560 A CN201911050560 A CN 201911050560A CN 111192613 A CN111192613 A CN 111192613A
Authority
CN
China
Prior art keywords
electrode
memory
element layer
memory cell
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911050560.7A
Other languages
English (en)
Other versions
CN111192613B (zh
Inventor
吴哲
李*傧
李䈘傧
李镇宇
郑珪捧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111192613A publication Critical patent/CN111192613A/zh
Application granted granted Critical
Publication of CN111192613B publication Critical patent/CN111192613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了存储器器件和存储器单元。该存储器器件包括字线、与字线交叉的位线、以及在字线和位线的交叉处的存储器单元。该存储器单元包括连接到字线的第一电极、连接到位线的第二电极、以及在第一电极和第二电极之间的选择元件层。该选择元件层包括Ge‑Se‑Te、Ge‑Se‑Te‑As和Ge‑Se‑Te‑As‑Si中的一种，并且Ge‑Se‑Te‑As和Ge‑Se‑Te‑As‑Si中的每种的砷(As)成分的组分比率大于0.01且小于0.17。

Description

存储器器件和存储器单元
技术领域
实施方式涉及存储器器件、存储器单元和对存储器单元编程的方法，更具体地，涉及能够通过将具有受到控制的下降沿时段的写入操作脉冲输入到由特定的材料组分制成的选择元件层而将选择元件用作存储元件或者扩展存储元件的电压余量的存储器器件、存储器单元和对存储器单元编程的方法。
背景技术
相变随机存取存储器(PRAM)，也称为相变存储器，是使用非易失性相变材料代替硅的非易失性存储器。PRAM具有闪速存储器的非易失性优点和RAM的高速优点两者。PRAM是使用材料的相变来存储数据的存储器半导体，并且当相从非晶态变成晶态时，可以存储1比特数据。与相关技术中将“0”或“1”数据存储在一个存储器单元内的存储空间中的半导体数据存储方法不同，PRAM是基于当电流流到存储器单元时从具有高电阻的非晶态到具有低电阻的晶态的变化。
发明内容
根据一实施方式，一种存储器器件包括字线、与字线交叉的位线、以及在字线和位线之间的存储器单元。该存储器单元可以包括连接到字线的第一电极、连接到位线的第二电极、以及在第一电极和第二电极之间的第一存储器元件层。第一存储器元件层可以包括Ge-Se-Te、Ge-Se-Te-As和Ge-Se-Te-As-Si中的一种，并且Ge-Se-Te-As和Ge-Se-Te-As-Si中的每种的砷(As)成分的组分比率大于0.01且小于0.17。
根据一实施方式，一种对存储器单元编程的方法可以包括：将具有增加的下降沿时段的写入操作脉冲施加到存储器单元，该存储器单元包括第一电极、第二电极、以及在第一电极和第二电极之间的选择元件层，该选择元件层包括基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料；以及将读取操作脉冲施加到存储器单元。
根据一实施方式，一种存储器单元可以包括第一电极、第二电极、以及在第一电极和第二电极之间的第一存储器元件层。第一存储器元件层可以包括由GexSeyTez(0.18<x<0.36，0.4<y<0.65，并且0.02<z<0.2)、GexSeyTezAsp(0.18<x<0.36，0.4<y<0.56，0.02<z<0.18，并且0.01<p<0.17)和GexSeyTezAspSiq(0.14<x<0.32，0.38<y<0.54，0.02<z<0.18，0.01<p<0.17，并且0.02<q<0.18)中的一种表示的材料。
根据一实施方式，一种存储器器件可以包括：第一字线，在第一方向上延伸；第二字线，在垂直于第一方向的第三方向上与第一字线间隔开，并且在第一方向上延伸；位线，在第一字线和第二字线之间，并且在垂直于第一方向和第三方向的第二方向上延伸；第一存储器单元，在第一字线和位线之间；以及第二存储器单元，在第二字线和位线之间。第一存储器单元和第二存储器单元中的每个可以包括第一电极、第二电极以及在第一电极和第二电极之间的至少一个存储器元件层。所述至少一个存储器元件层可以包括硫族化物材料并且可以用作选择元件层和存储元件层两者。
附图说明
通过参照附图详细描述示例性实施方式，特征对本领域技术人员将变得明显，附图中：
图1示出了根据一比较例的选择元件的阈值电压特性的曲线图；
图2示出了包括根据一比较例的存储元件的存储器单元的阈值电压特性的曲线图；
图3示出了根据一示例实施方式的选择元件的阈值电压特性的曲线图；
图4示出了根据另一示例实施方式的存储器单元的阈值电压特性的曲线图；
图5示出了根据一示例实施方式的存储器单元的结构的透视图；
图6和图7示出了根据示例实施方式的存储器单元的结构的透视图；
图8示出了根据一示例实施方式的存储器单元的结构的透视图；
图9示出了根据一示例实施方式的存储器单元的结构的透视图；
图10示出了根据示例实施方式的具有SET状态的存储器单元的基于下降沿时段的阈值电压变化的曲线图；
图11示出了根据示例实施方式的具有SET状态的存储器单元的基于下降沿时段的阈值电压变化和选择元件层变化的曲线图；
图12示出了具有各种下降沿时段的写入操作脉冲；
图13示出了通过实验获得的当图12所示的具有各种下降沿时段的写入操作脉冲被施加到根据示例实施方式的存储器单元时发生的阈值电压变化的曲线图；
图14示出了通过实验获得的当图12所示的具有各种下降沿时段的写入操作脉冲被施加到根据比较例的选择元件时发生的阈值电压变化的曲线图；
图15示出了通过实验获得的根据一比较例的存储器单元的阈值电压特性的曲线图；
图16示出了通过实验获得的根据一示例实施方式的存储器单元的阈值电压特性的曲线图；
图17和图18示出了通过实验获得的当重复读取操作和写入操作时在各种下降沿时段被施加到根据示例实施方式的存储器单元时发生的阈值电压变化的曲线图；
图19和图20示出了通过实验获得的当对其应用各种下降沿时段的写入操作脉冲被施加到根据示例实施方式的包括具有低的砷成分的选择元件层的存储器单元时发生的阈值电压变化的曲线图；以及
图21示出了根据示例实施方式的对存储器单元编程的方法的流程图。
具体实施方式
图1示出了根据一比较例的选择元件的阈值电压特性。图2示出了根据一比较例的存储元件的阈值电压特性。
基本上，存储器由一个选择元件和一个存储元件构成。在PRAM的情况下，选择元件可以是例如双向阈值开关(OTS)，存储元件可以是例如GST。GST是锗(Ge)、锑(Sb)和碲(Te)的硫族化物合金(GeSbTe)。
一般而言，选择元件可以是选择存储器单元的元件，并且其电特性可以是恒定的而不受写入操作脉冲影响。例如，在根据比较例的PRAM的情况下，二极管、双极结型晶体管(BJT)、N沟道金属氧化物半导体(NMOS)等可以用作选择元件，并且阈值电压Vth可以不取决于SET/RESET写入操作脉冲，而是如图1所示可以始终具有恒定值。具体地，不管对其施加设定电压还是复位电压，分布曲线11和分布曲线21可以几乎相同。
根据存储元件的特性的变化，可以区分所存储的数据。例如，PRAM可以使用GST材料中的阈值电压差异(或电阻差异)来区分0和1。PRAM在晶态下具有低电阻和低阈值电压，而在非晶态下具有高电阻和高阈值电压。例如，如图2所示，存储元件的阈值电压Vth取决于对其施加哪种电压。
然而，当存储器仅利用GST的阈值电压差异而形成时，因为阈值电压的差异可能相对较小，如图2的分布曲线23和分布曲线13之间的差异A所示，所以可能难以确保读取操作余量。因此，必须非常严格地管理SET/RESET之间的分布。
图3示出了根据一示例实施方式的选择元件的阈值电压特性。图4示出了根据一示例实施方式的存储器单元的阈值电压特性。
通过选择其中阈值电压基于写入操作脉冲的下降沿时段而改变的双向阈值开关(OTS)材料，不是用于存储目的的根据比较例的选择元件可以用作存储元件。例如，如图1所示，在根据比较例的该选择元件中，不管对其施加的电压如何，阈值电压具有恒定值。然而，依照示例实施方式中的存储器单元，当使用具有上述特性的选择元件时，通过将电压分布从图1所示的分布曲线11降低到图3所示的分布曲线15，可以发生SET/RESET之间的阈值电压差异(图3的在分布曲线21和分布曲线15之间的B)。
另外，实施方式提供了通过扩展，例如，增加根据比较例的存储元件的余量而利用多级PRAM的方法。例如，如图4所示，与具有SET/RESET之间的小于约1.2V的阈值电压差异的根据比较例的存储元件的特性不同，依照示例实施方式中提出的存储器单元，通过将SET中的电压分布从图2和图4所示的分布曲线13降低到图4所示的分布曲线17，可以进一步增加SET/RESET之间的阈值电压差异。图4示出了在具有存储元件和拥有上述特性的选择元件的示例实施方式中，对其应用一般存储元件的存储器单元的SET/RESET之间的阈值电压差异，即A，增加到C。因此，可以容易地确保读取操作余量。
图5示出了根据一示例实施方式的存储器单元的结构。图6和图7示出了根据示例实施方式的存储器单元的结构。图8示出了根据一示例实施方式的存储器单元的结构。图9示出了根据一示例实施方式的存储器单元的结构。
参照图5，根据一示例实施方式的存储器单元可以包括第一电极110、第二电极120和第一存储器元件层150。第一电极110和第二电极120可以分别连接到在第一方向DIR1上延伸的字线101和在垂直于第一方向DIR1的第二方向DIR2上延伸的位线103。字线101和位线103可以在垂直于第一方向DIR1和第二方向DIR2的第三方向DIR3上彼此间隔开。并且，根据示例实施方式的存储器单元可以形成在字线101和位线103的交叉处，如图5至图8所示。
根据示例实施方式的第一存储器元件层150可以形成在第一电极110和第二电极120之间。第一存储器元件层150可以包括基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料。基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料可以是GexSeyTez(0.18<x<0.36，0.4<y<0.65，并且0.02<z<0.2)、GexSeyTezAsp(0.18<x<0.36，0.4<y<0.56，0.02<z<0.18，并且0.01<p<0.17)、GexSeyTezAspSiq(0.14<x<0.32，0.38<y<0.54，0.02<z<0.18，0.01<p<0.17，并且0.02<q<0.18)等中的一种。所有这些组分没有砷(As)或者具有比其它成分低的比率的砷(As)。第一存储器元件层150可以用作选择元件层和存储元件层两者。
如图6至图8所示的根据示例实施方式的存储器单元的结构还可以包括在第一电极110和第二电极120之间的第三电极130。
在示例实施方式中，首先，如图6所示，第二存储器元件层140可以形成在第一电极110和第三电极130之间，并且第一存储器元件层150可以形成在第二电极120和第三电极130之间。
另外，如图7所示，第二存储器元件层140可以形成在第二电极120和第三电极130之间，并且第一存储器元件层150可以形成在第一电极110和第三电极130之间。
此外，如图8所示，第一选择元件层151可以形成在第一电极110和第三电极130之间，并且第二选择元件层153可以形成在第二电极120和第三电极130之间。第一选择元件层和第二选择元件层中的每个可以具有硫族化物材料，例如Ge-Se-Te、Ge-Se-Te-As、Ge-Se-Te-As-Si。在这种情况下，第一选择元件层151和第二选择元件层153中包括的材料的类型和/或组分比率可以彼此相同或不同。
参照图9，根据一示例实施方式的第一存储器单元102和第二存储器单元104中的每个可以包括第一电极110、第二电极120和第一存储器元件层150。第一存储器单元102可以设置在第一字线101和位线103之间。第二存储器单元104可以设置在位线103和第二字线105之间。第一字线101和第二字线105可以在第一方向DIR1上延伸，并且在垂直于第一方向DIR1和第二方向DIR2的第三方向DIR3上彼此间隔开。位线103可以在垂直于第一方向DIR1的第二方向DIR2上延伸。
第一存储器单元102和第二存储器单元104中的每个可以具有如图6至图8所示的另外的结构。例如，第一存储器单元102和第二存储器单元104中的每个还可以包括在第一电极110和第二电极120之间的第三电极130、以及第二存储器元件层140。在这种情况下，第一存储器元件层150可以设置在第一电极110和第三电极130之间，并且第二存储器元件层140可以设置在第二电极120和第三电极130之间。第一存储器元件层150和第二存储器元件层140可以包括基于写入操作脉冲的下降沿时段而改变第一存储器单元102和第二存储器单元104中的每个的阈值电压的硫族化物材料。所述硫族化物材料可以没有砷(As)或者具有比该材料的其它成分低的比率的砷(As)。第一存储器元件层150和第二存储器元件层140中的每个可以用作选择元件层和/或存储元件层。
图10是根据示例实施方式的具有SET状态的存储器单元的基于下降沿时段的阈值电压变化的曲线图。图11是根据示例实施方式的具有SET状态的存储器单元的基于下降沿时段的选择元件层变化和阈值电压变化的曲线图。
在示例实施方式中应用的选择元件层150、151和153可以具有存储器单元的如上所述基于操作脉冲的下降沿时段而改变的阈值电压。
参照图10，随着操作脉冲的下降沿时段从10ns(201)增加到200ns(203)、600ns(205)和1000ns(207)，包括选择元件层150、151和153的存储器单元的阈值电压(Vth)值可以从约4V(211)降低到约3.5V(213)、约3V(215)和约2.5V(217)。这是因为，如图11所示，形成在选择元件层150、151和153中的晶体结构的尺寸和数量基于操作脉冲的下降沿时段而改变。图11所示的电压分布曲线221、223、225和227分别由施加10ns(201)、200ns(203)、600ns(205)和1000ns(207)的写入操作脉冲的下降沿时段产生，并且分别与相应分布曲线221、223、225和227的上侧相对应地示出了在选择元件层150、151和153中发生的晶体结构的状态变化。
如上所述的基于操作脉冲的下降沿时段的阈值电压(Vth)值变化也可以通过实验确认。图12示出了具有应用于其的各种下降沿时段的写入操作脉冲。图13是通过实验获得的示出当图12所示的具有各种下降沿时段的写入操作脉冲被施加到根据示例实施方式的存储器单元时发生的阈值电压变化的曲线图。图14是通过实验获得的示出当图12所示的具有各种下降沿时段的写入操作脉冲被施加到根据比较例的选择元件时发生的阈值电压变化的曲线图。
当写入操作脉冲的下降沿时段如图12所示分别被设定为100ns、1μs和2μs时，根据示例实施方式的存储器单元的阈值电压变化在图13中示出。参照图13，当写入操作脉冲的下降沿时段被设定为1μs或2μs时，与下降沿时段为100ns的情况相比，阈值电压降低了约D。相比之下，当具有应用于其的不同的下降沿时段的写入操作脉冲被施加到根据比较例的选择元件时，存在可忽略不计的差异。
如上所述，根据包括具有上述特性的选择元件的示例实施方式，SET/RESET之间的电压分布可以比比较例的SET/RESET之间的电压分布进一步隔开，如可通过比较图3和图1所见。因此，可以如图3所示区分SET/RESET之间的电压分布，使得即使用如图5所示的非常简化的结构也可以将选择元件用作存储元件。
另外，如图6和图7所示，即使在由一个存储元件和一个选择元件组成的存储器单元结构中，与其中应用根据比较例的存储元件材料的图2的情况相比，也可以如图4所示进一步增加SET/RESET之间的电压余量。因此，存储器单元可以用作能够每单元存储多比特数据的多级单元。也就是，依照根据示例实施方式的存储器单元，与每单元存储1比特数据的一般闪速存储器相比，通过在具有与根据比较例的单元相同的结构的同时，扩展SET/RESET之间的电压余量，可以每单元存储多个比特。
因此，如自实验数据明显地，与根据比较例的存储器单元相比，根据示例实施方式的存储器单元的SET/RESET之间的电压余量可以增加，例如增加到2.3V。
图15是通过实验获得的示出根据一比较例的存储器单元的阈值电压特性的曲线图。图16是通过实验获得的示出根据一示例实施方式的存储器单元的阈值电压特性的曲线图。如能在此所见，SET/RESET之间的阈值电压差异从如图15所示的电压余量A增加到如图16所示的电压余量C1或C2。图15所示的分布曲线13和23可以分别对应于图2所示的SET/RESET之间的电压分布曲线。图16所示的电压余量C1或C2产生自分别在稍微不同的条件下进行实验，并且分别示出了2.04V和2.09V的电压余量，它们与图15所示的电压余量(A)相比增加。
如上所述，随着写入操作脉冲的下降沿时段变长，示例实施方式中提出的存储器单元的阈值电压趋于减小。然而，当再次施加具有短的下降沿时段的脉冲时，阈值电压可以恢复到其原始幅度。因此，在对示例实施方式中提出的存储器单元执行下一读取操作之前，可以对存储器单元再次施加具有增加的下降沿时段的写入操作脉冲。例如，如果SET写入操作脉冲具有1.5μs的下降沿时段，RESET写入操作脉冲和读取操作脉冲具有10ns的下降沿时段，则在将SET写入操作脉冲施加到存储器单元之后，选择元件层的阈值电压中的在SET和RESET之间的差异可以为2.3V。然而，如果读取操作脉冲施加到存储器单元，则所述差异可以减少到几乎零。结果，下一读取操作的读取余量会极大地减少。因此，有必要在下一读取操作之前向存储器单元重新施加具有1.5μs的下降沿时段的SET写入操作脉冲。
图17和图18是通过实验获得的示出当重复读取操作和写入操作时在各种下降沿时段被施加到根据示例实施方式的存储器单元时发生的阈值电压变化的曲线图。图17和图18分别示出了施加相同的读取操作脉冲和具有不同的下降沿时段，例如10ns、100ns、1μs和10μs的写入操作脉冲的结果。
在图17和图18中，读取操作的所得数据分别记录在测量1、测量3、测量5、测量7和测量9中，具有不同下降沿时段的写入操作的所得数据分别记录在测量2、测量4、测量6和测量8中。如图17所示，通过将写入操作脉冲的下降沿时段设定为10ns而测量到的阈值电压值未显著降低，参见电压31，但是随着下降沿时段增加，例如增加到100ns、1μs和10μs，阈值电压值减小，参见电压33、电压35和电压37。阈值电压的这种变化也可以通过图18中的测量4、测量6和测量8所示的曲线图来确认。
如上所述，选择元件层150、151和153可以包括基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料。这里，基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料没有砷(As)或者具有比该材料的其它成分低的比率的砷(As)。
图19和图20中示出了其中存储器单元的阈值电压基于写入操作脉冲的下降沿时段而改变的实验数据。图19和图20是通过实验示出当具有应用于其的各种下降沿时段的写入操作脉冲被施加到根据示例实施方式的包括具有低的砷(As)成分的选择元件层的存储器单元时发生的阈值电压变化的获得的曲线图。图19示出了针对包括由Ge、As、Se、Te、Si成分制成的选择元件层的存储器单元的实验数据，图20示出了针对包括由Ge、As、Se、Te成分制成的选择元件层的存储器单元的实验数据。通常，当下降沿时段增加时，阈值电压减小。此外，阈值电压变化与操作脉冲的幅度和持续时间无关。
图21是根据一示例实施方式的对编程存储器单元编程的方法的流程图。
根据一示例实施方式的对存储器单元编程的方法可以包括：将具有增加的下降沿时段的写入操作脉冲施加到存储器单元(S100：第一操作)，该存储器单元包括第一电极、第二电极和选择元件层，该选择元件层在第一电极和第二电极之间并且包括基于写入操作脉冲的下降沿时段而改变存储器单元的阈值电压的材料；以及将读取操作脉冲施加到存储器单元(S200：第二操作)。
也就是，通过将具有增加的下降沿时段的写入操作脉冲施加到根据示例实施方式的存储器单元，在具有图6至图9所示的结构的存储器单元的读取电压余量被扩展之后，如图5所示的具有包括含OTS材料的层的简单结构的存储器单元可以用作存储元件或者可以执行读取操作。
另外，如上所述，当再次施加具有短的下降沿时段的脉冲时，示例实施方式中提出的存储器单元具有阈值电压再次恢复到其原始幅度的特性。因此，在执行下一读取操作之前，具有增加的下降沿时段的写入操作脉冲可以被施加(S300：第三操作)，并且可以再次执行用于读取操作的准备操作。
结果，根据存储器器件、存储器单元和对存储器单元编程的方法的示例实施方式，通过将具有受到控制的下降沿时段的写入操作脉冲输入到由特定的材料组分制成的选择元件层，选择元件可以用作存储元件或者可以扩展存储元件的电压余量。
如上所述，根据存储器器件、存储器单元和对存储器单元编程的方法的示例实施方式，通过将具有增加的下降沿时段的写入操作脉冲施加到由特定组分制成的选择元件层，选择元件可以用作存储元件，或者可以增加存储元件的电压余量。
一个或更多个实施方式提供了能够通过将具有增加的下降沿时段的写入操作脉冲施加到由特定组分制成的选择元件层而将选择元件用作存储元件或者增加存储元件的电压余量的存储器器件、存储器单元和对存储器单元编程的方法。
这里已经公开了示例实施方式，并且尽管采用了特定术语，但是它们仅在一般性和描述性的意义上被使用和解释，而不是出于限制的目的。在一些情形下，在提交本申请时对本领域普通技术人员将明显的是，结合具体实施方式描述的特征、特性和/或元件可以单独使用或者与结合另外的实施方式描述的特征、特性和/或元件组合使用，除非另有明确指示。因此，本领域技术人员将理解，可以进行形式和细节上的各种改变而不背离本发明的如在所附权利要求中阐明的精神和范围。
2018年11月14日在韩国特许厅提交的题为“存储器器件、存储器单元和对存储器单元编程的方法”的韩国专利申请第10-2018-0139645号通过引用全文合并于此。

Claims (20)

1.一种存储器器件，包括：
字线；
与所述字线交叉的位线；以及
在所述字线和所述位线之间的存储器单元，
其中所述存储器单元包括：
连接到所述字线的第一电极；
连接到所述位线的第二电极；和
形成在所述第一电极和所述第二电极之间的第一存储器元件层，所述第一存储器元件层包括Ge-Se-Te、Ge-Se-Te-As和Ge-Se-Te-As-Si中的一种，并且所述Ge-Se-Te-As和所述Ge-Se-Te-As-Si中的每种的砷(As)成分的组分比率大于0.01且小于0.17。
2.如权利要求1所述的存储器器件，其中所述存储器单元还包括：
在所述第一电极和所述第二电极之间的第三电极；以及
在所述第一电极和所述第三电极之间的第二存储器元件层，所述第一存储器元件层在所述第二电极和所述第三电极之间。
3.如权利要求1所述的存储器器件，其中所述存储器单元还包括：
在所述第一电极和所述第二电极之间的第三电极；以及
在所述第二电极和所述第三电极之间的第二存储器元件层，所述第一存储器元件层在所述第一电极和所述第三电极之间。
4.如权利要求1所述的存储器器件，其中：
所述存储器单元还包括在所述第一电极和所述第二电极之间的第三电极，以及
所述第一存储器元件层包括第一选择元件层和第二选择元件层，所述第一选择元件层在所述第一电极和所述第三电极之间，所述第二选择元件层在所述第二电极和所述第三电极之间。
5.如权利要求1所述的存储器器件，其中形成在所述第一存储器元件层中的晶体结构的尺寸和数量基于写入操作脉冲的下降沿时段而改变。
6.如权利要求1所述的存储器器件，其中随着写入操作脉冲的下降沿时段增加，所述存储器单元的阈值电压减小。
7.如权利要求6所述的存储器器件，其中在执行读取操作之后且在下一读取操作之前，所述写入操作脉冲被施加到所述存储器单元。
8.如权利要求1所述的存储器器件，其中所述Ge-Se-Te包括具有大于0.18且小于0.36的组分比率的锗(Ge)成分、具有大于0.4且小于0.65的组分比率的硒(Se)成分、以及具有大于0.02且小于0.2的组分比率的碲(Te)成分。
9.如权利要求1所述的存储器器件，其中所述存储器单元是多级单元。
10.一种存储器单元，包括：
第一电极；
第二电极；以及
在所述第一电极和所述第二电极之间的第一存储器元件层，所述第一存储器元件层包括由下面的式子1至式子3中的一个表示的材料：
GexSeyTez[式子1]
其中，在式子1中，0.18<x<0.36，0.4<y<0.65，并且0.02<z<0.2；
GexSeyTezAsp[式子2]
其中，在式子2中，0.18<x<0.36，0.4<y<0.56，0.02<z<0.18，并且0.01<p<0.17；以及
GexSeyTezAspSiq[式子3]
其中，在式子3中，0.14<x<0.32，0.38<y<0.54，0.02<z<0.18，0.01<p<0.17，并且0.02<q<0.18。
11.如权利要求10所述的存储器单元，其中所述存储器单元还包括：
在所述第一电极和所述第二电极之间的第三电极；以及
在所述第一电极和所述第三电极之间的第二存储器元件层，所述第一存储器元件层在所述第二电极和所述第三电极之间。
12.如权利要求10所述的存储器单元，其中：
所述存储器单元还包括在所述第一电极和所述第二电极之间的第三电极，以及
所述第一存储器元件层包括第一硫族化物层和第二硫族化物层，所述第一硫族化物层在所述第一电极和所述第三电极之间，所述第二硫族化物层在所述第二电极和所述第三电极之间。
13.如权利要求10所述的存储器单元，其中随着写入操作脉冲的下降沿时段增加，所述存储器单元的阈值电压减小。
14.一种存储器器件，包括：
第一字线，在第一方向上延伸；
第二字线，在垂直于所述第一方向的第三方向上与所述第一字线间隔开，并且在所述第一方向上延伸；
位线，在所述第一字线和所述第二字线之间，并且在垂直于所述第一方向和所述第三方向的第二方向上延伸；
第一存储器单元，在所述第一字线和所述位线之间；以及
第二存储器单元，在所述第二字线和所述位线之间，
其中所述第一存储器单元和所述第二存储器单元中的每个包括第一电极、第二电极、以及在所述第一电极和所述第二电极之间的至少一个存储器元件层，所述至少一个存储器元件层包括硫族化物材料并且用作选择元件层和存储元件层两者。
15.如权利要求14所述的存储器器件，其中所述硫族化物材料包括具有大于0.01且小于0.17的组分比率的砷(As)成分。
16.如权利要求14所述的存储器器件，其中所述硫族化物材料不包括砷(As)成分。
17.如权利要求14所述的存储器器件，其中形成在所述存储器元件层中的晶体结构的尺寸和数量基于写入操作脉冲的下降沿时段而改变。
18.如权利要求14所述的存储器器件，其中所述硫族化物材料基于写入操作脉冲的下降沿时段而改变所述第一存储器单元和所述第二存储器单元的阈值电压。
19.如权利要求14所述的存储器器件，其中：
所述第一存储器单元和所述第二存储器单元中的每个还包括在所述第一电极和所述第二电极之间的第三电极，以及
所述至少一个存储器元件层包括第一存储器元件层和第二存储器元件层，所述第一存储器元件层在所述第一电极和所述第三电极之间，所述第二存储器元件层在所述第二电极和所述第三电极之间。
20.如权利要求19所述的存储器器件，其中：
所述第一存储器元件层用作所述选择元件层，以及
所述第二存储器元件层用作所述存储元件层。
CN201911050560.7A 2018-11-14 2019-10-31 存储器器件和存储器单元 Active CN111192613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0139645 2018-11-14
KR1020180139645A KR102614852B1 (ko) 2018-11-14 2018-11-14 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법

Publications (2)

Publication Number Publication Date
CN111192613A true CN111192613A (zh) 2020-05-22
CN111192613B CN111192613B (zh) 2024-10-18

Family

ID=70550719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911050560.7A Active CN111192613B (zh) 2018-11-14 2019-10-31 存储器器件和存储器单元

Country Status (3)

Country Link
US (1) US11152064B2 (zh)
KR (1) KR102614852B1 (zh)
CN (1) CN111192613B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
US20180040818A1 (en) * 2016-08-03 2018-02-08 Samsung Electronics Co., Ltd. Method of forming semiconductor devices having threshold switching devices
CN107689419A (zh) * 2016-08-03 2018-02-13 三星电子株式会社 非易失性存储器件
US20180122468A1 (en) * 2016-10-28 2018-05-03 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
JP4529654B2 (ja) 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
EP1677371A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
KR20070082473A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 문턱 전압제어 ｐｒａｍ의 프로그램 방법
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US7457146B2 (en) 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP4088323B1 (ja) 2006-12-06 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
KR101374319B1 (ko) * 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7821810B2 (en) * 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
JP2014075424A (ja) 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US9299430B1 (en) 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
KR102532201B1 (ko) 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10163977B1 (en) * 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
US20180040818A1 (en) * 2016-08-03 2018-02-08 Samsung Electronics Co., Ltd. Method of forming semiconductor devices having threshold switching devices
CN107689419A (zh) * 2016-08-03 2018-02-13 三星电子株式会社 非易失性存储器件
US20180122468A1 (en) * 2016-10-28 2018-05-03 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same

Also Published As

Publication number Publication date
KR20200056505A (ko) 2020-05-25
US20200152264A1 (en) 2020-05-14
US11152064B2 (en) 2021-10-19
CN111192613B (zh) 2024-10-18
KR102614852B1 (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
TWI741641B (zh) 記憶體裝置及操作其之方法
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US8203873B2 (en) Rectifying element for a crosspoint based memory array architecture
JP4303316B2 (ja) 単一セル記憶素子
US7558105B2 (en) Phase change memory devices and multi-bit operating methods for the same
KR102349354B1 (ko) 크로스-포인트 어레이에서 병렬로 메모리 셀들을 액세스하는 방법
JP5457961B2 (ja) 半導体記憶装置
KR101394797B1 (ko) 상전이 메모리를 위한 이중 펄스 기록 방법
US20140376307A1 (en) Mult-level recording in a superattice phase change memory cell
US10644065B2 (en) Nonvolatile memory device
TWI757460B (zh) 記憶體胞切換裝置
US9490426B2 (en) Multiple bit per cell dual-alloy GST memory elements
US9564585B1 (en) Multi-level phase change device
KR102631895B1 (ko) 기억 소자 및 기억 장치
US20150364188A1 (en) Memory device reading and control
CN112086462A (zh) 垂直半导体器件
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
US10985213B2 (en) Nonvolatile memory device
CN111192613B (zh) 存储器器件和存储器单元
KR20110015907A (ko) 저항체를 이용한 멀티 레벨 메모리 장치
JP2015115388A (ja) 相変化メモリの製造方法および相変化メモリの初期化方法
KR20240019674A (ko) 스위칭 물질과 상변화 물질을 포함하는 메모리 장치
JP2023044271A (ja) 抵抗変化素子及び記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant