CN111162895B - 一种基于余弦控制的多涡卷混沌信号发生器 - Google Patents

一种基于余弦控制的多涡卷混沌信号发生器 Download PDF

Info

Publication number
CN111162895B
CN111162895B CN202010000386.1A CN202010000386A CN111162895B CN 111162895 B CN111162895 B CN 111162895B CN 202010000386 A CN202010000386 A CN 202010000386A CN 111162895 B CN111162895 B CN 111162895B
Authority
CN
China
Prior art keywords
resistor
operational amplifier
resistance
node
left end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010000386.1A
Other languages
English (en)
Other versions
CN111162895A (zh
Inventor
刘扬
张朝霞
林壮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan University
Original Assignee
Foshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan University filed Critical Foshan University
Priority to CN202010000386.1A priority Critical patent/CN111162895B/zh
Publication of CN111162895A publication Critical patent/CN111162895A/zh
Application granted granted Critical
Publication of CN111162895B publication Critical patent/CN111162895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明公开了一种基于余弦控制的多涡卷混沌信号发生器，包括：基本混沌信号产生电路N1、余弦函数产生电路N2、序列发生器N3、节点f和乘法器MUL4，基本混沌信号产生电路N1的节点x与余弦函数产生电路N2的输入端连接；基本混沌信号产生电路N1的节点z与序列发生器N3的输入端连接，余弦函数产生电路N2的输出端与乘法器MUL4的第一输入端连接，序列发生器N3的输出端与乘法器MUL4的第二输入端连接，乘法器MUL4的输出端通过节点f与基本混沌信号产生电路N1的输入端连接。本发明可以产生多的涡卷，混沌序列复杂度更高，密钥空间更大，系统抗破译能力更强，在保密通信、混沌控制等领域具有更好的潜在应用价值。

Description

一种基于余弦控制的多涡卷混沌信号发生器
技术领域
本发明涉及混沌通信技术领域，特别涉及一种基于余弦控制的多涡卷混沌信号发生器。
背景技术
自20世纪60年代Lorenz发现第一个混沌系统以来，混沌系统因其具有对初始条件和参数具有强烈的敏感性和依赖性、不可预测性等特性，在图像加密、信息安全等领域取得了广泛的关注。混沌作为非线性动力系统中一种确定性的类随机过程，具有遍历性、混合性、指数发散性。低维混沌系统由于其系统维数低，存在密钥空间不足，混沌序列的复杂度不高，系统抗破译能力差，安全性低等问题。
发明内容
本发明的目的是提供一种基于余弦控制的多涡卷混沌信号发生器，以解决现有技术中所存在的一个或多个技术问题，至少提供一种有益的选择或创造条件。
本发明解决其技术问题的解决方案是：一种基于余弦控制的多涡卷混沌信号发生器，包括：基本混沌信号产生电路N1、余弦函数产生电路N2、用于产生切换控制函数的序列发生器N3、节点f和乘法器MUL4；基本混沌信号产生电路N1的节点x与余弦函数产生电路N2的输入端连接；所述基本混沌信号产生电路N1的节点z与序列发生器N3的输入端连接，所述余弦函数产生电路N2的输出端与乘法器MUL4的第一输入端连接，所述序列发生器N3的输出端与乘法器MUL4的第二输入端连接，所述乘法器MUL4的输出端通过节点f与基本混沌信号产生电路N1的输入端连接。
进一步，所述基本混沌信号产生电路N1包括：运算放大器OP1、运算放大器OP2、运算放大器OP3、运算放大器OP4、运算放大器OP5、运算放大器OP6、运算放大器OP7、运算放大器OP8、运算放大器OP9、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、电容C2、节点x、节点-x、节点y、节点-y、节点z、节点-z和乘法器MUL1；
所述运算放大器OP1的负输入端分别与电阻R1的右端、电阻R2的右端、电阻R3的左端连接，所述电阻R3的右端分别与运算放大器OP1的输出端、电阻R4的左端连接，所述电阻R4的右端分别与运算放大器OP2的负输入端、电容C1的左端连接，所述电容C1的右端分别与节点-x、电阻R5的左端连接，所述电阻R5的右端分别与运算放大器OP3的负输入端、电阻R6的左端连接，所述电阻R6的右端分别与运算放大器OP3的输出端、节点x连接，所述电阻R1的左端与节点-y连接，所述电阻R2的左端与节点-z连接；
所述运算放大器OP4的负输入端分别与电阻R7的右端、电阻R8的右端、电阻R9的左端连接，所述电阻R9的右端分别与运算放大器OP4的输出端、电阻R10的左端连接，所述电阻R10的右端分别与运算放大器OP5的负输入端、电容C2的左端连接，所述电容C2的右端分别与节点-y、电阻R11的左端连接，所述电阻R11的右端分别与运算放大器OP6的负输入端、电阻R12的左端连接，所述电阻R12的右端分别与运算放大器OP6的输出端、节点y连接，所述电阻R7的左端与节点-z连接，所述电阻R8的左端与节点y连接；
所述运算放大器OP7的负输入端分别与电阻R13的右端、电阻R14的右端、电阻R15的右端、电阻R16的左端连接，所述电阻R16的右端分别与运算放大器OP7的输出端、电阻R17的左端连接，所述电阻R17的右端分别与运算放大器OP8的负输入端、电容C3的左端连接，所述电容C3的右端分别与节点-z、电阻R18的左端连接，所述电阻R18的右端分别与运算放大器OP9的负输入端、电阻R19的左端连接，所述电阻R19的右端分别与运算放大器OP9的输出端、节点z连接，所述电阻R13的左端与节点y连接，所述电阻R14的左端与乘法器MUL1的输出端连接，所述乘法器MUL1的第一输入端与节点-y连接，所述乘法器MUL1的第二输入端与节点z连接，所述电阻R15的左端与节点f连接；
所述运算放大器OP1的正输入端、运算放大器OP2的正输入端、运算放大器OP3的正输入端、运算放大器OP4的正输入端、运算放大器OP5的正输入端、运算放大器OP6的正输入端、运算放大器OP7的正输入端、运算放大器OP8的正输入端和运算放大器OP9的正输入端分别对地连接。
进一步，所述余弦函数产生电路N2包括：运算放大器OP10、运算放大器OP11、运算放大器OP12、运算放大器OP13、运算放大器OP14、运算放大器OP15、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、节点V1、节点V2、正弦函数发生芯片、乘法器MUL2和乘法器MUL3，所述正弦函数发生芯片被配置为十倍的振幅；
所述电阻R20的左端与节点x连接，所述电阻R20的右端分别与电阻R21的左端、运算放大器OP10的负输入端连接，所述电阻R21的右端分别与运算放大器OP10的输出端、电阻R22的左端连接，所述电阻R22的右端分别与电阻R23的左端、运算放大器OP11的负输入端连接，所述电阻R23的右端分别与运算放大器OP11的输出端、正弦函数发生芯片的输入端连接，所述正弦函数发生芯片的输出端与乘法器MUL2的第一输入端、乘法器MUL2的第二输入端连接，所述乘法器MUL2的输出端与电阻R24的左端连接，所述电阻R24的右端分别与电阻R27的左端、运算放大器OP12的负输入端连接，所述运算放大器OP12的正输入端分别与电阻R25的右端、电阻R26的上端连接，所述电阻R25的左端与节点V1连接，所述电阻R27的右端分别与运算放大器OP12的输出端、乘法器MUL3的第一输入端、乘法器MUL3的第二输入端连接，所述乘法器MUL3的输出端与电阻R29的左端连接，所述电阻R29的右端分别与电阻R30的上端、运算放大器OP13的正输入端连接，所述运算放大器OP13的负输入端分别与电阻R28的右端、电阻R31的左端连接，所述电阻R28的左端与节点V2连接，所述电阻R31的右端分别与运算放大器OP13的输出端、电阻R32的左端连接，所述电阻R32的右端分别与电阻R33的左端、运算放大器OP14的负输入端连接，所述电阻R33的右端分别与运算放大器OP14的输出端、电阻R34的左端连接，所述电阻R34的右端分别与电阻R35的左端、运算放大器OP15的负输入端连接，所述电阻R35的右端分别与运算放大器OP15的输出端、乘法器MUL4的第一输入端连接，所述运算放大器OP10的正输入端、运算放大器OP11的正输入端、电阻R26的下端、电阻R30的下端、运算放大器OP14的正输入端和运算放大器OP15的正输入端分别对地连接。
进一步，所述序列发生器N3包括：运算放大器OP16、运算放大器OP17、运算放大器OP18、运算放大器OP19、运算放大器OP20、电阻R36、电阻R37、电阻R38、电阻R39、电阻R40、电阻R41、电阻R42、电阻R43、节点U1和节点U2；
所述运算放大器OP16的负输入端与节点z连接，所述运算放大器OP16的正输入端与节点U1连接，所述运算放大器OP16的输出端与电阻R36的左端连接，所述电阻R36的右端分别与电阻R37的左端、运算放大器OP17的负输入端连接，所述电阻R37的右端分别与运算放大器OP17的输出端、电阻R38的左端连接，所述电阻R38的右端分别与电阻R39的左端、运算放大器OP20的负输入端连接，所述电阻R39的右端分别与运算放大器OP20的输出端、乘法器MUL4的第二输入端连接，
所述运算放大器OP18的负输入端与节点z连接，所述运算放大器OP18的正输入端与节点U2连接，所述运算放大器OP18的输出端与电阻R40的左端连接，所述电阻R40的右端分别与电阻R41的左端、运算放大器OP19的负输入端连接，所述电阻R41的右端分别与运算放大器OP19的输出端、电阻R42的左端连接，所述电阻R42的右端分别与电阻R43的上端、运算放大器OP20的正输入端连接；
所述运算放大器OP17的正输入端、运算放大器OP19的正输入端和电阻R43的下端分别对地连接。
进一步，所述基本混沌信号产生电路N1、余弦函数产生电路N2和序列发生器N3所采用的电阻均为精密可调电阻或者为精密可调电位器。
进一步，所述正弦函数发生芯片的型号为AD639。
本发明的有益效果是：本发明可以产生多的涡卷，混沌序列复杂度更高，密钥空间更大，系统抗破译能力更强，在保密通信、混沌控制等领域具有更好的潜在应用价值。
附图说明
为了更清楚地说明本发明创造实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明创造的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。
图1是余弦函数产生电路N2和序列发生器N3之间的电路连接示意图；
图2是基本混沌信号产生电路N1电路连接示意图。
具体实施方式
本部分将详细描述本发明创造的具体实施例，本发明创造之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明创造的每个技术特征和整体技术方案，但其不能理解为对本发明创造保护范围的限制。
在本发明创造的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。
在本发明创造的描述中，如果具有“若干”之类的词汇描述，其含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。
本发明创造的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明创造中的具体含义。
实施例1，参考图1和图2,一种基于余弦控制的多涡卷混沌信号发生器，包括：基本混沌信号产生电路N1、余弦函数产生电路N2、用于产生切换控制函数的序列发生器N3、节点f和乘法器MUL4。
其中，所述基本混沌信号产生电路N1包括：运算放大器OP1、运算放大器OP2、运算放大器OP3、运算放大器OP4、运算放大器OP5、运算放大器OP6、运算放大器OP7、运算放大器OP8、运算放大器OP9、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、电容C2、节点x、节点-x、节点y、节点-y、节点z、节点-z和乘法器MUL1；所述运算放大器OP1的负输入端分别与电阻R1的右端、电阻R2的右端、电阻R3的左端连接，所述电阻R3的右端分别与运算放大器OP1的输出端、电阻R4的左端连接，所述电阻R4的右端分别与运算放大器OP2的负输入端、电容C1的左端连接，所述电容C1的右端分别与节点-x、电阻R5的左端连接，所述电阻R5的右端分别与运算放大器OP3的负输入端、电阻R6的左端连接，所述电阻R6的右端分别与运算放大器OP3的输出端、节点x连接，所述电阻R1的左端与节点-y连接，所述电阻R2的左端与节点-z连接；所述运算放大器OP4的负输入端分别与电阻R7的右端、电阻R8的右端、电阻R9的左端连接，所述电阻R9的右端分别与运算放大器OP4的输出端、电阻R10的左端连接，所述电阻R10的右端分别与运算放大器OP5的负输入端、电容C2的左端连接，所述电容C2的右端分别与节点-y、电阻R11的左端连接，所述电阻R11的右端分别与运算放大器OP6的负输入端、电阻R12的左端连接，所述电阻R12的右端分别与运算放大器OP6的输出端、节点y连接，所述电阻R7的左端与节点-z连接，所述电阻R8的左端与节点y连接；所述运算放大器OP7的负输入端分别与电阻R13的右端、电阻R14的右端、电阻R15的右端、电阻R16的左端连接，所述电阻R16的右端分别与运算放大器OP7的输出端、电阻R17的左端连接，所述电阻R17的右端分别与运算放大器OP8的负输入端、电容C3的左端连接，所述电容C3的右端分别与节点-z、电阻R18的左端连接，所述电阻R18的右端分别与运算放大器OP9的负输入端、电阻R19的左端连接，所述电阻R19的右端分别与运算放大器OP9的输出端、节点z连接，所述电阻R13的左端与节点y连接，所述电阻R14的左端与乘法器MUL1的输出端连接，所述乘法器MUL1的第一输入端与节点-y连接，所述乘法器MUL1的第二输入端与节点z连接，所述电阻R15的左端与节点f连接；所述运算放大器OP1的正输入端、运算放大器OP2的正输入端、运算放大器OP3的正输入端、运算放大器OP4的正输入端、运算放大器OP5的正输入端、运算放大器OP6的正输入端、运算放大器OP7的正输入端、运算放大器OP8的正输入端和运算放大器OP9的正输入端分别对地连接。
所述余弦函数产生电路N2包括：运算放大器OP10、运算放大器OP11、运算放大器OP12、运算放大器OP13、运算放大器OP14、运算放大器OP15、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、节点V1、节点V2、正弦函数发生芯片、乘法器MUL2和乘法器MUL3，所述正弦函数发生芯片被配置为十倍的振幅；所述电阻R20的左端与节点x连接，所述电阻R20的右端分别与电阻R21的左端、运算放大器OP10的负输入端连接，所述电阻R21的右端分别与运算放大器OP10的输出端、电阻R22的左端连接，所述电阻R22的右端分别与电阻R23的左端、运算放大器OP11的负输入端连接，所述电阻R23的右端分别与运算放大器OP11的输出端、正弦函数发生芯片的输入端连接，所述正弦函数发生芯片的输出端与乘法器MUL2的第一输入端、乘法器MUL2的第二输入端连接，所述乘法器MUL2的输出端与电阻R24的左端连接，所述电阻R24的右端分别与电阻R27的左端、运算放大器OP12的负输入端连接，所述运算放大器OP12的正输入端分别与电阻R25的右端、电阻R26的上端连接，所述电阻R25的左端与节点V1连接，所述电阻R27的右端分别与运算放大器OP12的输出端、乘法器MUL3的第一输入端、乘法器MUL3的第二输入端连接，所述乘法器MUL3的输出端与电阻R29的左端连接，所述电阻R29的右端分别与电阻R30的上端、运算放大器OP13的正输入端连接，所述运算放大器OP13的负输入端分别与电阻R28的右端、电阻R31的左端连接，所述电阻R28的左端与节点V2连接，所述电阻R31的右端分别与运算放大器OP13的输出端、电阻R32的左端连接，所述电阻R32的右端分别与电阻R33的左端、运算放大器OP14的负输入端连接，所述电阻R33的右端分别与运算放大器OP14的输出端、电阻R34的左端连接，所述电阻R34的右端分别与电阻R35的左端、运算放大器OP15的负输入端连接，所述电阻R35的右端分别与运算放大器OP15的输出端、乘法器MUL4的第一输入端连接，所述运算放大器OP10的正输入端、运算放大器OP11的正输入端、电阻R26的下端、电阻R30的下端、运算放大器OP14的正输入端和运算放大器OP15的正输入端分别对地连接。
所述序列发生器N3包括：运算放大器OP16、运算放大器OP17、运算放大器OP18、运算放大器OP19、运算放大器OP20、电阻R36、电阻R37、电阻R38、电阻R39、电阻R40、电阻R41、电阻R42、电阻R43、节点U1和节点U2；所述运算放大器OP16的负输入端与节点z连接，所述运算放大器OP16的正输入端与节点U1连接，所述运算放大器OP16的输出端与电阻R36的左端连接，所述电阻R36的右端分别与电阻R37的左端、运算放大器OP17的负输入端连接，所述电阻R37的右端分别与运算放大器OP17的输出端、电阻R38的左端连接，所述电阻R38的右端分别与电阻R39的左端、运算放大器OP20的负输入端连接，所述电阻R39的右端分别与运算放大器OP20的输出端、乘法器MUL4的第二输入端连接；所述运算放大器OP18的负输入端与节点z连接，所述运算放大器OP18的正输入端与节点U2连接，所述运算放大器OP18的输出端与电阻R40的左端连接，所述电阻R40的右端分别与电阻R41的左端、运算放大器OP19的负输入端连接，所述电阻R41的右端分别与运算放大器OP19的输出端、电阻R42的左端连接，所述电阻R42的右端分别与电阻R43的上端、运算放大器OP20的正输入端连接；所述运算放大器OP17的正输入端、运算放大器OP19的正输入端和电阻R43的下端分别对地连接。
基于余弦控制的多涡卷混沌信号发生器的状态方程如下：
gate＝0.5[sgn(z-U2)-sgn(z-U1)]
f＝[sin(5wx)gate]
Figure BDA0002352934380000111
Figure BDA0002352934380000112
Figure BDA0002352934380000113
上述公式中，f表示为节点f处的信号，a11＝3，b11＝0.8，b12＝8，c11＝3，c12＝0.2，c13＝0.32，
Figure BDA0002352934380000121
d的表达式中，符号[]表示为取整数，R2表示为电阻R2的电阻值，其单位为kΩ，U1表示节点U1的电平值，U2表示节点U2的电平值。
U1和U2的表达式为：
T＝2π/(wk)
Figure BDA0002352934380000123
在上述公式中，w＝4，k＝5，M＝2和N＝2。调整电阻R2来改变d值，从而产生不同的涡卷数量。
本发明电路元件和电源电压的选择：图1、图2中所有的运算放大器，型号为TL082。图1、图2中所有的乘法器，型号为AD633。为了便于电路实验，为了保证电阻值的准确性，图1、图2中所有电阻均采用精密电阻或者是精密可调电位器。表1为基本混沌信号产生电路N1、余弦函数产生电路N2和序列发生器N3中的电阻参数，具体为：
Figure BDA0002352934380000122
Figure BDA0002352934380000131
表1；
在表1中，电阻的单位为kΩ。
表2为节点V1和节点V2的参数值，具体为：
<![CDATA[V<sub>1</sub>]]> 5 <![CDATA[V<sub>2</sub>]]> 1.25  
表2；
在表2中，参数值的单位为V。
表3表示为电容的参数值，其的单位为nF。
<![CDATA[C<sub>1</sub>]]> 33 <![CDATA[C<sub>2</sub>]]> 33 <![CDATA[C<sub>3</sub>]]> 33
表3；
表4为本多涡卷混沌信号发生器得到的涡卷数量与参数d之间的关系，具体为：
Figure BDA0002352934380000132
Figure BDA0002352934380000141
表4；
从表4可知，本发明的多涡卷混沌信号发生器可以通过改变电阻R2(即改变参数d)产生多变且数量可观的多涡卷信号。提高加密能力。
以上对本发明创造的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明创造精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种基于余弦控制的多涡卷混沌信号发生器，其特征在于，包括：基本混沌信号产生电路N1、余弦函数产生电路N2、用于产生切换控制函数的序列发生器N3、节点f和乘法器MUL4；基本混沌信号产生电路N1的节点x与余弦函数产生电路N2的输入端连接；所述基本混沌信号产生电路N1的节点z与序列发生器N3的输入端连接，所述余弦函数产生电路N2的输出端与乘法器MUL4的第一输入端连接，所述序列发生器N3的输出端与乘法器MUL4的第二输入端连接，所述乘法器MUL4的输出端通过节点f与基本混沌信号产生电路N1的输入端连接；
所述基本混沌信号产生电路N1包括：运算放大器OP1、运算放大器OP2、运算放大器OP3、运算放大器OP4、运算放大器OP5、运算放大器OP6、运算放大器OP7、运算放大器OP8、运算放大器OP9、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、电容C2、节点x、节点-x、节点y、节点-y、节点z、节点-z和乘法器MUL1；
所述运算放大器OP1的负输入端分别与电阻R1的右端、电阻R2的右端、电阻R3的左端连接，所述电阻R3的右端分别与运算放大器OP1的输出端、电阻R4的左端连接，所述电阻R4的右端分别与运算放大器OP2的负输入端、电容C1的左端连接，所述电容C1的右端分别与节点-x、电阻R5的左端连接，所述电阻R5的右端分别与运算放大器OP3的负输入端、电阻R6的左端连接，所述电阻R6的右端分别与运算放大器OP3的输出端、节点x连接，所述电阻R1的左端与节点-y连接，所述电阻R2的左端与节点-z连接；
所述运算放大器OP4的负输入端分别与电阻R7的右端、电阻R8的右端、电阻R9的左端连接，所述电阻R9的右端分别与运算放大器OP4的输出端、电阻R10的左端连接，所述电阻R10的右端分别与运算放大器OP5的负输入端、电容C2的左端连接，所述电容C2的右端分别与节点-y、电阻R11的左端连接，所述电阻R11的右端分别与运算放大器OP6的负输入端、电阻R12的左端连接，所述电阻R12的右端分别与运算放大器OP6的输出端、节点y连接，所述电阻R7的左端与节点-z连接，所述电阻R8的左端与节点y连接；
所述运算放大器OP7的负输入端分别与电阻R13的右端、电阻R14的右端、电阻R15的右端、电阻R16的左端连接，所述电阻R16的右端分别与运算放大器OP7的输出端、电阻R17的左端连接，所述电阻R17的右端分别与运算放大器OP8的负输入端、电容C3的左端连接，所述电容C3的右端分别与节点-z、电阻R18的左端连接，所述电阻R18的右端分别与运算放大器OP9的负输入端、电阻R19的左端连接，所述电阻R19的右端分别与运算放大器OP9的输出端、节点z连接，所述电阻R13的左端与节点y连接，所述电阻R14的左端与乘法器MUL1的输出端连接，所述乘法器MUL1的第一输入端与节点-y连接，所述乘法器MUL1的第二输入端与节点z连接，所述电阻R15的左端与节点f连接；
所述运算放大器OP1的正输入端、运算放大器OP2的正输入端、运算放大器OP3的正输入端、运算放大器OP4的正输入端、运算放大器OP5的正输入端、运算放大器OP6的正输入端、运算放大器OP7的正输入端、运算放大器OP8的正输入端和运算放大器OP9的正输入端分别对地连接；
所述余弦函数产生电路N2包括：运算放大器OP10、运算放大器OP11、运算放大器OP12、运算放大器OP13、运算放大器OP14、运算放大器OP15、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、节点V1、节点V2、正弦函数发生芯片、乘法器MUL2和乘法器MUL3,所述正弦函数发生芯片被配置为十倍的振幅；
所述电阻R20的左端与节点x连接，所述电阻R20的右端分别与电阻R21的左端、运算放大器OP10的负输入端连接，所述电阻R21的右端分别与运算放大器OP10的输出端、电阻R22的左端连接，所述电阻R22的右端分别与电阻R23的左端、运算放大器OP11的负输入端连接，所述电阻R23的右端分别与运算放大器OP11的输出端、正弦函数发生芯片的输入端连接，所述正弦函数发生芯片的输出端与乘法器MUL2的第一输入端、乘法器MUL2的第二输入端连接，所述乘法器MUL2的输出端与电阻R24的左端连接，所述电阻R24的右端分别与电阻R27的左端、运算放大器OP12的负输入端连接，所述运算放大器OP12的正输入端分别与电阻R25的右端、电阻R26的上端连接，所述电阻R25的左端与节点V1连接，所述电阻R27的右端分别与运算放大器OP12的输出端、乘法器MUL3的第一输入端、乘法器MUL3的第二输入端连接，所述乘法器MUL3的输出端与电阻R29的左端连接，所述电阻R29的右端分别与电阻R30的上端、运算放大器OP13的正输入端连接，所述运算放大器OP13的负输入端分别与电阻R28的右端、电阻R31的左端连接，所述电阻R28的左端与节点V2连接，所述电阻R31的右端分别与运算放大器OP13的输出端、电阻R32的左端连接，所述电阻R32的右端分别与电阻R33的左端、运算放大器OP14的负输入端连接，所述电阻R33的右端分别与运算放大器OP14的输出端、电阻R34的左端连接，所述电阻R34的右端分别与电阻R35的左端、运算放大器OP15的负输入端连接，所述电阻R35的右端分别与运算放大器OP15的输出端、乘法器MUL4的第一输入端连接，所述运算放大器OP10的正输入端、运算放大器OP11的正输入端、电阻R26的下端、电阻R30的下端、运算放大器OP14的正输入端和运算放大器OP15的正输入端分别对地连接；
所述序列发生器N3包括：运算放大器OP16、运算放大器OP17、运算放大器OP18、运算放大器OP19、运算放大器OP20、电阻R36、电阻R37、电阻R38、电阻R39、电阻R40、电阻R41、电阻R42、电阻R43、节点U1和节点U2；
所述运算放大器OP16的负输入端与节点z连接，所述运算放大器OP16的正输入端与节点U1连接，所述运算放大器OP16的输出端与电阻R36的左端连接，所述电阻R36的右端分别与电阻R37的左端、运算放大器OP17的负输入端连接，所述电阻R37的右端分别与运算放大器OP17的输出端、电阻R38的左端连接，所述电阻R38的右端分别与电阻R39的左端、运算放大器OP20的负输入端连接，所述电阻R39的右端分别与运算放大器OP20的输出端、乘法器MUL4的第二输入端连接，
所述运算放大器OP18的负输入端与节点z连接，所述运算放大器OP18的正输入端与节点U2连接，所述运算放大器OP18的输出端与电阻R40的左端连接，所述电阻R40的右端分别与电阻R41的左端、运算放大器OP19的负输入端连接，所述电阻R41的右端分别与运算放大器OP19的输出端、电阻R42的左端连接，所述电阻R42的右端分别与电阻R43的上端、运算放大器OP20的正输入端连接；
所述运算放大器OP17的正输入端、运算放大器OP19的正输入端和电阻R43的下端分别对地连接。
2.根据权利要求1所述的一种基于余弦控制的多涡卷混沌信号发生器，其特征在于：所述基本混沌信号产生电路N1、余弦函数产生电路N2和序列发生器N3所采用的电阻均为精密可调电阻或者为精密可调电位器。
3.根据权利要求1所述的一种基于余弦控制的多涡卷混沌信号发生器，其特征在于：所述正弦函数发生芯片的型号为AD639。
CN202010000386.1A 2020-01-02 2020-01-02 一种基于余弦控制的多涡卷混沌信号发生器 Active CN111162895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010000386.1A CN111162895B (zh) 2020-01-02 2020-01-02 一种基于余弦控制的多涡卷混沌信号发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000386.1A CN111162895B (zh) 2020-01-02 2020-01-02 一种基于余弦控制的多涡卷混沌信号发生器

Publications (2)

Publication Number Publication Date
CN111162895A CN111162895A (zh) 2020-05-15
CN111162895B true CN111162895B (zh) 2023-04-07

Family

ID=70560865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000386.1A Active CN111162895B (zh) 2020-01-02 2020-01-02 一种基于余弦控制的多涡卷混沌信号发生器

Country Status (1)

Country Link
CN (1) CN111162895B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865554B (zh) * 2020-06-24 2023-10-31 佛山科学技术学院 一种多涡卷混沌信号发生器和加密系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997401A (zh) * 2014-05-08 2014-08-20 常州大学 基于Jerk电路形式的多涡卷混沌信号发生装置及其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997401A (zh) * 2014-05-08 2014-08-20 常州大学 基于Jerk电路形式的多涡卷混沌信号发生装置及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
几类多涡卷与多翅膀混沌系统建模、控制及应用研究;张朝霞;《中国博士学位论文全文数据库（基础科学辑）》;20111031;第二章 *
基于一种新分数阶混沌电路的彩色图像加密方法;李兵等;《电子质量》;20171020(第10期);全文 *

Also Published As

Publication number Publication date
CN111162895A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
Balachandran Topological algebras
Li et al. Hyperchaos and horseshoe in a 4D memristive system with a line of equilibria and its implementation
CN106130713B (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN110943822B (zh) 一种基于正弦控制的多涡卷混沌信号发生器
Borah et al. Dynamics of the fractional‐order chaotic PMSG, its stabilisation using predictive control and circuit validation
Li et al. Realization of current-mode SC-CNN-based Chua’s circuit
CN111859837B (zh) 基于压控忆阻器的隐藏吸引子混沌系统及电路
CN111162895B (zh) 一种基于余弦控制的多涡卷混沌信号发生器
CN108847922A (zh) 一种基于分数阶忆阻器的时滞混沌电路
CN109462467B (zh) 一种含有隐藏吸引子的四维混沌系统及其实现电路
CN103236819A (zh) 一种记忆系统混沌信号产生器
CN105207771A (zh) 一种基于单片电流反馈运算放大器的双涡卷隐藏蔡氏混沌吸引子产生电路
Sayed et al. Generalized dynamic switched synchronization between combinations of fractional-order chaotic systems
CN111431694B (zh) 一种基于锯齿波控制的多涡卷混沌电路
CN111835498A (zh) 一种多翅膀混沌信号发生器和加密系统
CN110958105B (zh) 一种基于时滞函数切换控制的多涡卷混沌电路
CN106936564B (zh) 一种含有光滑型忆阻器的分数阶混沌电路
CN111447052B (zh) 一种基于三角波控制的多涡卷混沌电路
CN112532372B (zh) 一种新型网格多涡卷混沌信号发生器和加密系统
CN109543313B (zh) 基于忆阻器反馈的超混沌系统的电路模型
CN111865554B (zh) 一种多涡卷混沌信号发生器和加密系统
CN112332972B (zh) 一种三阶二次双翅膀混沌信号发生器和加密系统
CN103888239B (zh) Rc振荡器和lc谐振回路构成的混沌电路
CN108737062B (zh) 一种四维多稳定的自治忆阻混沌电路
CN112600660A (zh) 可产生堆叠吸引子的双忆阻信号发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant