CN112600660A - 可产生堆叠吸引子的双忆阻信号发生器 - Google Patents

可产生堆叠吸引子的双忆阻信号发生器 Download PDF

Info

Publication number
CN112600660A
CN112600660A CN202011404731.4A CN202011404731A CN112600660A CN 112600660 A CN112600660 A CN 112600660A CN 202011404731 A CN202011404731 A CN 202011404731A CN 112600660 A CN112600660 A CN 112600660A
Authority
CN
China
Prior art keywords
operational amplifier
resistor
multiplier
inverting input
memristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011404731.4A
Other languages
English (en)
Other versions
CN112600660B (zh
Inventor
杜传红
张正平
余世星
刘立才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou University
Anshun University
Original Assignee
Guizhou University
Anshun University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou University, Anshun University filed Critical Guizhou University
Priority to CN202011404731.4A priority Critical patent/CN112600660B/zh
Publication of CN112600660A publication Critical patent/CN112600660A/zh
Application granted granted Critical
Publication of CN112600660B publication Critical patent/CN112600660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开可产生堆叠吸引子的双忆阻信号发生器,包括:压控忆阻器、流控忆阻器、第一运算放大器、第二运算放大器、第一电阻、第二电阻、第三电阻、第一电容器、第二电容器、反向电路;本发明提供一种由压控忆阻器和流控忆阻器实现的可产生堆叠吸引子的双忆阻信号发生器,堆叠吸引子是一种新型混沌吸引子,本发明第一次报道,不仅丰富了忆阻混沌系统理论,还对丰富吸引子种类具有重要意义;同时,本发明采用常见的模拟电路元件实现忆阻器等效电路,有效降低了系统的成本。

Description

可产生堆叠吸引子的双忆阻信号发生器
技术领域
本发明涉及信号发生器电路设计技术领域,特别是涉及可产生堆叠吸引子的双忆阻信号发生器。
背景技术
混沌系统都具有一个共同的特征,那就是拥有各式各样的奇异吸引子。在研究忆阻混沌系统的动态特性过程中也发现了一些新颖吸引子,但这些吸引子主要还是以双翅膀型或涡卷型为主,或为翅膀型和涡卷型的变形吸引子,然而,有关隐藏混沌系统的堆叠式吸引子的文献报道至今没有。
忆阻器的引入能够提高系统的非线性度,邓玮等人提出了一种具有双忆阻器的简单四维自治混沌系统,系统中的吸引子是双涡卷结构的自激吸引子,目前,还没有能够产生堆叠吸引子的信号发生器。黄丽丽等人提出了一种双忆阻的五阶混沌电路,电路中含有隐藏吸引子,该吸引子形状是典型的双涡卷结构,目前物理上可实现的忆阻器工艺复杂,制作成本高。
因此,目前亟需一种能够产生堆叠吸引子,工艺简单,制作成本低的双忆阻信号发生器。
发明内容
本发明的目的是提供可产生堆叠吸引子的双忆阻信号发生器,以解决现有技术中存在的技术问题,能够产生堆叠吸引子这一新型混沌吸引子,且工艺简单,制作成本低。
为实现上述目的,本发明提供了如下方案:本发明提供可产生堆叠吸引子的双忆阻信号发生器,包括:压控忆阻器W′(Vω)、流控忆阻器M′(Vz)、第一运算放大器、第二运算放大器、第一电阻、第二电阻、第三电阻、第一电容器、第二电容器、反向电路;压控忆阻器W′(Wω)与第一运算放大器的反相输入端连接,第一电容器连接于第一运算放大器的反相输入端和输出端之间;流控忆阻器M′(Vz)一端与第二电阻连接,流控忆阻器M′(Vz)另一端与第二运算放大器的输出端连接;第二电阻另一端与第二运算放大器的反相输入端连接;第二电容器连接于第二运算放大器的反相输入端和输出端之间;第一电阻一端连接反向电路后与第一运算放大器的反相输入端连接,第一电阻另一端与第二运算放大器的反相输入端连接;第三电阻一端与第一运算放大器的输出端连接,另一端与第二运算放大器的反相输入端连接;第一运算放大器、第二运算放大器的同相输入端接地;压控忆阻器W′(Vω)两端电压为Vx,电流为iω;流控忆阻器M′(Vz)两端的电压为VM,电流为iy
优选地,压控忆阻器W′(Vω)的电路包括:第三运算放大器、第四电阻、第五电阻、第六电阻、第七电阻、第四电容器、第一乘法器、第二乘法器、第三乘法器第四乘法器、反向电路;第五电阻、第六电阻、第七电阻的一端连接在一起并连接iω;第五电阻的另一端连接Vx,第六电阻的另一端连接第二乘法器的输出端,第七电阻的另一端连接第四乘法器的输出端;第四电阻的一端、第二乘法器的第一输入端、反向电路的一端连接在一起并连接Vx;第四电阻的另一端与第三运算放大器的反相输入端连接;反向电路的另一端与第四乘法器的第一输入端连接;第四电容器连接于第三运算放大器的反相输入端和输出端之间;第三运算放大器的输出端连接-Vω,-Vω分别连接第一乘法器的第一输入端和第二输入端;第一乘法器的输出端分别连接第三乘法器的第一输入端和第二输入端、第二乘法器的第二输入端;第三乘法器的输出端连接第四乘法器的第二输入端;第三运算放大器的同相输入端接地。
优选地,压控忆阻器W′(Vω)对应的电路方程如式1所示:
Figure BDA0002813626990000031
式中,τ为电路时间常数,Vω为压控忆阻器W′(Vω)的内部状态变量;g1、g2、g3、g4分别为第一乘法器、第二乘法器、第三乘法器、第四乘法器的增益;Vx为压控忆阻器W′(Vω)两端的电压;iω为压控忆阻器W′(Vω)电流;R、Rm、Rn、Rp分别为第四电阻、第五电阻、第六电阻、第七电阻的阻值。
优选地,流控忆阻器M′(Vz)的电路包括:第五运算放大器、第六运算放大器、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、1V直流电压源、第五乘法器、第六乘法器、反向电路、绝对值电路、第三电容器;1V直流电压源正极接地,负极连接第十电阻;第十电阻的另一端连接第五运算放大器的反相输入端;第十一电阻一端与第五运算放大器的反相输入端连接,另一端与反向电路、绝对值电路串联后与第五运算放大器的输出端连接;第五运算放大器的输出端电压为Vz;第三电容器连接于第五运算放大器的反相输入端和输出端之间;iy分别与第六乘法器的第一输入端和第二输入端、第五乘法器的第一输入端连接;第六乘法器的输出端与第十二电阻的一端连接,第十二电阻的另一端与第五运算放大器的反相输入端连接;第五运算放大器的输出端与第五乘法器的第二输入端连接;第五乘法器的输出端串联第十四电阻后与第六运算放大器的反相输入端连接;第十三电阻连接于第六运算放大器的反相输入端和输出端之间;第五运算放大器、第六运算放大器的同相输入端接地。
优选地,流控忆阻器M′(Vz)对应的电路方程如式2所示:
Figure BDA0002813626990000041
式中,τ为电路时间常数,Vz为流控忆阻器M′(Vz)的内部状态变量,g5、g6分别为第五乘法器、第六乘法器的增益;VM为流控忆阻器M′(Vz)两端的电压,iy为流控忆阻器M′(Vz)电流;R、Rα、Rβ、Rγ、R3、R4分别为第四电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻的阻值。
优选地,可产生堆叠吸引子的双忆阻信号发生器的电路方程如式3所示:
Figure BDA0002813626990000051
优选地,绝对值电路包括:第七运算放大器、第八运算放大器、第十五电阻、第十六电阻、二极管;第十六电阻与第七运算放大器的反相输入端连接;二极管的阳极与第七运算放大器的输出端连接;第十五电阻一端与第七运算放大器的反相输入端连接,另一端与二极管的阴极连接;第七运算放大器的同相输入端接地;二极管的阴极与第八运算放大器的同相输入端连接,第八运算放大器的反相输入端与第八运算放大器的输出端连接。
优选地,反向电路包括:第四运算放大器、第八电阻、第九电阻;第八电阻与第四运算放大器的反相输入端连接,第九电阻连接于第四运算放大器的反相输入端和输出端之间;第四运算放大器的同相输入端接地。
本发明公开了以下技术效果:
(1)本发明提供一种由压控忆阻器和流控忆阻器实现的可产生堆叠吸引子的双忆阻信号发生器,本发明堆叠吸引子信号发生电路中,四个状态变量随时间变化状态不同,其中Vω相对于Vx、iy、Vz变化缓慢,用示波器观察能够发现,Vω随时间呈现梯队状的慢变化规律,所以系统Vx、iy、Vz分别与Vω形成的二维相平面投影所形成的吸引子均为堆叠状,堆叠吸引子是一种新型混沌吸引子,本发明第一次报道,不仅丰富了忆阻混沌系统理论,还对丰富吸引子种类具有重要意义。
(2)本发明采用常见的模拟电路元件实现忆阻器等效电路,有效降低了系统的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明可产生堆叠吸引子的双忆阻信号发生器电路原理图;
图2为本发明压控忆阻器W′(Vω)的电路原理图;
图3为本发明反向电路-1的电路原理图;
图4为本发明流控忆阻器M′(Vz)的电路原理图;
图5为本发明绝对值电路|·|的电路原理图;
图6为本发明实施例中可产生堆叠吸引子的双忆阻信号发生器基于PSIM软件的示波器观测结果;其中,图6(a)为x-z平面相图,图6(b)为Vx-Vω平面相图;
图7为本发明实施例中可产生堆叠吸引子的双忆阻信号发生器数学模型的Matlab二维和三维相空间投影相图;其中,图7(a)为x-z平面相图,图7(b)为x-ω平面相图,图7(c)为y-z-ω空间相图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1所示,本实施例提供可产生堆叠吸引子的双忆阻信号发生器,包括:压控忆阻器W′(Vω)、流控忆阻器M′(Vz)、第一运算放大器U7、第二运算放大器U8、第一电阻Ra、第二电阻Rb1、第三电阻Rb2、第一电容器C1、第二电容器C2、反向电路-1,Rb1=Rb2=Rb;压控忆阻器W′(Vω)两端电压为Vx,电流为iω;压控忆阻器W′(Vω)与第一运算放大器U7的反相输入端连接,第一电容器C1连接于第一运算放大器U7的反相输入端和输出端之间;流控忆阻器M′(Vz)两端的电压为VM,电流为iy;流控忆阻器M′(Vz)一端与第二电阻Rb1连接,流控忆阻器M′(Vz)另一端与第二运算放大器U8的输出端连接;第二电阻Rb1另一端与第二运算放大器U8的反相输入端连接;第二电容器C2连接于第二运算放大器U8的反相输入端和输出端之间;第一电阻Ra一端连接反向电路-1后与第一运算放大器U7的反相输入端连接,第一电阻Ra另一端与第二运算放大器U8的反相输入端连接;第三电阻Rb2一端与第一运算放大器U7的输出端连接,另一端与第二运算放大器U8的反相输入端连接;第一运算放大器U7、第二运算放大器U8的同相输入端接地。
压控忆阻器W′(Vω)的电路原理图如图2所示,包括:第三运算放大器U1、第四电阻R、第五电阻Rm、第六电阻Rn、第七电阻Rp、第四电容器C4、第一乘法器M1、第二乘法器M2、第三乘法器M3、第四乘法器M4、反向电路-1;第五电阻Rm、第六电阻Rn、第七电阻Rp的一端连接在一起并连接iω;第五电阻Rm的另一端连接Vx,第六电阻Rn的另一端连接第二乘法器M2的输出端,第七电阻Rp的另一端连接第四乘法器M4的输出端;第四电阻R的一端、第二乘法器M2的第一输入端、反向电路-1的一端连接在一起并连接Vx;第四电阻R的另一端与第三运算放大器U1的反相输入端连接;反向电路-1的另一端与第四乘法器M4的第一输入端连接;第四电容器C4连接于第三运算放大器U1的反相输入端和输出端之间;第三运算放大器U1的输出端连接-Vω,-Vω分别连接第一乘法器M1的第一输入端和第二输入端;第一乘法器M1的输出端分别连接第三乘法器M3的第一输入端和第二输入端、第二乘法器M2的第二输入端;第三乘法器M3的输出端连接第四乘法器M4的第二输入端;第三运算放大器U1的同相输入端接地。
压控忆阻器W′(Vω)对应的电路方程如式(1)所示:
Figure BDA0002813626990000091
式中,τ为电路时间常数,Vω为压控忆阻器W′(Vω)的内部状态变量;g1、g2、g3、g4分别为第一乘法器M1、第二乘法器M2、第三乘法器M3、第四乘法器M4的增益;Vx为压控忆阻器W′(Vω)两端的电压;iω为压控忆阻器W′(Vω)电流。
反向电路-1的电路原理图如图3所示,包括:第四运算放大器U2、第八电阻R1、第九电阻R2;第八电阻R1与第四运算放大器U2的反相输入端连接,第九电阻R2连接于第四运算放大器U2的反相输入端和输出端之间;第四运算放大器U2的同相输入端接地。
流控忆阻器M′(Vz)的电路原理图如图4所示,包括:第五运算放大器U3、第六运算放大器U4、第十电阻Rα、第十一电阻Rβ、第十二电阻Rγ、第十三电阻R3、第十四电阻R4、1V直流电压源Vα、第五乘法器M5、第六乘法器M6、反向电路-1、绝对值电路|·|、第三电容器C3;1V直流电压源Vα正极接地,负极连接第十电阻Rα;第十电阻Rα的另一端连接第五运算放大器U3的反相输入端;第十一电阻Rβ一端与第五运算放大器U3的反相输入端连接,另一端与反向电路-1、绝对值电路|·|串联后与第五运算放大器U3的输出端连接;第五运算放大器U3的输出端电压为Vz;第三电容器C3连接于第五运算放大器U3的反相输入端和输出端之间;iy分别与第六乘法器M6的第一输入端和第二输入端、第五乘法器M5的第一输入端连接;第六乘法器M6的输出端与第十二电阻Rγ的一端连接,第十二电阻Rγ的另一端与第五运算放大器U3的反相输入端连接;第五运算放大器U3的输出端与第五乘法器M5的第二输入端连接;第五乘法器M5的输出端串联第十四电阻R4后与第六运算放大器U4的反相输入端连接;第十三电阻R3连接于第六运算放大器U4的反相输入端和输出端之间;第五运算放大器U3、第六运算放大器U4的同相输入端接地。
绝对值电路|·|的电路原理图如图5所示,包括:第七运算放大器U5、第八运算放大器U6、第十五电阻Rabs1、第十六电阻Rabs2、二极管D1,Rabs1=Rabs2=Rabs;第十六电阻Rabs2与第七运算放大器U5的反相输入端连接;二极管D1的阳极与第七运算放大器U5的输出端连接;第十五电阻Rabs1一端与第七运算放大器U5的反相输入端连接,另一端与二极管D1的阴极连接;第七运算放大器U5的同相输入端接地;二极管D1的阴极与第八运算放大器U6的同相输入端连接,第八运算放大器U6的反相输入端与第八运算放大器U6的输出端连接。
流控忆阻器M′(Vz)对应的电路方程如式(2)所示:
Figure BDA0002813626990000101
式中,τ为电路时间常数,Vz为流控忆阻器M′(Vz)的内部状态变量,g5、g6分别为第五乘法器M5、第六乘法器M6的增益;VM为流控忆阻器M′(Vz)两端的电压,iy为流控忆阻器M′(Vz)电流。
可产生堆叠吸引子的双忆阻信号发生器的电路方程如式(3)所示:
Figure BDA0002813626990000111
本实施例采用PSIM(Power Simulation,电力仿真)软件进行电路搭建,对本发明可产生堆叠吸引子的双忆阻信号发生器的有效性进行验证。
电路中各元器件的设置为:第一运算放大器U7、第二运算放大器U8、第三运算放大器U1、第四运算放大器U2、第五运算放大器U3、第六运算放大器U4、第七运算放大器U5、第八运算放大器U6均采用AD711KN型号运算放大器;二极管D1采用IN4148型号二极管;第一乘法器M1、第二乘法器M2、第三乘法器M3、第四乘法器M4、第五乘法器M5、第六乘法器M6采用均采用AD633型号乘法器;电路采用±15V电源供电;第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4的电容值均为33nF,初始电压值(Vx0,Vy0,Vz0,Vω0)=(1,0,1,0);Ra=1.98kΩ,Rb=1.111kΩ,R=10kΩ,Rm=1.98kΩ,Rn=79.2Ω,Rp=99Ω,R1=R2=10kΩ,Rα=50kΩ,Rβ=10kΩ,Rγ=1kΩ,R3=100kΩ,R4=10kΩ,Rabs1=Rabs2=Robs=200kΩ;gi=1(i=1,2,…,5,6)。
设置PSIM参数“Total time”和“Print time”分别为180ms和3ms,“Time step”和“Print step”分别为10-8s和1s,用PSIM中的示波器观测信号发生器的二维相空间投影图,如图6所示;其中,图6(a)显示系统经过复杂运行后在x-z相平面形成了隐藏混沌吸引子,图6(b)在Vx-Vω相平面形成了首次报道的堆叠状吸引子。
对本发明可产生堆叠吸引子的双忆阻信号发生器的数学模型验证如下:
根据对应系数相等,推导出可产生堆叠吸引子的双忆阻信号发生器的电路方程(3)的数学模型如式(4)所示,系统的平衡点通过式(5)求得,由于x=0,可得y=0,于是有α+β|z|=0,因为α>0,β>0,所以α+β|z|>0,即式(5)无解,说明可产生堆叠吸引子的双忆阻信号发生器无平衡点;本实施例采用沃尔夫法求解式(3)的李雅普诺夫指数,雅克比矩阵JCO如式(6)所示:
Figure BDA0002813626990000121
Figure BDA0002813626990000122
Figure BDA0002813626990000131
式中,a、b、α、β、γ、k、m、n、p均为模型系数,x、y、z、ω为模型变量,电路方程(3)的系数与数学模型的对应项系数相等;为证明电路分析的正确性,由电路参数计算得a=5.05,b=9,α=2,β=1,γ=k=-1,m=1,n=0.25,p=0.002,选择模型变量的计算初值Y0=(x0,y0,z0,ω0)=(1,0,1,0),仿真时间5000s,采用MATLAB求解器为ODE45算法时的相图如图7所示,图7(a)和(b)展现出轨道运行后所形成的吸引子形状与图6(a)-(b)高度一致,验证了电路仿真的正确性;图7(c)从3维相空间角度展示在y-z-ω的相图;图7(c)吸引子体现出堆叠状,这种堆叠状吸引子为本发明首次报道。现有的混沌信号发生电路技术中,还没有可以产生堆叠形状吸引子的信号发生电路。该系统又为隐藏系统,系统具有从混沌到另外一种混沌、混沌到周期、混沌到准周期、准周期到周期的多暂态现象,此外,系统还具有奇特的准周期形式的多稳态现象。这些现象表明该信号发生器具有十分复杂的非线性动力学行为,适合用于保密通信中。
以上所述的实施例仅是对本发明的优选方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案做出的各种变形和改进,均应落入本发明权利要求书确定的保护范围内。

Claims (8)

1.可产生堆叠吸引子的双忆阻信号发生器,其特征在于,包括:压控忆阻器W′(Vω)、流控忆阻器M′(Vz)、第一运算放大器(U7)、第二运算放大器(U8)、第一电阻(Ra)、第二电阻(Rb1)、第三电阻(Rb2)、第一电容器(C1)、第二电容器(C2)、反向电路(-1);压控忆阻器W′(Vω)与第一运算放大器(U7)的反相输入端连接,第一电容器(C1)连接于第一运算放大器(U7)的反相输入端和输出端之间;流控忆阻器M′(Vz)一端与第二电阻(Rb1)连接,流控忆阻器M′(Vz)另一端与第二运算放大器(U8)的输出端连接;第二电阻(Rb1)另一端与第二运算放大器(U8)的反相输入端连接;第二电容器(C2)连接于第二运算放大器(U8)的反相输入端和输出端之间;第一电阻(Ra)一端连接反向电路(-1)后与第一运算放大器(U7)的反相输入端连接,第一电阻(Ra)另一端与第二运算放大器(U8)的反相输入端连接;第三电阻(Rb2)一端与第一运算放大器(U7)的输出端连接,另一端与第二运算放大器(U8)的反相输入端连接;第一运算放大器(U7)、第二运算放大器(U8)的同相输入端接地;压控忆阻器W′(Vω)两端电压为Vx,电流为iω;流控忆阻器M′(Vz)两端的电压为VM,电流为iy
2.根据权利要求1所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,压控忆阻器W′(Vω)的电路包括:第三运算放大器(U1)、第四电阻(R)、第五电阻(Rm)、第六电阻(Rn)、第七电阻(Rp)、第四电容器(C4)、第一乘法器(M1)、第二乘法器(M2)、第三乘法器(M3)、第四乘法器(M4)、反向电路(-1);第五电阻(Rm)、第六电阻(Rn)、第七电阻(Rp)的一端连接在一起并连接iω;第五电阻(Rm)的另一端连接Vx,第六电阻(Rn)的另一端连接第二乘法器(M2)的输出端,第七电阻(Rp)的另一端连接第四乘法器(M4)的输出端;第四电阻(R)的一端、第二乘法器(M2)的第一输入端、反向电路(-1)的一端连接在一起并连接Vx;第四电阻(R)的另一端与第三运算放大器(U1)的反相输入端连接;反向电路(-1)的另一端与第四乘法器(M4)的第一输入端连接;第四电容器(C4)连接于第三运算放大器(U1)的反相输入端和输出端之间;第三运算放大器(U1)的输出端连接-Vω,-Vω分别连接第一乘法器(M1)的第一输入端和第二输入端;第一乘法器(M1)的输出端分别连接第三乘法器(M3)的第一输入端和第二输入端、第二乘法器(M2)的第二输入端;第三乘法器(M3)的输出端连接第四乘法器(M4)的第二输入端;第三运算放大器(M1)的同相输入端接地。
3.根据权利要求2所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,压控忆阻器W′(Vω)对应的电路方程如式1所示:
Figure FDA0002813626980000021
式中,τ为电路时间常数,Vω为压控忆阻器W′(Vω)的内部状态变量;g1、g2、g3、g4分别为第一乘法器(M1)、第二乘法器(M2)、第三乘法器(M3)、第四乘法器(M4)的增益;Vx为压控忆阻器W′(Vω)两端的电压;iω为压控忆阻器W′(Vω)电流;R、Rm、Rn、Rp分别为第四电阻(R)、第五电阻(Rm)、第六电阻(Rn)、第七电阻(Rp)的阻值。
4.根据权利要求3所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,流控忆阻器M′(Vz)的电路包括:第五运算放大器(U3)、第六运算放大器(U4)、第十电阻(Rα)、第十一电阻(Rβ)、第十二电阻(Rγ)、第十三电阻(R3)、第十四电阻(R4)、1V直流电压源(Vα)、第五乘法器(M5)、第六乘法器(M6)、反向电路(-1)、绝对值电路(|·|)、第三电容器(C3);1V直流电压源(Vα)正极接地,负极连接第十电阻(Rα);第十电阻(Rα)的另一端连接第五运算放大器(U3)的反相输入端;第十一电阻(Rβ)一端与第五运算放大器(U3)的反相输入端连接,另一端与反向电路(-1)、绝对值电路(|·|)串联后与第五运算放大器(U3)的输出端连接;第五运算放大器(U3)的输出端电压为Vz;第三电容器(C3)连接于第五运算放大器(U3)的反相输入端和输出端之间;iy分别与第六乘法器(M6)的第一输入端和第二输入端、第五乘法器(M5)的第一输入端连接;第六乘法器(M6)的输出端与第十二电阻(Rγ)的一端连接,第十二电阻(Rγ)的另一端与第五运算放大器(U3)的反相输入端连接;第五运算放大器(U3)的输出端与第五乘法器(M5)的第二输入端连接;第五乘法器(M5)的输出端串联第十四电阻(R4)后与第六运算放大器(U4)的反相输入端连接;第十三电阻(R3)连接于第六运算放大器(U4)的反相输入端和输出端之间;第五运算放大器(U3)、第六运算放大器(U4)的同相输入端接地。
5.根据权利要求4所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,流控忆阻器M′(Vz)对应的电路方程如式2所示:
Figure FDA0002813626980000041
式中,τ为电路时间常数,Vz为流控忆阻器M′(Vz)的内部状态变量,g5、g6分别为第五乘法器(M5)、第六乘法器(M6)的增益;VM为流控忆阻器M′(Vz)两端的电压,iy为流控忆阻器M′(Vz)电流;R、Rα、Rβ、Rγ、R3、R4分别为第四电阻(R)、第十电阻(Rα)、第十一电阻(Rβ)、第十二电阻(Rγ)、第十三电阻(R3)、第十四电阻(R4)的阻值。
6.根据权利要求5所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,可产生堆叠吸引子的双忆阻信号发生器的电路方程如式3所示:
Figure FDA0002813626980000042
7.根据权利要求4所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,绝对值电路(|·|)包括:第七运算放大器(U5)、第八运算放大器(U6)、第十五电阻(Rabs1)、第十六电阻(Rabs2)、二极管(D1);第十六电阻(Rabs2)与第七运算放大器(U5)的反相输入端连接;二极管(D1)的阳极与第七运算放大器(U5)的输出端连接;第十五电阻(Robs1)一端与第七运算放大器(U5)的反相输入端连接,另一端与二极管(D1)的阴极连接;第七运算放大器(U5)的同相输入端接地;二极管(D1)的阴极与第八运算放大器(U6)的同相输入端连接,第八运算放大器(U6)的反相输入端与第八运算放大器(U6)的输出端连接。
8.根据权利要求4所述的可产生堆叠吸引子的双忆阻信号发生器,其特征在于,反向电路(-1)包括:第四运算放大器(U2)、第八电阻(R1)、第九电阻(R2);第八电阻(R1)与第四运算放大器(U2)的反相输入端连接,第九电阻(R2)连接于第四运算放大器(U2)的反相输入端和输出端之间;第四运算放大器(U2)的同相输入端接地。
CN202011404731.4A 2020-12-03 2020-12-03 可产生堆叠吸引子的双忆阻信号发生器 Active CN112600660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011404731.4A CN112600660B (zh) 2020-12-03 2020-12-03 可产生堆叠吸引子的双忆阻信号发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011404731.4A CN112600660B (zh) 2020-12-03 2020-12-03 可产生堆叠吸引子的双忆阻信号发生器

Publications (2)

Publication Number Publication Date
CN112600660A true CN112600660A (zh) 2021-04-02
CN112600660B CN112600660B (zh) 2023-01-06

Family

ID=75188169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011404731.4A Active CN112600660B (zh) 2020-12-03 2020-12-03 可产生堆叠吸引子的双忆阻信号发生器

Country Status (1)

Country Link
CN (1) CN112600660B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115277326A (zh) * 2022-07-27 2022-11-01 贵州大学 一种具有偏移助推和幅度调制功能的信号发生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2503556A1 (en) * 2011-03-25 2012-09-26 Technische Universität Dresden Memristive system
CN106130713A (zh) * 2016-07-14 2016-11-16 郑州轻工业学院 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN110798150A (zh) * 2019-11-22 2020-02-14 大连海事大学 一种基于多个忆阻器的混沌振荡器
CN111859837A (zh) * 2019-04-24 2020-10-30 安顺学院 基于压控忆阻器的隐藏吸引子混沌系统及电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2503556A1 (en) * 2011-03-25 2012-09-26 Technische Universität Dresden Memristive system
CN106130713A (zh) * 2016-07-14 2016-11-16 郑州轻工业学院 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN111859837A (zh) * 2019-04-24 2020-10-30 安顺学院 基于压控忆阻器的隐藏吸引子混沌系统及电路
CN110798150A (zh) * 2019-11-22 2020-02-14 大连海事大学 一种基于多个忆阻器的混沌振荡器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DIE HU ET AL.: ""Finite-time synchronization of chaotic circuit systems with double memristors"", 《2019 CHINESE AUTOMATION CONGRESS (CAC)》 *
FERNANDO CORINTO ET AL.: ""Synchronization between two chaotic memristor circuits via the flux-charge analysis method"", 《2017 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN (ECCTD)》 *
洪庆辉等: "含磁控和荷控两种忆阻器的混沌电路设计与仿真", 《物理学报》 *
王伟等: "含三个忆阻器的六阶混沌电路研究", 《物理学报》 *
黄丽丽等: "一种新型双忆阻混沌系统动力学及其电路实现研究", 《电子器件》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115277326A (zh) * 2022-07-27 2022-11-01 贵州大学 一种具有偏移助推和幅度调制功能的信号发生器
CN115277326B (zh) * 2022-07-27 2023-05-05 贵州大学 一种具有偏移助推和幅度调制功能的信号发生器

Also Published As

Publication number Publication date
CN112600660B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
Babacan An operational transconductance amplifier-based memcapacitor and meminductor
CN105681020A (zh) 一种基于无平衡点忆阻系统的超混沌隐藏振荡电路
Yener et al. Fully CMOS memristor based chaotic circuit
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
CN108847922A (zh) 一种基于分数阶忆阻器的时滞混沌电路
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN112600660B (zh) 可产生堆叠吸引子的双忆阻信号发生器
Wang et al. Hyperchaotic circuit based on memristor feedback with multistability and symmetries
CN107124258A (zh) 一种基于周期激励忆阻系统的混沌振荡电路
CN109462467B (zh) 一种含有隐藏吸引子的四维混沌系统及其实现电路
CN103236819A (zh) 一种记忆系统混沌信号产生器
CN108768611B (zh) 一种分数阶忆阻时滞混沌电路
CN110943822A (zh) 一种基于正弦控制的多涡卷混沌信号发生器
Toh Differential equations satisfied by Eisenstein series of level 2
Khan et al. Hybrid projective synchronization between two identical new 4-d hyper-chaotic systems via active control method
CN111162895B (zh) 一种基于余弦控制的多涡卷混沌信号发生器
CN111431694B (zh) 一种基于锯齿波控制的多涡卷混沌电路
CN106921344A (zh) 一种基于广义忆阻的自激振荡混沌系统
CN114841112A (zh) 忆耦器等效模拟电路以及电子设备
CN209001980U (zh) 一种含分数阶电感的忆阻器构成的混沌电路
Lenstra et al. Universal gradings of orders
CN105959096B (zh) 一种三维网格多翅膀混沌电路
CN108599919B (zh) 一种对数混沌系统的电路模型
Jia et al. Analysis and circuit implementation of a new fourth-order multi-wing chaotic system based on memristors
CN111079363A (zh) 一种双曲正弦型忆阻器电路模型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant