CN111149169B - 减少存储器件中编程干扰的方法及利用该方法的存储器件 - Google Patents

减少存储器件中编程干扰的方法及利用该方法的存储器件 Download PDF

Info

Publication number
CN111149169B
CN111149169B CN201980003569.4A CN201980003569A CN111149169B CN 111149169 B CN111149169 B CN 111149169B CN 201980003569 A CN201980003569 A CN 201980003569A CN 111149169 B CN111149169 B CN 111149169B
Authority
CN
China
Prior art keywords
line
word line
voltage
cell
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980003569.4A
Other languages
English (en)
Other versions
CN111149169A (zh
Inventor
李姗
游开开
崔莹
贾建权
李楷威
张安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110408961.6A priority Critical patent/CN113066518B/zh
Publication of CN111149169A publication Critical patent/CN111149169A/zh
Application granted granted Critical
Publication of CN111149169B publication Critical patent/CN111149169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器件，包括：顶部选择单元、顶部虚设单元和存储单元串。所述顶部选择单元具有耦合到位线的第一端子以及耦合到顶部选择线的控制端子。所述顶部虚设单元具有耦合到顶部虚设字线的控制端子。所述存储单元串具有耦合到相应字线的控制端子。操作所述存储器件的方法包括：在编程操作之前，在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。

Description

减少存储器件中编程干扰的方法及利用该方法的存储器件
技术领域
本发明涉及非易失性存储器，并且尤其涉及一种减少存储器件中的编程干扰的方法以及使用该方法的存储器件。
背景技术
非易失性存储器已经广泛用于个人计算机、电信、消费电子器件和其他领域。电可擦除可编程只读存储器(EEPROM)和闪存是使用最广泛的非易失性存储器之一。
随着半导体器件的继续缩小，非易失性存储器的集成度已经提高，从而增强了器件性能和价格竞争力。然而，集成度的增加也加剧了在编程期间非易失性存储器中的存储单元之间的不期望的耦合和干扰，从而降低了数据可靠性。当希望对选择的字线上的一个选择的存储单元进行编程而不对同一字线上和其他字线上的其他单元编程时发生干扰。当将电压施加到选择的字线时，该电压不仅施加到选择的单元，而且还施加到沿着同一字线的未选择以进行编程的其他单元。选择的字线上未选择的单元，特别是与选择的单元相邻的单元，可能会被意外编程。未选择的单元的无意编程被称为“编程干扰”。
发明内容
根据一个实施例，提供了一种操作存储器件的方法。所述存储器件包括顶部选择单元、顶部虚设单元和存储单元串。所述顶部选择单元具有耦合到位线的第一端子以及耦合到顶部选择线的控制端子。所述顶部虚设单元具有耦合到所述顶部选择单元的第二端子的第一端子以及耦合到顶部虚设字线的控制端子。所述存储单元串具有耦合到所述顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子。所述方法包括：在编程操作之前，在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。
根据另一实施例，一种存储器件，包括：位线；顶部选择线；顶部虚设字线；字线；顶部选择单元；顶部虚设单元；存储单元串；以及控制器。所述顶部选择单元包括：第一端子，耦合到所述位线；控制端子，耦合到所述顶部选择线；以及第二端子。所述顶部虚设单元，包括：第一端子，耦合到所述顶部选择单元的所述第二端子；控制端子，耦合到所述顶部虚设字线；以及第二端子。所述存储单元串包括：第一端子，耦合到所述顶部虚设单元的所述第二端子；控制端子，耦合到相应字线；以及第二端子。所述控制器耦合到所述位线、所述顶部选择线、所述顶部虚设字线和所述字线。在编程操作之前，在向所述字线施加低电压的同时，所述控制器向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。
在阅读了在各个图和图样中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的对于本领域技术人员无疑将变得显而易见。
附图说明
图1是根据本发明实施例的存储器件的框图。
图2示出了当采用示例性恢复方法时，图1中的存储器件的选择的信号的波形。
图3示出了当采用另一示例性恢复方法时，图1中的存储器件的选择的信号的波形。
图4是根据本发明实施例的操作图1中的存储器件的方法的流程图。
图5示出了当采用图4的方法时，图1中的存储器件的选择的信号的波形。
图6至图8示出了图4中的方法的影响。
图9示出了由图2、图3和图5的方法得到的电子分布。
图10示出了由图2、图3和图5的方法得到的沟道电位变化。
具体实施方式
将理解，序数“第一”、“第二”、“第三”在本文中用于区分各种元件、组件、区域、层和/或部分，并且这些元件、组件、区域、层和/或部分不应受序数限制。位置相对术语(诸如“顶部”和“底部”等)在本文中可用于区分各种元件、组件、区域、层和/或部分，而不应用于限制元件、组件、区域、层和/或部分的位置。
本文所使用的术语仅出于描述特定实施例的目的，并且不旨在限制本发明构思。如本文所使用的，单数形式的“一”、“一个”和“该”也意图包括复数形式，除非上下文另外明确指出。将进一步理解，术语“包含”当在本说明书中使用时，指定存在阐述的特征、整数、步骤、操作、元件和/或组件，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其组。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目中的任何项和所有组合。同样，术语“示例性”旨在表示示例或说明。
将理解的是，当元件或层被称为在另一元件或层“上”、“连接到”、“耦合到”或“邻近”另一元件或层时，其可以直接在该另一元件或层上、连接到、耦合到或邻近另一元件或层，或者可以存在插入元件或层。相比而言，当元件被称为“直接在(另一个元件或层)上”、“直接连接到”、“直接耦合到”或“紧邻”另一个元件或层时，不存在中间元件或层。
尽管将参考NAND闪存器件来描述本发明构思的实施例，但是将理解，本发明构思的实施例不限于此配置。例如，本发明构思可以应用于非易失性存储器件，诸如电可擦除和可编程ROM(EEPROM)、NOR闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻性RAM(RRAM)、铁电RAM(FRAM)等，而不背离本发明构思的范围。
图1是根据本发明的实施例的存储器件1的框图。存储器件1可以是3维(3D)NAND闪存器件，并且包括控制器12和存储电路14。存储电路14可以包含多个单元阵列14m，这些单元阵列14m以层堆叠并用于数据存储，m是从1到M的正整数，并且M是正整数。为了简单起见，图1仅示出了一个单元阵列14m。另外，控制器12可以耦合到存储器电路14，以控制存储器电路14的读取、编程和/或擦除操作，并且控制器12可以与外部主机通信以接收数据以存储在存储器电路14中并发送从存储器电路14获取的数据。此外，控制器12可以在对单元阵列14m进行编程之前应用恢复处理以减少编程干扰。
单元阵列14m可以包括顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)、以及底部选择单元Cbs(1)至Cbs(P)、顶部选择线TSL、顶部虚设字线TDWL、字线WL(1)至WL(N)、底部虚设字线BDWL、底部选择线BSL、源极线SL、位线BL(1)至BL(P)，其中，N、P为正整数，例如N＝64且P＝8192。顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)以及底部选择单元Cbs(1)至Cbs(P)可以布置成单元串S(1)至S(P)。在一些实施例中，单元阵列14m可以包括两行或更多行的顶部选择单元、顶部虚设单元、底部虚设单元或底部选择单元。此外，在一些实施例中，单元阵列14m可以省略底部虚设单元Cbd(1)至Cbd(P)。
顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)中的每一个可以是浮栅晶体管或包括控制端子、第一端子和第二端子的电荷捕获晶体管，并且可以是单级单元(SLC)类型、多级单元(MLC)类型、三级单元(TLC)类型、四级单元(QLC)类型或更高级类型。顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、底部虚设单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)可以被编程为较高的编程状态，导致其阈值电压超过处于擦除状态的存储单元Cm(1,1)至Cm(P,N)的阈值电压。顶部选择线TSL可以耦合到顶部选择单元Cts(1)到Cts(P)的控制端子，并且位线BL(1)到BL(P)可以分别耦合到顶部选择单元Cts(1)到Cts(P)的第一端子。顶部虚设字线TDWL可以耦合到顶部虚设单元Ctd(1)至Ctd(P)的控制端子，并且顶部虚设单元Ctd(1)至Ctd(P)的第一端子可以分别耦合到顶部选择单元Cts(1)至Cts(P)的第二端子。字线WL(1)到WL(N)可以分别耦合到第一行的存储单元Cm(1,1)至Cm(P,1)到第N行的存储单元Cm(1,N)至Cm(P,N)，并且存储单元Cm(1,1)至Cm(P,1)的第一端子可分别耦合到顶部虚设单元Ctd(1)至Ctd(2)的第二端子。底部虚设字线BDWL可以耦合到底部虚设单元Cbd(1)至Cbd(P)的控制端子，并且底部虚设单元Cbd(1)至Cbd(P)的第一端子可以分别耦合到存储单元Cm(1,N)至Cm(P,N)的第二端子。底部选择线BSL可以耦合到底部选择单元Cbs(1)至Cbs(P)的控制端子，底部选择单元Cbs(1)至Cbs(P)的第一端子可以分别耦合到底部虚设单元Cbd(1)至Cbd(P)的第二端子，并且源极线SL可以耦合到底部选择单元Cbs(1)至Cbs(P)的第二端子。每个串S(p)可以包括串联耦合的存储单元Cm(P,1)至Cm(P,N)，p是整数，并且1≤p≤P。
控制器12可以耦合到顶部选择线TSL、顶部虚设字线TDWL、字线WL(1)至WL(N)、底部虚设字线BDWL、底部选择线BSL、源极线SL和位线BL(1)至BL(P)以控制顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)的操作。在编程操作中，可以从源极线侧到位线侧(例如，从第N行到第一行)，或者从位线侧到源极线侧(例如，从第一行到第N行)将数据编程到存储单元Cm(1,1)至Cm(P,N)中。当对选择的行进行编程时，控制器12可以将电源电压(例如3.3V)施加到顶部选择线TSL，将地电压(例如0V)施加到底部选择线BSL，将编程电压(例如20V)施加到选择的字线(例如WL(1))，将通过(pass)电压(例如10V)施加到未选择的字线(例如，WL(2)至WL(N))、顶部虚设字线TDWL和底部虚设字线BDWL，将地电压施加到选择的位线(例如，BL(1)和BL(2))以进行编程，并将电源电压施加到未选择的位线(例如，BL(3)和BL(P))以禁止编程。在禁止编程的串(例如BL(3))中，选择的字线(例如WL(1))上的编程电压和未选择的字线(例如WL(2)至WL(N))上的通过电压可以耦合到相应单元(例如，存储单元Cm(3,1)至Cm(3,N)、顶部虚设单元Ctd(1)和底部虚设单元Cbd(1))的沟道区域以建立具有自升压电压(例如，6V至8V)的自升压沟道，减小施加到选择的字线的编程电压与自升压沟道中的自升压电压之间的电位差，并导致编程干扰的减少。由于自升压电压的电平直接影响编程干扰的量，因此在编程操作之前，控制器12可以在读取操作中应用恢复处理，以从顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)的沟道释放过量的电子，以确保在禁止编程的串的自升压沟道中具有最大的自升压电压。
图2示出了当采用示例性读取操作时存储器件1的选择的信号的时序图。选择的信号包括未选择的位线BL(p)、顶部选择线TSL、顶部虚设字线TDWL、选择的字线WL(n)和未选择的字线上的信号，n是整数，1≤n≤N。未选择的字线可以是字线WL(1)至WL(n-1)、WL(n+1)。存储器件1可以在编程时段Tpgm中的编程处理之前在恢复时段Trcv中执行恢复处理。从时间t1到t2，控制器12将未选择的位线BL(p)、顶部选择线TSL和顶部虚设字线TDWL从低电压V1(例如，0V)驱动到预脉冲电压Vpre(例如，4V)，同时将选择的字线WL(n)和未选择的字线保持在低电压V1。在时间t2，未选择的位线BL(p)、顶部选择线TSL和顶部虚设字线TDWL上的电压达到预脉冲电压Vpre，从而建立禁止编程的串中的顶部选择单元和顶部虚设单元的沟道，并且在顶部虚设单元的漏极和未选择的字线之间产生路径以从相邻的存储单元释放电子。从时间t3到t4，控制器12将顶部选择线TSL从预脉冲电压Vpre驱动到低电压V1。在时间t4，顶部选择线TSL上的电压达到低电压V1，顶部选择单元Cts(p)关断以切断释放电子的路径，并且从顶部选择单元Cts(p)的沟道释出的电子可以经由位线BL(p)释放。从时间t5到t6，控制器12将未选择的位线BL(p)从预脉冲电压Vpre驱动到低电压V1。在时间t6，未选择的位线BL(p)上的电压达到低电压V1并且停止释放电子。在时间t3和t7之间，控制器12将顶部虚设字线TDWL上的电压保持在预脉冲电压Vpre，从而将电子累积在顶部虚设单元Ctd(p)的沟道中。从时间t7到t8，控制器12将顶部虚设字线TDWL从预脉冲电压Vpre驱动到虚设单元电压Vdmc，将未选择的字线从低电压V1驱动到通过电压Vpass，并将选择的字线WL(n)从低电压V1驱动到第一编程脉冲电压Vpgm1，从而建立禁止编程的串的自升压沟道。虚设单元电压Vdmc和第一编程脉冲电压Vpgm1可以基本上等于通过电压Vpass。从时间t9到t10，控制器12还将选择的字线WL(n)从第一编程脉冲电压Vpgm1驱动至第二编程脉冲电压Vpgm2。第二编程脉冲电压Vpgm2可以高于第一编程脉冲电压Vpgm1。在时间t7之后，选择的字线WL(n)上的增大的电压可以逐渐提升自升压电压，从而从顶部虚设单元Ctd(p)的沟道中拉出电子，使自升压电压下降，并由于编程干扰而导致存储单元中的意外的编程。
图3示出了当采用另一示例性读取操作时存储器件1的选择的信号的时序图。选择的信号包括未选择的位线BL(p)、顶部选择线TSL、顶部虚设字线TDWL、选择的字线WL(n)和未选择的字线上的信号。存储器件1可以在编程时段Tpgm中的编程处理之前在恢复时段Trcv中执行恢复处理。在时间t1和t3以及时间t7和t10之间，存储器件1以类似于图2的方式操作。从时间t3到t4，控制器12将顶部选择线TSL和顶部虚设字线TDWL从预脉冲电压Vpre驱动到低电压V1。在时间t4，顶部选择线TSL和顶部虚设字线TDWL上的电压达到低电压Vl，并且禁止编程的串中的顶部选择单元Cts(p)和顶部虚设单元Ctd(p)被关断。由于顶部选择单元Cts(p)和顶部虚设单元Ctd(p)的阈值电压超过处于擦除状态的存储单元的阈值电压，因此来自顶部虚设单元Ctd(p)的沟道的电子可以被转移到相邻存储单元而不是未选择的位线BL(p)。从时间t4到t7，控制器12将顶部虚设字线TDWL保持在低电压V1。在时间t7之后，由于来自顶部虚设单元Ctd(p)的电子，自升压电压降低到较低水平，由于编程干扰而导致对禁止编程的串的存储单元的非故意编程。
图4是根据本发明的实施例的操作存储器件1的方法400的流程图。方法400包括步骤S402至S406，在编程操作之前，操作存储器件1的禁止编程的串S(p)以释放过量的电子。步骤S402和S404用于从禁止编程的串S(p)去除电子，并且步骤S406用于保护禁止编程的串S(p)免受编程干扰。任何合理的步骤改变或调整都在本公开的范围内。对步骤S402至S406说明如下：
步骤S402：在编程操作之前，在将低电压Vl施加到字线WL(1)至WL(N)的同时，控制器12将预脉冲电压Vpre施加到顶部虚设字线TDWL、顶部选择线TSL和位线BL(p)；
步骤S404：在编程操作之前，在将低电压V1施加到字线WL(1)至WL(N)的同时，控制器12将低电压V1顺序地施加到顶部虚设字线TDWL、顶部选择线TSL和位线BL(p)；
步骤S406：在编程操作中，在将编程脉冲施加到选择的字线并将通过电压施加到未选择的字线的同时，控制器12将虚设单元电压Vdmc施加到顶部虚设字线TDWL。
在步骤S402中，将预脉冲电压Vpre施加到禁止编程的串S(p)的顶部虚设单元Ctd(p)、顶部选择单元Cts(p)和位线BL(p)，以从存储单元Cm(P,1)至Cm(P,N)，特别是从禁止编程的串S(p)的存储单元Cm(P,1)，提取电子，并将电子释放到位线BL(p)中。在步骤S404中，当在向顶部选择单元Cts(p)和位线BL(p)施加预脉冲电压Vpre的同时向顶部虚设单元Ctd(p)施加低电压V1时，从顶部虚设单元Ctd(p)释出的电子被从顶部选择单元Cts(p)的源极释放到位线BL(p)中。类似地，当在向位线BL(p)施加预脉冲电压Vpre的同时向顶部选择单元Cts(p)施加低电压V1时，从顶部选择单元Cts(p)释出的电子被释放到位线BL(p)中。以这种方式，在步骤S406中的编程操作期间，没有电子或数量非常有限的电子将返回到禁止编程的串S(p)的存储单元。虚设单元电压Vdmc可以基本上等于或不同于通过电压Vpass。
图5示出了采用方法400时存储器件1的选择的信号的时序图。选择的信号包括未选择的位线BL(p)、顶部选择线TSL、顶部虚设字线TDWL、选择的字线WL(n)和未选择的字线上的信号。存储器件1可以在编程时段Tpgm中的编程处理之前在恢复时段Trcv中执行恢复处理，该恢复时段Trcv发生在时间t1至t9之间，并且编程时段Tpgm发生在时间t9之后。在时间t1和t3之间，存储器件1以类似于图2的方式操作。从时间t3到t5，控制器12将顶部虚设字线TDWL从预脉冲电压Vpre驱动到低电压V1。在时间t5，顶部虚设字线TDWL上的电压达到低电压Vl，并且禁止编程的串中的顶部虚设单元Ctd(p)被关断。从时间t4到t6，控制器12将顶部选择线TSL从预脉冲电压Vpre驱动到低电压V1。在时间t6，顶部选择线TSL上的电压达到低电压V1，并且禁止编程的串中的顶部选择单元Cts(p)被关断。从时间t7至t8，控制器12将位线BL(p)从预脉冲电压Vpre驱动到低电压V1。在时间t8，位线BL(p)上的电压达到低电压V1，完成从禁止编程的串去除电子。从时间t9到t12，存储器件1以类似于图2中的时间t7到t10处的操作的方式操作。在时间t9之后，由于从禁止编程的串去除了大量的电子，因此自升压电压升高，有助于抑制编程操作期间的编程干扰并提高数据可靠性。
尽管就顶部虚设字线TDWL、顶部选择线TSL和位线BL(p)描述了方法400，但是通过分别用底部虚设字线BDWL、底部选择线BSL和源极线SL代替方法400中的顶部虚设字线TDWL、顶部选择线TSL和位线BL(p)，以将不需要的电子从源极侧释放到源极线SL中，方法400也适用于底部虚设字线BDWL、底部选择线BSL和源极线SL。
图6至图8以横截面视图示出了步骤S402和S404对存储器件1的串S(p)的影响。禁止对串S(p)进行编程，并且串S(p)包括顶部选择单元Cts(p)、顶部虚设单元Ctd(p)、存储单元Cm(P,1)至Cm(P,N)、底部虚设单元Cbd(p)和底部选择单元Cbs(p)。在图6中，预脉冲电压Vpre被施加到位线BL(p)、源极线SL以及顶部选择单元Cts(p)、顶部虚设单元Ctd(p)、底部虚设单元Cbd(p)和底部选择单元Cbs(p)的控制端子，并且将低电压Vl施加到存储单元Cm(P,1)至Cm(P,N)的控制端子，从而通过预脉冲电压Vpre引起沟道60至63，从存储单元Cm(P,1)和Cm(P,N)拉出电子，并且将电子从顶部虚设单元Ctd(p)的源极泄漏到位线BL(p)中，并且从底部虚设单元Cbd(p)的漏极泄漏到源极线SL中。在图7中，将低电压Vl施加到顶部虚设单元Ctd(p)、底部虚设单元Cbd(p)和存储单元Cm(P,1)至Cm(P,N)的控制端子，并且将预脉冲电压Vpre施加到位线BL(p)、源极线SL、以及顶部选择单元Cts(p)和底部选择单元Cbs(p)的控制端子，从而去除沟道61和62而保持沟道60和63，拉出从顶部虚设单元Ctd(p)和底部虚设单元Cbd(p)释出的电子，将电子从顶部选择单元Cts(p)的源极释放到位线BL(p)中，并从底部选择单元Cbs(p)的漏极释放到源极线SL中。在图8中，将低电压Vl施加到顶部选择单元Cts(p)、顶部虚设单元Ctd(p)、存储单元Cm(P,1)至Cm(P,N)、底部虚设单元Cbd(p)和底部选择单元Cbs(p)的控制端子，并且将预脉冲电压Vpre施加到位线BL(p)和源极线SL，从而去除沟道60至63，从顶部选择单元Cts(p)和底部选择单元Cbs(p)拉出电子，并将电子释放到位线BL(p)和源极线SL中。以图6至图8中描绘的方式，在编程之前，将过量的电子释放到位线BL(p)和源极线SL中，从而增大了自升压沟道中的自升压电压并降低了编程操作期间的编程干扰的水平。
图9分别示出了图2、图3和图5中的方法的电子分布90至92，其中，水平轴表示距源极线SL的距离，而垂直轴表示电子密度。电子分布90示出了当采用图2的方法时，在顶部选择单元Cts(p)和顶部虚设单元Ctd(p)中累积了大量电子，电子分布91示出了当采用图3的方法时，在顶部选择单元Cts(p)和顶部虚设单元Ctd(p)中积累了更大量电子，并且电子分布92示出了当采用图5的方法时，在位线BL(p)上的所有单元中的减少量的电子。
图10分别示出了图2、图3和图5中的方法的沟道电压100至102，其中，水平轴表示距源极线SL的距离，而垂直轴表示沟道电压。与沟道电压100和101相比，沟道电压102具有最高的沟道电压，并且因此，在图2、图3和图5的方法中，编程干扰最小。
使用存储器件1和方法400以从存储电路14的禁止编程的串中顺序地提取过量的电子，从而减少禁止编程的串中的电子，增大自升压电压，减小编程干扰的水平并传送增强的数据可靠性。
本领域技术人员将容易地观察到，可以在保持本发明的教导的同时，对装置和方法进行多种修改和变更。因此，以上公开内容应被解释为仅由所附权利要求的界限来限定。

Claims (18)

1.一种操作存储器件的方法，所述存储器件包括顶部选择单元、顶部虚设单元和存储单元串，所述顶部选择单元具有耦合到位线的第一端子、耦合到顶部选择线的控制端子，所述顶部虚设单元具有耦合到所述顶部选择单元的第二端子的第一端子、耦合到顶部虚设字线的控制端子，所述存储单元串具有耦合到所述顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子，所述方法包括：
在编程操作之前，在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和与所述存储单元串中的禁止编程的存储单元串连接的所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和与所述禁止编程的存储单元串连接的所述位线顺序地施加所述低电压。
2.根据权利要求1所述的方法，还包括：
在所述编程操作中，在向所述字线中的选择的字线施加编程脉冲的同时，向所述顶部虚设字线施加顶部虚设单元电压。
3.根据权利要求2所述的方法，其中，所述预脉冲电压小于所述顶部虚设单元电压。
4.根据权利要求2所述的方法，还包括：
在所述编程操作中，向所述字线中的未选择的字线施加通过电压。
5.根据权利要求4所述的方法，其中，所述通过电压小于所述编程电压。
6.根据权利要求2所述的方法，还包括：
在所述编程操作中，向所述位线和所述顶部选择线施加所述低电压以不选择所述存储单元串。
7.根据权利要求1所述的方法，其中，所述低电压是地电压。
8.根据权利要求1所述的方法，其中，所述存储器件是3维NAND闪存器件。
9.根据权利要求1所述的方法，其中：
所述存储器件还包括底部虚设字线、底部选择线、被配置为接收地电压的源极线、底部虚设单元和底部选择单元，所述底部虚设单元具有耦合到所述存储单元串的所述第二端子的第一端子、耦合到所述底部虚设字线的控制端子、以及第二端子，并且所述底部选择单元具有耦合到所述底部虚设单元的所述第二端子的第一端子、耦合到所述底部选择线的控制端子、以及耦合到所述源极线的第二端子；并且
所述方法还包括：在向所述字线施加所述低电压的同时，向所述底部虚设字线、所述底部选择线和所述源极线施加所述预脉冲电压；以及在向所述字线施加所述低电压的同时，向所述底部虚设字线、所述底部选择线和所述源极线顺序地施加所述低电压。
10.一种存储器件，包括：
位线；
顶部选择线；
顶部虚设字线；
字线；
顶部选择单元，包括：第一端子，耦合到所述位线；控制端子，耦合到所述顶部选择线；以及第二端子；
顶部虚设单元，包括：第一端子，耦合到所述顶部选择单元的所述第二端子；控制端子，耦合到所述顶部虚设字线；以及第二端子；
存储单元串，包括：第一端子，耦合到所述顶部虚设单元的所述第二端子；控制端子，耦合到相应字线；以及第二端子；以及
控制器，耦合到所述位线、所述顶部选择线、所述顶部虚设字线和所述字线，并且在编程操作之前，被配置为在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和与所述存储单元串中的禁止编程的存储单元串连接的所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和与所述禁止编程的存储单元串连接的所述位线顺序地施加所述低电压。
11.根据权利要求10所述的存储器件，其中，在所述编程操作中，所述控制器还被配置为，在向所述字线中的选择的字线施加编程脉冲的同时，向所述顶部虚设字线施加顶部虚设单元电压。
12.根据权利要求11所述的存储器件，其中，所述预脉冲电压小于所述顶部虚设单元电压。
13.根据权利要求11所述的存储器件，其中，在所述编程操作中，所述控制器还被配置为向所述字线中的未选择的字线施加通过电压。
14.根据权利要求13所述的存储器件，其中，所述通过电压小于所述编程电压。
15.根据权利要求11所述的存储器件，其中，在所述编程操作中，所述控制器还被配置为向所述位线和所述顶部选择线施加所述低电压以不选择所述存储单元串。
16.根据权利要求10所述的存储器件，其中，所述低电压是地电压。
17.根据权利要求10所述的存储器件，其中，所述存储器件是3维NAND闪存器件。
18.根据权利要求10所述的存储器件，还包括：
底部虚设字线；
底部选择线；
源极线，被配置为接收地电压；
底部虚设单元，包括：第一端子，耦合到所述存储单元串的所述第二端子；控制端子，耦合到所述底部虚设字线；以及第二端子；以及
底部选择单元，包括：第一端子，耦合到所述底部虚设单元的所述第二端子；控制端子，耦合到所述底部选择线；以及第二端子，耦合到所述源极线；
其中，所述控制器还耦合到所述底部虚设字线、所述底部选择线和所述源极线，并且在所述编程操作之前，被配置为在向所述字线施加所述低电压的同时，向所述底部虚设字线、所述底部选择线和所述源极线施加所述预脉冲电压，并且在向所述字线施加所述低电压的同时，向所述底部虚设字线、所述底部选择线和所述源极线顺序地施加所述低电压。
CN201980003569.4A 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件 Active CN111149169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110408961.6A CN113066518B (zh) 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/123942 WO2021114011A1 (en) 2019-12-09 2019-12-09 Method of reducing program disturbance in memory device and memory device utilizing same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110408961.6A Division CN113066518B (zh) 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件

Publications (2)

Publication Number Publication Date
CN111149169A CN111149169A (zh) 2020-05-12
CN111149169B true CN111149169B (zh) 2021-04-16

Family

ID=70525125

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980003569.4A Active CN111149169B (zh) 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件
CN202110408961.6A Active CN113066518B (zh) 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110408961.6A Active CN113066518B (zh) 2019-12-09 2019-12-09 减少存储器件中编程干扰的方法及利用该方法的存储器件

Country Status (7)

Country Link
US (2) US11222674B2 (zh)
EP (1) EP3891747B1 (zh)
JP (1) JP7132444B2 (zh)
KR (2) KR102655678B1 (zh)
CN (2) CN111149169B (zh)
TW (1) TWI728674B (zh)
WO (1) WO2021114011A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614533B (zh) * 2021-01-06 2021-11-02 长江存储科技有限责任公司 用于半导体器件的编程方法及半导体器件
CN114220471A (zh) * 2021-01-06 2022-03-22 长江存储科技有限责任公司 3d存储器件及其读取方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777960A (zh) * 2003-03-05 2006-05-24 桑迪斯克公司 利用自升压技术来避免编程干扰的与非闪存
CN101079321A (zh) * 2006-01-09 2007-11-28 三星电子株式会社 包括伪单元的闪存存储设备
US7471566B2 (en) * 2004-02-06 2008-12-30 Sandisk Corporation Self-boosting system for flash memory cells
CN101556827A (zh) * 2008-04-11 2009-10-14 海力士半导体有限公司 使用自升压对闪存器件编程的方法
WO2014210424A2 (en) * 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
CN105280224A (zh) * 2014-07-08 2016-01-27 旺宏电子股份有限公司 用以降低编程干扰的存储器装置及其编程方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739946B1 (ko) * 2004-12-27 2007-07-16 주식회사 하이닉스반도체 더미 워드라인을 구비한 낸드 플래시 메모리 장치
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US7701769B2 (en) * 2007-08-13 2010-04-20 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US7733705B2 (en) * 2008-03-13 2010-06-08 Micron Technology, Inc. Reduction of punch-through disturb during programming of a memory device
KR101478149B1 (ko) * 2008-10-20 2015-01-05 삼성전자주식회사 더미 트랜지스터를 갖는 플래시 메모리 장치
JP4881401B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
KR101519130B1 (ko) * 2010-10-05 2015-05-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR20120134941A (ko) 2011-06-03 2012-12-12 삼성전자주식회사 선택 워드라인의 위치에 따라 더미 워드라인을 제어하는 비휘발성 메모리 장치, 이의 동작 방법, 및 상기 비휘발성 메모리 장치를 포함하는 장치들
US9449690B2 (en) * 2013-04-03 2016-09-20 Cypress Semiconductor Corporation Modified local segmented self-boosting of memory cell channels
KR102083506B1 (ko) * 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US20150193592A1 (en) 2014-01-06 2015-07-09 Mckesson Financial Holdings Method and apparatus for grouping prescriptions
KR20160107549A (ko) * 2015-03-04 2016-09-19 에스케이하이닉스 주식회사 반도체 장치
KR102345597B1 (ko) * 2015-06-30 2022-01-03 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
KR102296741B1 (ko) * 2015-07-07 2021-09-01 삼성전자 주식회사 메모리 장치 및 메모리 시스템
US9460805B1 (en) 2015-10-19 2016-10-04 Sandisk Technologies Llc Word line dependent channel pre-charge for memory
KR102633029B1 (ko) * 2016-08-22 2024-02-06 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 읽기 방법
US9640273B1 (en) * 2016-08-25 2017-05-02 Sandisk Technologies Llc Mitigating hot electron program disturb
JP2018125052A (ja) * 2017-01-31 2018-08-09 東芝メモリ株式会社 半導体記憶装置
US9887002B1 (en) * 2017-05-02 2018-02-06 Sandisk Technologies Llc Dummy word line bias ramp rate during programming
US10297323B2 (en) * 2017-10-06 2019-05-21 Sandisk Technologies Llc Reducing disturbs with delayed ramp up of dummy word line after pre-charge during programming
US10276250B1 (en) 2017-11-20 2019-04-30 Macronix International Co., Ltd. Programming NAND flash with improved robustness against dummy WL disturbance
JP2019109952A (ja) * 2017-12-19 2019-07-04 東芝メモリ株式会社 半導体記憶装置
US10636496B2 (en) * 2018-03-09 2020-04-28 Macronix International Co., Ltd. Memory device with programming cycle stages
US10636487B2 (en) * 2018-06-05 2020-04-28 Sandisk Technologies Llc Memory device with bit lines disconnected from NAND strings for fast programming
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
JP2020004470A (ja) * 2018-06-29 2020-01-09 キオクシア株式会社 半導体記憶装置
US10559368B1 (en) 2018-08-07 2020-02-11 Sandisk Technologies Llc Non-volatile memory with countermeasures for select gate disturb during program pre-charge
CN109378028B (zh) * 2018-08-22 2020-11-17 长江存储科技有限责任公司 一种降低编程干扰的控制方法及装置
US10726920B2 (en) 2018-11-26 2020-07-28 Sandisk Technologies Llc Pre-charge voltage for inhibiting unselected NAND memory cell programming
WO2021077276A1 (en) * 2019-10-22 2021-04-29 Yangtze Memory Technologies Co., Ltd. Non-volatile memory device and control method
CN114400036A (zh) * 2019-12-09 2022-04-26 长江存储科技有限责任公司 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
CN112771617B (zh) * 2021-01-04 2024-04-16 长江存储科技有限责任公司 具有降低的干扰的三维存储器器件编程

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777960A (zh) * 2003-03-05 2006-05-24 桑迪斯克公司 利用自升压技术来避免编程干扰的与非闪存
US7471566B2 (en) * 2004-02-06 2008-12-30 Sandisk Corporation Self-boosting system for flash memory cells
CN101079321A (zh) * 2006-01-09 2007-11-28 三星电子株式会社 包括伪单元的闪存存储设备
CN101556827A (zh) * 2008-04-11 2009-10-14 海力士半导体有限公司 使用自升压对闪存器件编程的方法
WO2014210424A2 (en) * 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
CN105280224A (zh) * 2014-07-08 2016-01-27 旺宏电子股份有限公司 用以降低编程干扰的存储器装置及其编程方法

Also Published As

Publication number Publication date
US11222674B2 (en) 2022-01-11
KR102655678B1 (ko) 2024-04-09
CN111149169A (zh) 2020-05-12
US11676646B2 (en) 2023-06-13
EP3891747A1 (en) 2021-10-13
JP7132444B2 (ja) 2022-09-06
TW202123244A (zh) 2021-06-16
JP2022522439A (ja) 2022-04-19
EP3891747A4 (en) 2022-08-03
WO2021114011A1 (en) 2021-06-17
EP3891747B1 (en) 2023-08-09
US20210174852A1 (en) 2021-06-10
KR20240050458A (ko) 2024-04-18
KR20210120072A (ko) 2021-10-06
TWI728674B (zh) 2021-05-21
CN113066518A (zh) 2021-07-02
US20220084573A1 (en) 2022-03-17
CN113066518B (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
CN111630599B (zh) 在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程
US10297329B2 (en) NAND boosting using dynamic ramping of word line voltages
US10157680B2 (en) Sub-block mode for non-volatile memory
CN106067322B (zh) 利用两阶段编程的非易失性存储器
US8611148B2 (en) Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
US7170793B2 (en) Programming inhibit for non-volatile memory
CN106575526B (zh) 使用多电平通过信号对存储器进行编程
US7307884B2 (en) Concurrent programming of non-volatile memory
US9842657B1 (en) Multi-state program using controlled weak boosting for non-volatile memory
US8395936B2 (en) Using channel-to-channel coupling to compensate floating gate-to-floating gate coupling in programming of non-volatile memory
US8369149B2 (en) Multi-step channel boosting to reduce channel to floating gate coupling in memory
US8659951B2 (en) Nonvolatile semiconductor memory device and method of data write therein
US8325545B2 (en) Nonvolatile semiconductor memory device
KR101705294B1 (ko) 플래시 메모리 및 그 프로그램 방법
US11676646B2 (en) Method of reducing program disturbance in memory device and memory device utilizing same
JP2012119019A (ja) 不揮発性半導体記憶装置
CN109119115A (zh) 存储器件
JP2011150749A (ja) 不揮発性半導体記憶装置
JP2018156714A (ja) 半導体記憶装置
US9530504B2 (en) Memory cells using multi-pass programming
US20200273522A1 (en) Vertical memory device and an operating method thereof
CN110827904B (zh) 存储器装置及其编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant