CN114400036A - 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器 - Google Patents

用于通过调整虚设字线的电压而降低编程干扰的方法和存储器 Download PDF

Info

Publication number
CN114400036A
CN114400036A CN202111489919.8A CN202111489919A CN114400036A CN 114400036 A CN114400036 A CN 114400036A CN 202111489919 A CN202111489919 A CN 202111489919A CN 114400036 A CN114400036 A CN 114400036A
Authority
CN
China
Prior art keywords
difference
word line
bias voltage
dummy word
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111489919.8A
Other languages
English (en)
Inventor
宋雅丽
贾建权
游开开
张安
赵向南
崔莹
李姗
李楷威
靳磊
黄雪青
娄猛
张进龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111489919.8A priority Critical patent/CN114400036A/zh
Publication of CN114400036A publication Critical patent/CN114400036A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器包括上堆叠体和下堆叠体。上堆叠体包括第一上虚设字线。下堆叠体包括第一下虚设字线。一种用于降低存储器的编程干扰的方法包括调整施加至第一上虚设字线的第一上偏置电压和/或第一上虚设字线的第一上阈值电压，以调整第一上偏置电压与第一上阈值电压之间的第一差值；以及调整施加至第一下虚设字线的第一下偏置电压和/或第一下虚设字线的第一下阈值电压，以调整第一下偏置电压与第一下阈值电压之间的第二差值。

Description

用于通过调整虚设字线的电压而降低编程干扰的方法和存 储器
本申请是针对申请日为2019年12月09日，申请号为201980003629.2，发明名称为用于通过调整虚设字线的电压而降低编程干扰的方法和存储器的专利的分案申请。
技术领域
本公开涉及用于降低编程干扰的方法和存储器，更具体而言，涉及用于通过调整虚设字线的电压而降低编程干扰的方法和存储器。
背景技术
为了提高存储器的容量，开发出了具有三维结构的存储器。例如，当前可获得三维堆叠NAND闪速存储器。
存储器的三维结构可以包括多个层，从而在同一区域上存储更多数据。这一解决方案被证明对于提高存储器的容量是有效的。
然而，在提高层数时，编程干扰将变得更加严重。编程干扰将导致存储器编程的更高故障率。因而，在本领域需要一种用于在操作三维存储器时降低编程干扰的解决方案。
发明内容
实施例公开了一种降低存储器的编程干扰的方法，所述存储器包括上堆叠体和下堆叠体，所述上堆叠体形成于所述下堆叠体上方，所述上堆叠体包括第一上虚设字线，所述下堆叠体包括第一下虚设字线，所述方法包括：
向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；
向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
另一实施例包括一种存储器，包括：
上堆叠体，所述上堆叠体包括第一上虚设字线；
下堆叠体，所述下堆叠体包含第一下虚设字线；其中，所述上堆叠体形成于所述下堆叠体上方；
以及耦合在所述第一上虚设字线和所述第一下虚设字线的控制电路；其中，
所述控制电路被配置为：向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；以及向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
对于本领域技术人员而言，在阅读了下文对通过各幅附图例示的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。
附图说明
图1示出了根据实施例的存储器。
图2示出了用于降低图1的存储器的编程干扰的方法的流程图。
图3示出了根据另一实施例的存储器。
图4是用于降低图3的存储器的编程干扰的方法的流程图。
图5示出了根据另一实施例的存储器。
图6示出了用于降低图5的存储器的编程干扰的方法的流程图。
图7示出了根据另一实施例的存储器。
图8是用于降低图7的存储器的编程干扰的方法的流程图。
图9是控制图7的存储器的波形。
图10是根据另一实施例的控制图7的存储器的波形。
图11到图14示出了根据不同实施例的存储器。
具体实施方式
在本文中，在使用连词“和/或”将项A和项B连成“A和/或B”时，其表示A、B或者A和B两者。
图1示出了根据实施例的存储器100。存储器100可以包括上堆叠体110和下堆叠体120。上堆叠体110可以被形成在下堆叠体120上方。存储器100可以进一步包括形成于上堆叠体110和下堆叠体120之间的接头氧化物层155。
如图1所示，上堆叠体110可以包括第一上虚设字线IDMY_u0，并且下堆叠体120可以包括第一下虚设字线IDMY_l0。
图2是用于降低图1的存储器100的编程干扰的方法200的流程图。方法200包括至少以下步骤。
步骤210：调整施加至第一上虚设字线IDMY_u0的第一上偏置电压V_u0和/或第一上虚设字线IDMY_u0的第一上阈值电压Vt_u0，以调整第一上偏置电压V_u0与第一上阈值电压Vt_u0之间的第一差值ΔV_u0；以及
步骤220：调整施加至第一下虚设字线IDMY_l0的第一下偏置电压V_l0和/或第一下虚设字线IDMY_l0的第一下阈值电压Vt_l0，以调整第一下偏置电压V_l0与第一下阈值电压Vt_l0之间的第二差值ΔV_l0。
图2只是一个示例，可以按照任何顺序执行图2中的步骤。例如，可以首先执行步骤220。可以同时执行这些步骤。
步骤210和步骤220中的ΔV_u0和ΔV_l0可以被表达为下述等式：
ΔV_u0＝V_u0–Vt_u0…(等式1)；以及
ΔV_l0＝V_l0–Vt_l0…(等式2)。
如步骤210和步骤220中所述，V_u0和/或Vt_u0可以被调整，以调整ΔV_u0。V_l0和/或Vt_l0可以被调整，以调整ΔV_l0。通过将第一差值ΔV_u0和第二差值ΔV_l0调整为尽可能低，可以降低编程干扰。
如图1所示，字线WLn可以处于第一下虚设字线IDMY_l0以下的第一层。字线WL(n-1)可以处于第一下虚设字线IDMY_l0以下的第二层。字线WL(n-2)到WL0可以处于字线WL(n-1)以下的各层。
字线WL(n+1)可以处于第一上虚设字线IDMY_u0以上的第一层。字线WL(n+2)可以处于第一上虚设字线IDMY_u0以上的第二层。字线WL(n+3)到WLm可以处于字线WL(n+2)以上的各层。
就第一差值ΔV_u0和第二差值ΔV_l0的调整而言，在对字线WL(n-1)到WL(n+2)中的字线进行编程时，可以将第一差值ΔV_u0调整为高于阈值TH1。可以将第二差值ΔV_l0调整为高于阈值TH1。换言之，在所述调整之后，ΔV_u0＝V_u0–Vt_u0>TH1并且ΔV_l0＝V_l0–Vt_l0>TH1。例如，阈值TH1可以为7伏。
在对字线WL(n+3)到WLm中的字线编程时，第一差值ΔV_u0可以被调整为低于阈值TH2。第二差值ΔV_l0可以被调整为低于阈值TH2。换言之，在所述调整之后，ΔV_u0＝V_u0–Vt_u0<TH2并且ΔV_l0＝V_l0–Vt_l0<TH2。例如，阈值TH2可以为7伏。
在对字线WL0到WL(n-2)中的字线编程时，第一差值ΔV_u0和第二差值ΔV_l0可以不受限制；然而，根据实验，第一差值ΔV_u0和第二差值ΔV_l0可以高于阈值TH3。例如，阈值TH3可以为3伏。
图3示出了根据另一实施例的存储器100。图3所示的结构可以与图1所示的结构类似。如图3中所示，下堆叠体120可以进一步包括第二下虚设字线IDMY_l1。
图4是用于降低图3的存储器100的编程干扰的方法400的流程图。方法400可以包括以下步骤。
步骤210：调整施加至第一上虚设字线IDMY_u0的第一上偏置电压V_u0和/或第一上虚设字线IDMY_u0的第一上阈值电压Vt_u0，以调整第一上偏置电压V_u0与第一上阈值电压Vt_u0之间的第一差值ΔV_u0；
步骤220：调整施加至第一下虚设字线IDMY_l0的第一下偏置电压V_l0和/或第一下虚设字线IDMY_l0的第一下阈值电压Vt_l0，以调整第一下偏置电压V_l0与第一下阈值电压Vt_l0之间的第二差值ΔV_l0；以及
步骤230：调整施加至第二下虚设字线IDMY_l1的第二下偏置电压V_l1和/或第二下虚设字线IDMY_l1的第二下阈值电压Vt_l1，以调整第二下偏置电压V_l1与第二下阈值电压Vt_l1之间的第三差值ΔV_l1。
图4只是一个示例，可以按照任何顺序执行图4中的步骤。例如，可以在步骤210之前执行步骤220或步骤230。可以同时执行这些步骤。
步骤210和步骤220中的ΔV_u0和ΔV_l0可以被表达为上述等式(等式1和等式2)。步骤230中的ΔV_11可以被表达为下述等式：
ΔV_l1＝V_l1–Vt_l1…(等式3)。
如步骤210到步骤230中所述，第一差值ΔV_u0、第二差值ΔV_l0和第三差值ΔV_l1可以被如下调整，以降低编程干扰。
在对上堆叠体110中的字线编程时，第一差值ΔV_u0可以被调整为高于阈值TH4，第二差值ΔV_l0可以被调整为低于阈值TH4，并且第三差值ΔV_l1可以被调整为低于阈值TH4。换言之，在所述调整之后，ΔV_u0＝V_u0–Vt_u0>TH4，ΔV_l0＝V_l0–Vt_l0<TH4，并且ΔV_l1＝V_l1–Vt_l1<TH4。例如，阈值TH4可以为7伏。
此外，根据实施例，还可能必须满足条件(c-1)，才能降低图3的存储器100的编程干扰。
条件(c-1)可以包括：第一差值ΔV_u0和第二差值ΔV_l0之间的差值可以处于预定范围内，并且第一差值ΔV_u0和第三差值ΔV_l1之间的另一差值可以处于该预定范围内。
与条件(c-1)有关的该预定范围可以是处于电平L1和高于电平L1的电平L2的范围以内。因而，换言之，条件(c-1)可以被表达为L1<(ΔV_u0-ΔV_l0)<L2，并且L1<(ΔV_u0-ΔV_l1)<L2。例如，电平L1可以是3伏，并且第二电平L2可以是7伏。
就图3而言，在对上堆叠体110的字线编程时可以应用与上文提及的第一差值ΔV_u0、第二差值ΔV_l0和第三差值ΔV_l1有关的等式和不等式。
在对下堆叠体120的字线编程时，第一差值ΔV_u0、第二差值ΔV_l0和第三差值ΔV_l1可以不受限制；然而，根据实验，差值ΔV_u0、ΔV_l0和ΔV_l1可以高于阈值(例如，3伏)。
图5示出了根据另一实施例的存储器100。图5所示的结构可以与图1所示的结构类似。如图5中所示，上堆叠体110可以进一步包括第二上虚设字线IDMY_u1。
图6是用于降低图5的存储器100的编程干扰的方法600的流程图。方法600可以包括以下步骤。
步骤210：调整施加至第一上虚设字线IDMY_u0的第一上偏置电压V_u0和/或第一上虚设字线IDMY_u0的第一上阈值电压Vt_u0，以调整第一上偏置电压V_u0与第一上阈值电压Vt_u0之间的第一差值ΔV_u0；
步骤220：调整施加至第一下虚设字线IDMY_l0的第一下偏置电压V_l0和/或第一下虚设字线IDMY_l0的第一下阈值电压Vt_l0，以调整第一下偏置电压V_l0与第一下阈值电压Vt_l0之间的第二差值ΔV_l0；以及
步骤240：调整施加至第二上虚设字线IDMY_u1的第二上偏置电压V_u1和/或第二上虚设字线IDMY_u1的第二上阈值电压Vt_u1，以调整第二上偏置电压V_u1与第二上阈值电压Vt_u1之间的第四差值ΔV_u1。
图6只是一个示例，可以按照任何顺序执行图6中的步骤。例如，可以在步骤210之前执行步骤220或步骤240。可以同时执行这些步骤。
步骤210和步骤220中的ΔV_u0和ΔV_l0可以被表达为上述等式(等式1和等式2)。步骤240中的ΔV_u1可以被表达为下述等式：
ΔV_u1＝V_u1–Vt_u1…(等式4)。
如步骤210、步骤220和步骤230中所述，第一差值ΔV_u0、第二差值ΔV_l0和第四差值ΔV_u1可以被如下调整，以降低编程干扰。
在对上堆叠体110的字线编程时，第一差值ΔV_u0可以被调整为低于阈值TH5，第二差值ΔV_l0可以被调整为低于阈值TH5，并且第四差值ΔV_u1可以被调整为高于阈值TH5。换言之，在所述调整之后，ΔV_u0＝V_u0–Vt_u0<TH5，ΔV_l0＝V_l0–Vt_l0<TH5，并且ΔV_u1＝V_u1–Vt_u1>TH5。例如，阈值TH5可以为7伏。
此外，根据实施例，还可能必须满足条件(c-2)，才能降低图5的存储器100的编程干扰。
条件(c-2)可以包括：第四差值ΔV_u1和第一差值ΔV_u0之间的差值可以处于预定范围内，并且第四差值ΔV_u1和第二差值ΔV_l0之间的另一差值可以处于该预定范围内。
与条件(c-2)有关的该预定范围可以是处于电平平L3和高于电平L3的电平L4的范围以内。因而，换言之，条件(c-2)可以被表达为L3<(ΔV_u1-ΔV_u0)<L4，并且L3<(ΔV_u1-ΔV_l0)<L4。例如，电平L3可以是3伏，并且电平L4可以是7伏。
就图5而言，在对上堆叠体110的字线编程时可以应用与上文提及的差值ΔV_u0、ΔV_l0和ΔV_u1有关的等式和不等式。
在对下堆叠体120的字线编程时，差值ΔV_u0、ΔV_l0和ΔV_u1可以不受限制；然而，根据实验，差值ΔV_u0、ΔV_l0和ΔV_u1可以高于阈值(例如，3伏)。
图7示出了根据另一实施例的存储器100。图7所示的结构可以与图1所示的结构类似。与图1相比，在图7中，上堆叠体110可以进一步包括第二上虚设字线IDMY_u1，并且下堆叠体120可以进一步包括第二下虚设字线IDMY_l1。
图8是用于降低图7的存储器100的编程干扰的方法800的流程图。方法800可以包括以下步骤。
步骤210：调整施加至第一上虚设字线IDMY_u0的第一上偏置电压V_u0和/或第一上虚设字线IDMY_u0的第一上阈值电压Vt_u0，以调整第一上偏置电压V_u0与第一上阈值电压Vt_u0之间的第一差值ΔV_u0；
步骤220：调整施加至第一下虚设字线IDMY_l0的第一下偏置电压V_l0和/或第一下虚设字线IDMY_l0的第一下阈值电压Vt_l0，以调整第一下偏置电压V_l0与第一下阈值电压Vt_l0之间的第二差值ΔV_l0；
步骤230：调整施加至第二下虚设字线IDMY_l1的第二下偏置电压V_l1和/或第二下虚设字线IDMY_l1的第二下阈值电压Vt_l1，以调整第二下偏置电压V_l1与第二下阈值电压Vt_l1之间的第三差值ΔV_l1；以及
步骤240：调整施加至第二上虚设字线IDMY_u1的第二上偏置电压V_u1和/或第二上虚设字线IDMY_u1的第二上阈值电压Vt_u1，以调整第二上偏置电压V_u1与第二上阈值电压Vt_u1之间的第四差值ΔV_u1。
图8只是一个示例，可以按照任何顺序执行图8中的步骤。例如，可以在步骤210之前执行步骤220、步骤230或步骤240。可以同时执行这些步骤。
步骤210到步骤240中的ΔV_u0、ΔV_l0、ΔV_l1和ΔV_u1可以被表达为上文所述的等式(等式1到等式4)。
如步骤210到步骤240中所述，第一差值ΔV_u0、第二差值ΔV_l0、第三差值ΔV_l1和第四差值ΔV_u1可以被如下调整，以降低编程干扰。
在对上堆叠体110的字线编程时，第一差值ΔV_u0可以被调整为低于阈值TH11。第二差值ΔV_l0可以被调整为低于第二阈值TH12。第三差值ΔV_l1可以被调整为低于第一阈值TH11。第四差值ΔV_u1可以被调整为高于第二阈值TH12。换言之，在所述调整之后，ΔV_u0＝V_u0–Vt_u0<TH11，ΔV_l0＝V_l0–Vt_l0<TH12，ΔV_l1＝V_l1–Vt_l1<TH11并且ΔV_u1＝V_u1–Vt_u1>TH12。例如，第一阈值TH11可以是11伏，第二阈值TH12可以是7伏。
此外，根据实施例，还可能必须满足条件(c-3)和条件(c-4)中的一个，才能降低图7的存储器100的编程干扰。
条件(c-3)可以包括：第四差值ΔV_u1和第一差值ΔV_u0之间的差值可以处于预定范围内，并且第四差值ΔV_u1和第二差值ΔV_l0之间的另一差值可以处于该预定范围内。
与条件(c-3)有关的该预定范围可以是处于电平L5和高于电平L3的电平L6的范围以内。因而，换言之，条件(c-3)可以被表达为L5<(ΔV_u1-ΔV_u0)<L6并且L5<(ΔV_u1-ΔV_l0)<L6。例如，电平L5可以是3伏，并且电平L6可以是7伏。
条件(c-4)可以包括：第四差值ΔV_u1和第二差值ΔV_l0之间的差值可以处于预定范围内，并且第四差值ΔV_u1和第三差值ΔV_l1之间的另一差值可以处于该预定范围内。
与条件(c-4)有关的该预定范围可以是处于电平L7和高于电平L7的电平L8的范围以内。因而，换言之，条件(c-4)可以被表达为L7<(ΔV_u1-ΔV_l0)<L8并且L7<(ΔV_u1-ΔV_l1)<L8。例如，电平L7可以是3伏，并且电平L8可以是7伏。
就图7而言，在对上堆叠体110的字线编程时可以应用与上文提及的差值ΔV_u0、ΔV_l0、ΔV_l1和ΔV_u1有关的等式和不等式。
在对下堆叠体120的字线编程时，差值ΔV_u0、ΔV_l0、ΔV_l1和ΔV_u1可以不受限制；然而，根据实验，差值ΔV_u0、ΔV_l0、ΔV_l1和ΔV_u1可以高于阈值(例如，3伏)。
图9是控制图7的存储器100的波形。根据实施例，存储器100可以进一步包括用于对上堆叠体110和下堆叠体120两者进行控制的顶部选择栅电极(被表示为TSG)、选择字线(被表示为Sel_WL)、未被选择字线(被表示为Unsel_WL)、虚设字线(被表示为Dummy_WL)、选择位线(被表示为Sel_BL)和底部选择栅电极(被表示为BSG)。
如图9所示，在编程操作之前，可以执行预脉冲操作。可以通过执行预脉冲操作来避免编程操作的故障。
如图9所示，在预脉冲操作之前，0伏可以被施加到选择字线(Sel_WL)、虚设字线(Dummy_WL)、选择位线(Sel_BL)和底部选择栅电极(BSG)上。第一上偏置电压V_u0、第一下偏置电压V_l0、第二下偏置电压V_l1和第二上偏置电压V_u1可以被设为0伏。
第一上偏置电压V_u0、第一下偏置电压V_l0、第二下偏置电压V_l1和第二上偏置电压V_u1可以在预脉冲操作期间被设为预脉冲电平Vp。之后，第一上偏置电压V_u0、第一下偏置电压V_l0、第二下偏置电压V_l1和第二上偏置电压V_u1可以在编程操作期间被设为编程电平Vpass。
在编程操作期间，具有编程电平Vpass的电压可以被施加到未被选择字线(Unsel_WL)和虚设字线(Dummy_WL)。施加至选择字线(Sel_WL)的电压可以被提高到电平Vpgm。
如图9中所示，在编程操作期间，0伏可以被施加至顶部选择栅电极(TSG)和底部选择栅电极(BSG)。在编程操作之后，选择字线(Sel_WL)、未被选择字线(Unsel_WL)、虚设字线(Dummy_WL)、选择位线(Sel_BL)以及偏置电压V_u0、V_l0、V_l1和V_u1可以被设置为是浮置的。
在图9中，预脉冲电平Vp可以高于第一上阈值电压Vt_u0、第一下阈值电压Vt_l0、第二下阈值电压Vt_l1和第二上阈值电压Vt_u1的最大容许电平Vt_max。
图9中的偏置电压V_u0、V_l0、V_l1和V_u1可以是由同一电压源供应的，以降低电压源的数量。
图10是根据另一实施例控制图7的存储器100的波形。图10可以与图9类似。将不再重复描述图10和图9的相似处。
与图9一样，在图10中，可以在编程操作之前执行预脉冲操作。
在预脉冲操作期间，第一上偏置电压V_u0、第一下偏置电压V_l0、第二下偏置电压V_l1和第二上偏置电压V_u1可以被分别设为第一预脉冲电平Vp1、第二预脉冲电平Vp2、第三预脉冲电平Vp3和第四预脉冲电平Vp4。
在编程冲操作期间，第一上偏置电压V_u0、第一下偏置电压V_l0、第二下偏置电压V_l1和第二上偏置电压V_u1可以被分别设为第一编程电平Vpass1、第二编程电平Vpass2、第三编程电平Vpass3和第四编程电平Vpass4。
在图10中，第一预脉冲电平Vp1、第二预脉冲电平Vp2、第三预脉冲电平Vp3和第四预脉冲电平Vp4的每者可以高于第一上阈值电压Vt_u0、第一下阈值电压Vt_l0、第二下阈值电压Vt_l1和第二上阈值电压Vt_u1的最大容许电平Vt_max。
在图10中，偏置电压V_u0、V_l0、V_l1和V_u1可以是单独供应的，从而得到更好的可控制性和灵活性。
在对下堆叠体120的字线编程时，可以应用图9和图10的波形。在对上堆叠体110的字线编程时，偏置电压V_u0、V_l0、V_l1和V_u1在预脉冲操作期间可以是0伏。
图11到图14示出了根据不同实施例的存储器1100。与上文描述的存储器100类似，存储器1100可以包括上堆叠体110和下堆叠体120。然而，存储器1100可以不包括图1所示的接头氧化物层155。与存储器100相比，在对存储器1100编程时，编程干扰可能更严重。
图11到图14分别与图1、图3、图5和图7类似。
对应于上文描述的图1、图3、图5和图7的等式和不等式可以分别适用于图11到图14的情况，以降低编程干扰。将不再重复描述这些等式和不等式。
总之，在三维存储器中通过调整与虚设字线(例如，上文提及的IDMY_u0、IDMY_l0、IDMY_l1和IDMY_u1)有关的偏置电压和阈值电压，可以降低编程干扰。根据实施例，可以更好地降低在对上堆叠体的字线编程时发生的编程干扰。因而，可以减少本领域的问题。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对所述器件和方法做出很多修改和变更。相应地，应当将上文的公开内容视为仅由所附权利要求的划定范围来限定。

Claims (23)

1.一种对存储器操作的方法，所述存储器包括上堆叠体和下堆叠体，所述上堆叠体形成于所述下堆叠体上方，所述上堆叠体包括第一上虚设字线，所述下堆叠体包括第一下虚设字线，所述方法包括：
向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；
向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
2.根据权利要求1所述的方法，其中，所述调整所述第一差值，包括：
调整所述第一上偏置电压和/或调整所述第一上阈值电压。
3.根据权利要求1所述的方法，其中，调整所述第二差值，包括：
调整所述第一下偏置电压和/或调整所述第一下阈值电压。
4.根据权利要求1所述的方法，其中：
所述第一差值被调整为低于阈值；
所述第二差值被调整为低于所述阈值。
5.根据权利要求1所述的方法，其中：
所述第一差值被调整为高于阈值；
所述第二差值被调整为高于所述阈值。
6.根据权利要求1所述的方法，其中，所述下堆叠体还包括第二下虚设字线；所述方法还包括：
向所述第二下虚设字线施加第二下偏置电压，使所述第二下偏置电压与连接在所述第二下虚设字线的存储单元的第二下阈值电压之间的差值为第三差值；
调整所述第一差值、所述第二差值、所述第三差值，使所述第一差值与所述第二差值之间的差值处于预定范围内，并且所述第一差值与所述第三差值之间的差值处于所述预定范围内。
7.根据权利要求6所述的方法，其中，调整所述第三差值，包括：
调整所述第二下偏置电压和/或所述第二下阈值电压。
8.根据权利要求6所述的方法，其中：
所述第一差值被调整为高于阈值；
所述第二差值被调整为低于所述阈值；
所述第三差值被调整为低于所述阈值。
9.根据权利要求1所述的方法，其中，所述上堆叠体还包括第二上虚设字线，所述方法还包括：
向所述第二上虚设字线施加第二上偏置电压，使所述第二上偏置电压与连接在所述第二上虚设字线的存储单元的第二上阈值电压之间的差值为第四差值；
调整所述第一差值、第二差值、第四差值，使所述第四差值与所述第一差值之间的差值处于预定范围内，并且所述第四差值与所述第二差值之间的差值处于所述预定范围内。
10.根据权利要求9所述的方法，其中，调整所述第四差值，包括：
调整所述第二上偏置电压和/或所述第二上阈值电压。
11.根据权利要求9所述的方法，其中：
所述第一差值被调整为低于阈值；
所述第二差值被调整为低于所述阈值；
所述第四差值被调整为高于所述阈值。
12.根据权利要求1所述的方法，其中，所述上堆叠体还包括第二上虚设字线，所述下堆叠体还包括第二下虚设字线，所述方法还包括：
向所述第二下虚设字线施加第二下偏置电压，使所述第一下偏置电压与连接在所述第二下虚设字线的存储单元的第二下阈值电压之间的差值为第三差值；
向所述第二上虚设字线施加第二上偏置电压，使所述第二上偏置电压与连接在所述第二上虚设字线的存储单元的第二上阈值电压之间的差值为第四差值；
调整所述第一差值、所述第二差值、所述第三差值、所述第四差值，使所述第四差值与所述第一差值之间的差值处于预定范围内并且所述第四差值与所述第二差值之间的差值处于所述预定范围内，或使所述第四差值与所述第一差值之间的差值处于预定范围内并且所述第四差值与所述第二差值之间的差值处于所述预定范围内。
13.根据权利要求12所述的方法，其中：
所述第一差值被调整为低于第一阈值；
所述第二差值被调整为低于第二阈值；
所述第三差值被调整为低于所述第一阈值；
所述第四差值被调整为高于所述第二阈值。
14.根据权利要求12所述的方法，所述方法还包括：
在预脉冲操作期间将所述第一上偏置电压、所述第一下偏置电压、所述第二下偏置电压和所述第二上偏置电压设为预脉冲电平；以及
在编程操作期间将所述第一上偏置电压、所述第一下偏置电压、所述第二下偏置电压和所述第二上偏置电压设为编程电平Vpass；
其中，所述预脉冲电平高于所述第一上阈值电压、所述第一下阈值电压、所述第二下阈值电压和所述第二上阈值电压的最大容许电平。
15.根据权利要求12所述的方法，所述方法还包括：
在预脉冲操作期间将所述第一上偏置电压、所述第一下偏置电压、所述第二下偏置电压和所述第二上偏置电压分别设为第一预脉冲电平、第二预脉冲电平、第三预脉冲电平和第四预脉冲电平；以及
在编程冲操作期间将所述第一上偏置电压、所述第一下偏置电压、所述第二下偏置电压和所述第二上偏置电压分别设为第一编程电平Vpass1、第二编程电平Vpass2、第三编程电平Vpass3和第四编程电平Vpass4；
其中，所述第一预脉冲电平、所述第二预脉冲电平、所述第三预脉冲电平和所述第四预脉冲电平中的每者高于所述第一上阈值电压、所述第一下阈值电压、所述第二下阈值电压和所述第二上阈值电压的最大容许电平。
16.一种存储器，包括：
上堆叠体，所述上堆叠体包括第一上虚设字线；
下堆叠体，所述下堆叠体包含第一下虚设字线；其中，所述上堆叠体形成于所述下堆叠体上方；
以及耦合在所述第一上虚设字线和所述第一下虚设字线的控制电路；其中，
所述控制电路被配置为：向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；以及向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
17.根据权利要求16所述的存储器，其中，所述调整所述第一差值和所述第二差值，包括：
调整所述第一上偏置电压和/或调整所述第一上阈值电压，以调整所述第一差值；
调整所述第一下偏置电压和/或调整所述第一下阈值电压，以调整所述第二差值。
18.根据权利要求16所述的存储器，其中，所述下堆叠体还包括第二下虚设字线，所述控制电路还被配置为：向所述第二下虚设字线施加第二下偏置电压，使所述第二下偏置电压与连接在所述第二下虚设字线的存储单元的第二下阈值电压之间的差值为第三差值；
调整所述第一差值、所述第二差值、所述第三差值，使所述第一差值与所述第二差值之间的差值处于预定范围内，并且所述第一差值与所述第三差值之间的差值处于所述预定范围内。
19.根据权利要求18所述存储器，其中，调整所述第三差值，包括：调整所述第二下偏置电压和/或调整所述第二下阈值电压，以调整第三差值。
20.根据权利要求16所述的存储器，其中，所述上堆叠体还包括第二上虚设字线，所述控制电路还被配置为：向所述第二上虚设字线施加第二上偏置电压，使所述第二上偏置电压与连接在所述第二上虚设字线的存储单元的第二上阈值电压之间的差值为第四差值；
调整所述第一差值、第二差值、第四差值，使所述第四差值与所述第一差值之间的差值处于预定范围内，并且所述第四差值与所述第二差值之间的差值处于所述预定范围内。
21.根据权利要求20所述的存储器，其中，调整所述第四差值，包括：
调整所述第二上偏置电压和/或调整所述第二上阈值电压，以调整所述第四差值。
22.根据权利要求16所述的存储器，所述存储器还包括形成于所述上堆叠体和所述下堆叠体之间的接头氧化物层。
23.根据权利要求16所述的存储器，所述存储器还包括顶部选择栅电极、选择字线、未被选择字线、虚设字线、选择位线和底部选择栅电极。
CN202111489919.8A 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器 Pending CN114400036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111489919.8A CN114400036A (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2019/123978 WO2021114014A1 (en) 2019-12-09 2019-12-09 Method and memory used for reducing program disturbance by adjusting voltage of dummy word line
CN202111489919.8A CN114400036A (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
CN201980003629.2A CN111095420B (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980003629.2A Division CN111095420B (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器

Publications (1)

Publication Number Publication Date
CN114400036A true CN114400036A (zh) 2022-04-26

Family

ID=70400303

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980003629.2A Active CN111095420B (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
CN202111489919.8A Pending CN114400036A (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980003629.2A Active CN111095420B (zh) 2019-12-09 2019-12-09 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器

Country Status (4)

Country Link
US (4) US10991438B1 (zh)
CN (2) CN111095420B (zh)
TW (1) TWI732465B (zh)
WO (1) WO2021114014A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066518B (zh) * 2019-12-09 2022-09-30 长江存储科技有限责任公司 减少存储器件中编程干扰的方法及利用该方法的存储器件
CN118248198A (zh) * 2021-01-04 2024-06-25 长江存储科技有限责任公司 具有降低的干扰的三维存储器器件编程
WO2023082094A1 (en) * 2021-11-10 2023-05-19 Yangtze Memory Technologies Co., Ltd. Vertical memory devices and methods for operating the same
KR20240012746A (ko) * 2022-07-21 2024-01-30 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005058601A1 (de) * 2004-12-27 2006-07-06 Hynix Semiconductor Inc., Icheon Flash-Speicherbauelement
US20090135656A1 (en) * 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
KR100882205B1 (ko) * 2007-06-27 2009-02-06 삼성전자주식회사 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
KR101478149B1 (ko) * 2008-10-20 2015-01-05 삼성전자주식회사 더미 트랜지스터를 갖는 플래시 메모리 장치
US8923060B2 (en) * 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
KR20110102735A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 워드 라인들 사이의 간섭을 줄이기 위한 불휘발성 메모리 장치 및 그것의 동작 방법
KR101519130B1 (ko) * 2010-10-05 2015-05-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR20120134941A (ko) 2011-06-03 2012-12-12 삼성전자주식회사 선택 워드라인의 위치에 따라 더미 워드라인을 제어하는 비휘발성 메모리 장치, 이의 동작 방법, 및 상기 비휘발성 메모리 장치를 포함하는 장치들
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
US8605507B2 (en) * 2012-01-12 2013-12-10 Macronix International Co., Ltd. Flash programming technology for improved margin and inhibiting disturbance
JP2014075169A (ja) * 2012-10-05 2014-04-24 Toshiba Corp 不揮発性半導体記憶装置
KR102083506B1 (ko) * 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102197070B1 (ko) * 2014-04-14 2020-12-30 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US9373409B2 (en) 2014-07-08 2016-06-21 Macronix International Co., Ltd. Systems and methods for reduced program disturb for 3D NAND flash
KR102415401B1 (ko) 2015-05-21 2022-07-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그것의 동작 방법
KR102420539B1 (ko) * 2015-08-26 2022-07-14 에스케이하이닉스 주식회사 반도체 장치
US9460805B1 (en) * 2015-10-19 2016-10-04 Sandisk Technologies Llc Word line dependent channel pre-charge for memory
US9852803B2 (en) * 2016-05-11 2017-12-26 Sandisk Technologies Llc Dummy word line control scheme for non-volatile memory
US10297330B2 (en) * 2017-06-07 2019-05-21 Sandisk Technologies Llc Separate drain-side dummy word lines within a block to reduce program disturb
US10297323B2 (en) * 2017-10-06 2019-05-21 Sandisk Technologies Llc Reducing disturbs with delayed ramp up of dummy word line after pre-charge during programming
US10276250B1 (en) 2017-11-20 2019-04-30 Macronix International Co., Ltd. Programming NAND flash with improved robustness against dummy WL disturbance
KR102467291B1 (ko) 2017-12-22 2022-11-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10636496B2 (en) * 2018-03-09 2020-04-28 Macronix International Co., Ltd. Memory device with programming cycle stages
CN110211625B (zh) * 2019-05-31 2021-05-18 长江存储科技有限责任公司 降低3d nand存储器编程干扰的方法

Also Published As

Publication number Publication date
WO2021114014A1 (en) 2021-06-17
CN111095420B (zh) 2021-11-23
US11848058B2 (en) 2023-12-19
US11626170B2 (en) 2023-04-11
TWI732465B (zh) 2021-07-01
US10991438B1 (en) 2021-04-27
US20230207027A1 (en) 2023-06-29
TW202123245A (zh) 2021-06-16
US20240062837A1 (en) 2024-02-22
US20210193237A1 (en) 2021-06-24
CN111095420A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US10847233B2 (en) Memory devices and apparatus configured to apply positive voltage levels to data lines for memory cells selected for and inhibited from programming
CN111095420B (zh) 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
US10043574B2 (en) Programming memories with multi-level pass signal
CN109509501B (zh) 半导体存储装置
US7864585B2 (en) Multi level inhibit scheme
CN101584006B (zh) 非易失性存储器中的经分割的软编程
US9165664B2 (en) Sensing operations in a memory device
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
KR102655678B1 (ko) 메모리 디바이스의 프로그램 교란을 감소시키는 방법 및 이를 이용한 메모리 디바이스
KR20100098145A (ko) 비휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination