CN111096088A - 印刷电路板和制造印刷电路板的方法 - Google Patents
印刷电路板和制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN111096088A CN111096088A CN201880060449.3A CN201880060449A CN111096088A CN 111096088 A CN111096088 A CN 111096088A CN 201880060449 A CN201880060449 A CN 201880060449A CN 111096088 A CN111096088 A CN 111096088A
- Authority
- CN
- China
- Prior art keywords
- hole
- insulating material
- printed circuit
- circuit board
- top side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
根据实施例,该印刷电路板包括:板状或片状绝缘材料,该板状或片状绝缘材料具有贯通孔;以及金属镀层,该金属镀层被层叠在所述绝缘材料的两个表面和所述贯通孔的内周表面上。在所述印刷电路板中,所述贯通孔的内径从所述绝缘材料的顶面向背面单调地减小,并且所述贯通孔在所述绝缘材料的厚度方向上的中心处的内径小于所述顶侧上的开口直径和所述背侧上的开口直径的平均值。
Description
技术领域
本公开涉及一种印刷电路板和制造印刷电路板的方法。本申请基于2017年9月22日提交的日本专利申请第2017-182781号并要求该申请的优先权,该申请的全部内容通过引用并入本文。
背景技术
近年来,印制电路板的互连已经正在微细化,并且存在对更薄的印制电路板和印刷电路板中的更小的通孔的需求。
通常,通过如下方式形成通孔:在形成在作为基材的绝缘材料中的贯通孔的内周表面上进行无电解镀,并且在作为被附着物的、由于所述无电解镀而层叠的金属层上进行电解镀。在电解镀中,电镀电流可能集中在贯通孔的顶面和背面与内周表面之间的拐角上,该拐角的电镀厚度可能大于其它部分。因此,如果通孔的直径减小,则贯通孔的开口会在贯通孔的内部由金属充分填充之前被金属镀层闭合,这导致在通孔的内部产生空隙(未由金属填充的空间)的缺点。
考虑到上述缺点,已经提出了一种将贯通孔形成为鼓形(两个锥面被组合成使得直径在中心变得更小的形状)的技术,该技术使直径从绝缘材料在厚度方向上的中心朝向顶面和背面扩展,使得贯通孔由电镀金属填充,使得贯通孔从厚度方向上的中心起被顺序闭合,因此防止在贯通孔中形成空隙(参见日本专利申请公开第2004-311919号)。
现有技术文件
专利文件
专利文件1:日本专利申请公开第2004-311919号
发明内容
根据本公开的一个实施例的印刷线路板是如下印刷电路板,该印刷电路板包括:板状或片状绝缘材料,该板状或片状绝缘材料具有贯通孔;以及金属镀层,该金属镀层被层叠在绝缘材料的两个表面和贯通孔的内周表面上,其中,贯通孔的内径从绝缘材料的顶面到背面单调地减少,并且其中,贯通孔在绝缘材料的厚度方向上的中心处的内径小于顶侧上的开口直径和背侧上的开口直径的平均。
根据本公开的另一方面的制造印刷电路板的方法包括:利用激光在板状或片状绝缘材料中形成贯通孔的步骤;利用激光在整个外周上切割贯通孔在顶侧上的端部、以扩大贯通孔在顶侧上的开口直径的步骤;以及在绝缘材料的两个表面和贯通孔的内周表面上层叠金属的步骤。
附图说明
【图1】图1是示出本公开的一个实施例的印刷电路板的示意性截面图;
【图2】图2是详细示出图1的印刷电路板的绝缘材料的贯通孔的形状的示意性截面图;
【图3】图3是示出与本公开的图1不同的实施例中的印刷电路板的示意性截面图;并且
【图4】图4是示出与本公开的图1和图3不同的实施例中的印刷电路板的示意性截面图。
具体实施方式
[本公开要解决的问题]
当使用前述专利公开中所描述的方法来防止空隙时,当考虑到在贯通孔的内周表面和绝缘材料的表面的拐角上的电镀电流的浓度时,需要在一定程度上增加贯通孔的锥角。由于这个原因,在前述专利公开中所描述的方法中,在导电图案的表面中、特别是在通过由电镀金属填充贯通孔而形成的通孔的顶侧上的边缘中形成了凹部。
因此,如果该凹部形成在导电图案的通孔部分的表面中,则例如在将覆盖层、附加绝缘材料等层叠以形成多层电路板的同时空气可能会残留在凹部中,并且空气可能会由于用于附接的加热而膨胀,从而阻碍附接。
本公开是根据上述情况进行的,并且旨在提供一种印刷电路板和制造印刷电路板的方法,该印刷电路板包括无空隙且其表面凹凸小的通孔。
[本公开的效果]
根据本公开的一个实施例的印刷电路板和通过根据本公开的另一个实施例的制造印刷电路板的方法而制造的印刷电路板包括无空隙且其表面凹凸小的通孔。
[本公开的实施例的描述]
根据本公开的一个实施例的印刷电路板是如下印刷电路板,该印刷电路板包括:板状或片状绝缘材料,该板状或片状绝缘材料具有贯通孔;以及金属镀层,该金属镀层被层叠在绝缘材料的两个表面和贯通孔的内周表面上,其中,贯通孔的内径从绝缘材料的顶面到背面单调地减小,并且其中,贯通孔在绝缘材料的厚度方向上的中心处的内径小于顶侧上的开口直径和背侧上的开口直径的平均。
在该印刷电路板中,通过使通孔的内径从绝缘材料的顶侧到背侧单调地减小,在电解镀期间首先堵塞贯通孔的背侧的端部,并从背侧起由电镀金属顺序填充通孔。另外,因为贯通孔在绝缘材料的厚度方向上的中心处的内径小于顶侧上的开口直径和背侧上的开口直径的平均,所以贯通孔的直径在印刷电路板的顶侧的端部处局部地增大。因此,即使当电镀电流集中在贯通孔的内周表面和绝缘材料的顶面之间的拐角上时,并且即使当电镀厚度局部增加时,贯通孔的顶侧的端部也不会首先被堵塞,并且不会产生空隙。因此,通过使贯通孔的背侧上的内径的减小率相对较小以由电镀金属有效地填充贯通孔,能够使形成在顶侧上的凹部很小。
本文中所述的“单调减少”意指没有增加的减少。
在该印刷电路板中,贯通孔包括特定区域,并且该特定区域具有顶侧端部和背侧端部。顶侧端部位于如下位置处:该位置在厚度方向上与绝缘材料的顶面的距离是绝缘材料的平均厚度的0.1倍以上且0.5倍以下。背侧端部是背侧开口的位置,并且该特定区域的内径的减小率优选是恒定的。如上所述,通过使得贯通孔的内径的减小率在特定区域内是恒定的并且将在厚度方向上从绝缘材料的顶面到顶侧端部的距离设定在所述范围内,能够使得贯通孔的顶侧上的开口直径相对较小,以容易由金属填充,同时防止了由于在电镀期间提前闭合贯通孔的开口而导致的空隙的生成。因此,能够使通过由电镀金属填充贯通孔而形成的形成在贯通孔的顶侧上的凹部变小。
在该印刷电路板中,由贯通孔的、从特定区域的顶侧端部到绝缘材料的顶面的内壁和贯通孔在厚度方向上的中心轴线所形成的平均倾角优选为40度以上且70度以下。如上所述,通过将平均倾角设定在上述范围内,能够使贯通孔的顶侧上的体积相对较小,并且能够使所形成的凹部很小,同时可靠地防止由于因电镀电流的集中导致的贯通孔的顶侧的快速闭合而引起的空隙的生成。
在该印刷电路板中,贯通孔在顶侧上的开口直径优选是被层叠在绝缘材料的两个表面上的金属镀层的平均厚度的2.0倍以上且3.0倍以下,并且贯通孔在背侧上的开孔直径优选是顶侧上的开孔直径的0.20倍以上且0.40倍以下。如上所述,通过将贯通孔的顶侧上的开口直径和背侧上的开口直径设定在上述范围内,当对被层叠在绝缘材料的两个表面上的金属镀层的厚度进行优化时,能够防止通孔的空隙,并且能够减小形成在顶侧上的凹部。
在该印刷电路板中,绝缘材料的平均厚度优选为10μm以上且50μm以下,并且被层叠在绝缘材料的两个表面上的金属镀层的平均厚度优选为3μm以上且50μm以下。因此,通过将绝缘材料的平均厚度和金属镀层的平均厚度设定在上述范围内,能够增加由金属镀层形成的导电图案的互连密度,并且能够为印刷电路板提供足够的柔韧性。
根据本公开的另一方面的制造印刷电路板的方法包括:利用激光在板状或片状绝缘体中形成贯通孔的过程;利用激光在整个外周上切割贯通孔在顶侧上的端部、以增加贯通孔在顶侧上的开口直径的过程;以及通过电镀而在贯通孔的两个表面和贯通孔的内周表面上层叠金属的过程。贯通孔的内径从绝缘材料的顶面向背面单调地减小,并且贯通孔在厚度方向上的中心处的内径小于贯通孔的顶侧上的开口直径和背侧上的开口直径的平均。
在该制造印刷电路板的方法中,贯通孔的内径从绝缘材料的顶面向背面单调地减小,并且在层叠金属的过程中,首先堵塞了贯通孔的在背侧上的端部,并且贯通孔从背侧起由电镀金属顺序填充。此外,由于贯通孔的顶侧上的内径的减小率大于贯通孔的背侧上的内径的减小率,因此贯通孔的直径在顶侧的端部处局部地较大。因此,在层叠金属的过程中,即使当电镀电流集中在贯通孔的内周表面和绝缘材料的顶面之间的拐角上,并且即使当电镀厚度变得局部较大,贯通孔也不会首先被堵塞,并且也不会生成空隙。因此,该制造印刷电路板的方法能够制造具有无空隙的通孔且其表面凹凸小的印刷电路板。
这里,术语“直径”意指等同于圆的直径(具有相同面积的精确圆的直径)。此外,为了方便起见,“顶面”是指绝缘材料的两个表面中具有较大的贯通孔内径的表面,“背面”是指与顶面相反的表面,并且不旨在当制造或使用印刷电路板时限制印刷电路板的方向。此外,通过在包括中心的截面中将通孔的内周表面在绝缘材料的厚度方向上划分成五个以上并且计算将被分成五个以上的每个区域的两个端部连接的直线相对于中心轴线的角度的平均值,计算出贯通孔的内壁的“平均倾角”。
[本公开的实施例的细节]
下文中,将参考附图详细描述根据本公开的印刷电路板的实施例。
图1示出了根据本公开的一个实施例的印刷电路板。该印刷电路板包括绝缘材料1和被层叠在绝缘材料1的两个表面上的金属镀层2。
绝缘材料1包括在厚度方向上贯通的贯通孔3。金属镀层2也被层叠在贯通孔3的内周表面上。也就是说,通过一体形成绝缘材料1的顶侧上的第一金属层4、背侧上的第二金属层5和将第一金属层4和第二金属层5连接在一起的通孔6来形成金属镀层2。
<绝缘材料>
绝缘材料1是具有绝缘性能并且支撑金属镀层2的板状或片状基材,并且优选为柔性的。
绝缘材料1可以由主要由合成树脂组成的树脂成分形成。作为绝缘材料1的主要成分的合成树脂的示例包括聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚酯、液晶聚合物和含氟树脂。其中,聚酰胺、聚酰亚胺和聚酰胺-酰亚胺优选用在诸如耐热性的机械强度方面。术语“主要成分”意指具有最高质量含量且优选包含50质量%以上、更优选80质量%以上的成分。
绝缘材料1的平均厚度的下限优选为10μm,更优选为20μm。
同时,绝缘材料1的平均厚度的上限优选为500μm,更优选为150μm,甚至更优选为50μm。如果绝缘材料1的平均厚度低于所述下限,则绝缘材料1的强度可能不足。另一方面,当绝缘材料1的平均厚度超过所述上限时,印刷电路板的柔韧性可能不足。
(贯通孔)
在贯通孔3中,如图2中所详细示出的,印刷电路板的内径从绝缘材料1的顶面向背面单调地减小,并且绝缘材料1在厚度方向上的中心处的内径Dc小于顶侧上的开口直径Df和背侧上的开口直径Dr的平均。也就是说,贯通孔3在顶侧上的内径的减小率比贯通孔3在背侧上的内径的减小率大。换言之,内壁相对于贯通孔3的中心轴线C的倾角在顶侧上较大。
由于贯通孔3的内径从绝缘材料1的顶面到背面单调地减小,所以当通过电解镀形成金属镀层2时,贯通孔3的背侧上的开口首先被金属镀层2闭合,然后由电镀金属填充,使得贯通孔3的闭合区域从背侧到顶侧顺序增大。因此,很难在印刷电路板的通孔6中形成空隙。
进一步地,由于绝缘材料1的厚度方向上的中心处的内径Dc小于顶侧上的开口直径Df和背侧上的开口直径Dr的平均((Df+Dr)/2),所以通孔3的顶侧上的端部具有相对较大的直径。因此,当通过电解镀形成金属镀层2时,即使当电镀电流集中在贯通孔3的内周表面和绝缘材料1的顶面之间的拐角(贯通孔3的顶侧的端部边缘)上时,并且即使当金属镀层2局部层叠得较厚时,在金属镀层2结束由电镀金属填充贯通孔3的内部之前,贯通孔3的顶侧上的端部不会闭合。此外,由于贯通孔3的顶侧上的端部局部增大了其直径,所以其它部分的直径变得相对较小,并且即使金属镀层的厚度减小,贯通孔3也能够由电镀金属填充。因此,所形成的通孔6的顶侧上的凹部相对较小。因此,印刷电路板具有无空隙且其表面凹凸小的通孔6。
通孔3优选具有从绝缘材料1的背面起(在包括贯通孔3的中心轴线C的纵向截面中,内周表面的边缘的背侧是直线)连续地在一定范围内的恒定的内径减小率。如上所述,通过在背侧上将贯通孔3的内径的减小率保持为恒定,贯通孔3的该部分的内周表面成为锥面,从而相对容易地形成贯通孔3。类似地,贯通孔3的顶侧上的内径的减小率可以是恒定的。
由于在厚度方向上从顶侧的端部P到绝缘材料1的顶面的距离H的下限优选为绝缘材料1的平均厚度的0.1倍(排除并计算了贯通孔3),更优选为绝缘材料1的平均厚度的0.2倍。另一方面,在厚度方向上从端部P到绝缘材料1的顶面的距离H的上限优选为绝缘材料1的平均厚度的0.5倍,更优选为绝缘材料1的平均厚度的0.4倍。当距离H小于上述下限时,存在由于电镀电流在贯通孔3的内周表面和绝缘材料1的表面之间的拐角处的集中而不能防止空隙的生成的问题。此外,当距离H超过上述上限时,贯通孔3的顶侧上的内部不能由电镀金属充分地填充,并且通孔6的顶侧上的凹部易于变大。
相对于中心轴线C的平均倾角α的下限优选为40度,更优选为45度。另一方面,相对于中心轴线C的平均倾角α的上限优选为70度,更优选为65度。当平均倾角α小于上述下限时,存在如下问题:由于电镀电流在贯通孔3的内周表面和绝缘材料1的顶面之间的拐角处集中,所以在完成由电镀金属填充贯通孔3的内部之前,顶侧可能被电镀金属闭合,这可能会生成空隙。另一方面,当平均倾角α超过上述上限时,由于贯通孔3的顶侧上的内部空间变大,所以内部空间不能由金属镀层充分地填充,并且通孔6的顶侧上的凹部易于变大。
贯通孔3的顶侧上的开孔直径Df的下限优选为待被层叠在绝缘材料1的两个表面上的金属镀层2的区域(第一金属层4和第二金属层5)中的平均厚度的2.0倍,更优选为2.2倍。同时,贯通孔3的顶侧上的开孔直径Df的上限优选为待被层叠在绝缘材料1的两个表面上的金属镀层2的区域中的平均厚度的3.0倍,更优选为2.8倍。当贯通孔3的顶侧的开口直径Df小于所述下限时,由于贯通孔3的背侧上的截面面积变得太小,所以第一金属层4和第二金属层5之间的连接可能变得不确定。另一方面,当贯通孔3的顶侧上的开口直径Df超过所述上限时,通孔6的顶侧上的凹部易于变大。
贯通孔3的背侧上的开孔直径Dr的下限优选为顶侧上的开孔直径Df的0.20倍,更优选为0.22倍。另一方面,贯通孔3的背侧上的开孔直径Dr的上限优选为顶侧上的开孔直径Df的0.40倍,更优选为0.38倍。当贯通孔3的背侧上的开口直径Dr小于所述下限时,由于通孔6的背侧上的截面面积减小,所以第一金属层4与第二金属层5之间的连接易于变得不确定。另一方面,当贯通孔3的背侧上的开孔直径Dr超过所述上限时,由于贯通孔3的顶侧上的直径没有被充分扩大,所以易于在通孔6中形成空隙。
用于形成贯通孔3的方法可以包括例如激光加工、钻孔等。其中,优选使用能够形成高精度的细贯通孔3的激光加工。
<金属镀层>
金属镀层2可以包括:导电无电解镀层7,该导电无电解镀层7被层叠在绝缘材料1的贯通孔3的顶面、背面和内周表面上;以及电解镀层8,该电解镀层8被层叠在无电解镀层7上。
待被层叠在绝缘材料1的两个表面上的金属镀层2的平均厚度的下限优选为3μm,更优选为5μm。同时,待被层叠在绝缘材料1的两个表面上的金属镀层2的平均厚度的上限优选为50μm,更优选为20μm。如果金属镀层2的平均厚度小于所述下限,则金属镀层2的强度易于不足。另一方面,当金属镀层2的平均厚度超过所述上限时,存在印刷电路板的柔韧性可能不足或者由金属镀层2形成的互连不能被充分小型化的问题。
(无电解镀层)
无电解镀层7是通过无电解镀形成的金属薄层,并且被用作用于通过电解镀形成电解镀层8的被附着物(阴极)。
无电解镀层7的材料的示例包括诸如铜、银、镍和钯的金属,其中,铜是廉价的、具有优异的柔韧性和低电阻并且是特别优选的。
形成无电解镀层7的无电解镀是由于催化剂的还原作用而沉淀出具有催化活性的金属的过程,并且可以通过应用各种商用无电解镀解决方案来进行。
无电解镀层7的平均厚度的下限优选为0.05μm,更优选为0.10μm,同时,无电解镀层7的平均厚度的上限优选为0.7μm,更优选为0.5μm。当无电解镀层7的平均厚度低于所述下限时,存在由于无电解镀层7的电阻增大而使电镀金属在电解镀期间不能充分附着于无电解镀层7的问题。另一方面,当无电解镀层7的平均厚度超过所述上限时,无电解镀层7和印刷电路板可能变得不必要地昂贵。
(电解镀层)
电解镀层8是通过如下方式形成的:通过使用无电解镀层7作为阴极进行电解镀,从而在无电解镀层7上层叠电镀金属。
形成电解镀层8的电镀金属是铜、镍、金等,其中,铜便宜、电阻低并且被优选使用。
选择电解镀层8的厚度,使得金属镀层2的厚度成为期望的厚度,例如,通过调整电解镀条件(诸如电镀液的成分、电镀电流、电镀时间段等)来选择电解镀层8的厚度。
如上所述,由于贯通孔3的直径是基于金属镀层2的平均厚度来选择的,所以在电解镀期间,贯通孔3的内部由电解镀层8填充,以形成固体通孔6。
形成电解镀层8的电解镀可以通过在无电解镀层7的外表面上层叠具有与期望互连图案对应的开口的抗蚀图案来进行。这允许电解镀层8仅被层叠到暴露在无电解镀层7的抗蚀图案的开口中的那些部分。然后,通过在形成电解镀层8之后移除抗蚀图案,并且通过蚀刻来移除电解镀层8的非层叠部分中的无电解镀层7,图案化的金属镀层2被形成为期望的互连图案。
<制造印制电路板的方法>
如上所述,印刷电路板可以通过以下方法制造,所述方法包括例如:利用激光对形成绝缘材料1的材料形成贯通孔3的过程(贯通孔形成过程);利用激光在整个贯通孔的顶侧切割贯通孔3的端部、以扩大贯通孔3的开口直径Df的过程(贯通孔切割过程);以及通过在绝缘材料1的两个表面和贯通孔3的内周表面上进行电镀来层叠金属的过程(电镀过程)。
在上述贯通孔形成过程中,通过利用激光辐照绝缘材料1而形成具有从顶侧到背侧的直径的圆柱形或圆锥形的贯通孔3。
在贯通孔切割过程中,例如,通过一种方法,例如通过发射具有比与贯通孔3同轴的贯通孔形成过程的光收集角大的光收集角的激光,在包括贯通孔的中心轴线的纵向截面中,贯通孔3的内表面和绝缘层1的顶面的拐角被切割成使该拐角成斜角。因此,贯通孔3被转变成使得通孔3的内径从绝缘材料1的顶面向背面单调地减小,并且在绝缘材料1的厚度方向上的中心处的内径Dc小于顶侧上的开口直径Df和背侧处的开口直径Dr的平均。
上述电镀过程优选包括:通过无电解镀在绝缘材料1的两个表面和贯通孔3的内周表面上层叠无电解镀层7过程;以及使用无电解镀层7作为被附着物通过电解镀来层叠电解镀层8的过程。如上所述,通过形成无电解镀层7并且然后在无电解镀层7上层叠电解镀层8,能够容易且廉价地形成致密且均匀的金属镀层2。
<优势>
在这种印刷电路板中,贯通孔3的内径从绝缘材料1的顶面到背面单调地减小,使得在电解镀期间首先堵塞贯通孔3的背侧上的端部,以形成金属镀层2,并且电镀金属从背侧起顺序沉积。此外,在该印刷电路板中,由于贯通孔3在绝缘材料1的厚度方向上的中心处的内径Dc小于顶侧上的开口直径Df和背侧上的开口直径Dr的平均,所以贯通孔3的直径在顶侧的端部处局部地增大。因此,即使当电镀电流集中在贯通孔3和绝缘材料1的内周表面的拐角上,并且即使当电镀厚度变得局部很大时,贯通孔3的顶侧上的端部也不会在早期被堵塞,并且不会产生空隙。因此,通过使贯通孔3的内径的减小率相对小并且使顶侧的开口直径相对小,能够有效地沉积电镀金属,并且能够使通过由电镀金属填充贯通孔3而形成的形成在通孔6的顶侧上的凹部变小。因此,当在金属镀层2的表面上层叠诸如覆盖物的附加层时,空气不会留在通孔6的顶侧的凹部中,并且不会不利地影响印刷电路板。
[其它实施例]
本文中所公开的实施例应被认为在所有方面都是说明性的,而不是限制性的。本发明的范围不限于上述实施例的构造,而是由所附权利要求所阐述,并且旨在包括在权利要求和等同物的含义和范围内的所有变型。
印刷电路板可以包括涂覆金属镀层的阻焊剂、诸如覆盖层的附加功能层、提供多层电路板的附加绝缘材料和金属镀层等。
如图1中所示,印刷电路板不限于贯通孔的内表面相对于中心轴线的倾角不连续地变化的印刷电路板。如图3中所示,贯通孔的内表面相对于中心轴线的倾角可以从顶侧到背侧逐渐且连续地减小。
此外,在印刷电路板中,如图4中所示,贯通孔的内表面相对于中心轴线的倾角可以从顶侧到背侧增加并然后减小。在图4中,贯通孔的内表面相对于中心轴线的倾角连续地改变,但是贯通孔的内表面相对于中心轴线的倾角可以不连续地改变,以便形成一个或多个角度。
可以通过在无电解镀层的整个表面上形成无电解镀层来将印刷电路板图案化成形成期望的导电图案,也就是说,通过在绝缘材料的两个表面上层叠电镀金属层,并且然后层叠抗蚀图案,以通过蚀刻选择性地移除电镀金属层。
在印刷电路板中,可以省略无电解镀层。例如,可以通过蒸汽沉积、溅射、施加和烧制包含导电颗粒的墨水等来在绝缘材料的两个表面和贯通孔的内周表面上形成薄的下层导电层,并且可以通过电解镀在作为被附着物的下层导电层上形成金属镀层。
可以通过使用除激光以外的方法在绝缘材料中形成贯通孔来制造印刷电路板。
附图标记说明
1 绝缘材料
2 金属镀层
3 通孔
4 第一金属层
5 第二金属层
6 通孔
7 无电解镀层
8 电解镀层
Claims (6)
1.一种印刷电路板,包括:
板状或片状绝缘材料,所述板状或片状绝缘材料具有贯通孔;以及
金属镀层,所述金属镀层被层叠在所述绝缘材料的两个表面和所述贯通孔的内周表面上,
其中,所述贯通孔的内径从所述绝缘材料的顶面到背面单调地减小,以及
其中,所述贯通孔在所述绝缘材料的厚度方向的中心处的内径小于顶侧上的开口直径和背侧上的开口直径的平均。
2.根据权利要求1所述的印刷电路板,
其中,所述贯通孔包括特定区域,
其中,所述特定区域包括顶侧端部和背侧端部,
其中,所述顶侧端部位于如下位置处:所述位置在厚度方向上与所述绝缘材料的所述顶面的距离是所述绝缘材料的平均厚度的0.1倍以上且0.5倍以下,并且
其中,所述背侧端部位于所述背侧的开口处,并且
其中,所述特定区域的直径的减小率是恒定的。
3.根据权利要求2所述的印刷电路板,其中,由所述贯通孔的、从所述特定区域的所述顶侧端部到所述绝缘材料的所述顶面的内壁和所述贯通孔在所述厚度方向上的中心轴线所形成的平均倾角为40度以上和70度以下。
4.根据权利要求1、权利要求2或权利要求3所述的印刷电路板,其中,所述贯通孔在所述顶侧上的所述开口直径是被层叠在所述绝缘材料的所述两个表面上的所述金属镀层的平均厚度的2.0倍以上且3.0倍以下,
其中,所述贯通孔在所述背侧上的所述开口直径是所述顶侧上的开口直径的0.20倍以上且0.40倍以下。
5.根据权利要求1至4中的任一项所述的印刷电路板,其中,所述绝缘材料的平均厚度为10μm以上且50μm以下,并且
其中,被层叠在所述两个表面上的所述金属镀层的平均厚度是3μm以上且50μm以下。
6.一种制造印刷电路板的方法,包括:
利用激光在板状或片状绝缘材料上形成贯通孔的步骤;
利用激光穿过整个外周来切割所述贯通孔在顶侧上的端部、以扩大所述贯通孔在所述顶侧上的开口直径的步骤;以及
在所述绝缘材料的两个表面和所述贯通孔的内周面上层叠金属的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182781A JP2019057697A (ja) | 2017-09-22 | 2017-09-22 | プリント配線板及びプリント配線板の製造方法 |
JP2017-182781 | 2017-09-22 | ||
PCT/JP2018/027615 WO2019058745A1 (ja) | 2017-09-22 | 2018-07-24 | プリント配線板及びプリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111096088A true CN111096088A (zh) | 2020-05-01 |
CN111096088B CN111096088B (zh) | 2023-04-18 |
Family
ID=65809653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880060449.3A Active CN111096088B (zh) | 2017-09-22 | 2018-07-24 | 印刷电路板和制造印刷电路板的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10980114B2 (zh) |
JP (1) | JP2019057697A (zh) |
CN (1) | CN111096088B (zh) |
WO (1) | WO2019058745A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI764583B (zh) * | 2021-02-22 | 2022-05-11 | 大陸商常州欣盛半導體技術股份有限公司 | 雙面及多層fpc用基板及其加工方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706705B (zh) * | 2019-06-21 | 2020-10-01 | 唐虞企業股份有限公司 | 電路板及其製造方法 |
TWI705746B (zh) * | 2019-10-14 | 2020-09-21 | 嘉聯益科技股份有限公司 | 軟性電路板及其微型通孔的加工方法 |
CN112738989A (zh) * | 2019-10-14 | 2021-04-30 | 嘉联益科技(苏州)有限公司 | 软性电路板及其微型通孔的加工方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124615A (ja) * | 1998-10-15 | 2000-04-28 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
JP2003347700A (ja) * | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
US20090114338A1 (en) * | 2005-12-12 | 2009-05-07 | Yoshihiro Kawakita | Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material |
CN101516165A (zh) * | 2008-02-22 | 2009-08-26 | Tdk株式会社 | 印刷配线板及其制造方法 |
US20170094801A1 (en) * | 2015-06-02 | 2017-03-30 | Ethertronics, Inc. | Method for manufacturing a circuit having a lamination layer using laser direct structuring process |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6318697A (ja) * | 1986-07-11 | 1988-01-26 | 日本電気株式会社 | 多層配線基板 |
JP2004311919A (ja) | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
TWI235019B (en) * | 2004-07-27 | 2005-06-21 | Unimicron Technology Corp | Process of conductive column and circuit board with conductive column |
KR20180095350A (ko) * | 2017-02-17 | 2018-08-27 | 삼성전기주식회사 | 기판 및 기판의 제조방법 |
-
2017
- 2017-09-22 JP JP2017182781A patent/JP2019057697A/ja active Pending
-
2018
- 2018-07-24 US US16/640,435 patent/US10980114B2/en active Active
- 2018-07-24 WO PCT/JP2018/027615 patent/WO2019058745A1/ja active Application Filing
- 2018-07-24 CN CN201880060449.3A patent/CN111096088B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124615A (ja) * | 1998-10-15 | 2000-04-28 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
JP2003347700A (ja) * | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
US20090114338A1 (en) * | 2005-12-12 | 2009-05-07 | Yoshihiro Kawakita | Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material |
CN101516165A (zh) * | 2008-02-22 | 2009-08-26 | Tdk株式会社 | 印刷配线板及其制造方法 |
US20170094801A1 (en) * | 2015-06-02 | 2017-03-30 | Ethertronics, Inc. | Method for manufacturing a circuit having a lamination layer using laser direct structuring process |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI764583B (zh) * | 2021-02-22 | 2022-05-11 | 大陸商常州欣盛半導體技術股份有限公司 | 雙面及多層fpc用基板及其加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019057697A (ja) | 2019-04-11 |
US20200196445A1 (en) | 2020-06-18 |
WO2019058745A1 (ja) | 2019-03-28 |
US10980114B2 (en) | 2021-04-13 |
CN111096088B (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111096088B (zh) | 印刷电路板和制造印刷电路板的方法 | |
EP1707315B1 (en) | Production method for pattern-worked porous molding or nonwoven fabric, and electric circuit components | |
JP6826197B2 (ja) | プリント配線板及びその製造方法 | |
JP2023105242A (ja) | プリント配線板 | |
WO2016063799A1 (ja) | フレキシブルプリント配線板及びその製造方法 | |
KR101598500B1 (ko) | 인쇄 회로 기판 전구체 및 인쇄 회로 기판 전구체와 연성 인쇄 회로 기판의 제조 방법 | |
JP4862508B2 (ja) | 導体パターン形成方法 | |
JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
CN114990503B (zh) | 镀膜方法、镀膜设备和电子设备 | |
CN112088585B (zh) | 印刷配线板和用于制造印刷配线板的方法 | |
US10917967B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
CN110999546B (zh) | 印刷电路板 | |
JP7032128B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2009081212A (ja) | プリント配線板の製造方法 | |
JPH03266306A (ja) | 異方導電フィルムの製造方法 | |
JP2003318501A (ja) | 配線基板 | |
JP7485223B2 (ja) | プリント配線板 | |
JP2004064022A (ja) | プリント配線基板及びその製造方法 | |
KR20100137811A (ko) | 피막을 갖는 인쇄회로기판 및 그 제조방법 | |
JP2017011247A (ja) | 配線基板の製造方法 | |
JP4176105B2 (ja) | プリント配線板 | |
CN114080100A (zh) | 线路板及其孔洞的形成方法 | |
JP2006324490A (ja) | 電子部品及びその製造方法 | |
JP2005064121A (ja) | 配線基板及びその製造方法 | |
JP2004087911A (ja) | 多層配線基板及びその製造に用いるめっき装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |