CN114990503B - 镀膜方法、镀膜设备和电子设备 - Google Patents

镀膜方法、镀膜设备和电子设备 Download PDF

Info

Publication number
CN114990503B
CN114990503B CN202210756941.2A CN202210756941A CN114990503B CN 114990503 B CN114990503 B CN 114990503B CN 202210756941 A CN202210756941 A CN 202210756941A CN 114990503 B CN114990503 B CN 114990503B
Authority
CN
China
Prior art keywords
hole
sub
sputtering
sputtering layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210756941.2A
Other languages
English (en)
Other versions
CN114990503A (zh
Inventor
叶颖隆
张志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Original Assignee
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
Yecheng Optoelectronics Wuxi Co Ltd
General Interface Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interface Optoelectronics Shenzhen Co Ltd, Interface Technology Chengdu Co Ltd, Yecheng Optoelectronics Wuxi Co Ltd, General Interface Solution Ltd filed Critical Interface Optoelectronics Shenzhen Co Ltd
Priority to CN202210756941.2A priority Critical patent/CN114990503B/zh
Publication of CN114990503A publication Critical patent/CN114990503A/zh
Application granted granted Critical
Publication of CN114990503B publication Critical patent/CN114990503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/04—Tubes; Rings; Hollow bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Abstract

本申请涉及一种镀膜方法、镀膜设备和电子设备。一种镀膜方法，用于对待镀膜基材进行镀膜，待镀膜基材包括相背设置的第一表面和第二表面，镀膜方法包括：在待镀膜基材上形成从第一表面贯穿至第二表面的通孔；将待镀膜基材设置于承载部；对靶材进行轰击，以在第一表面上形成有延伸覆盖至通孔的孔壁的第一溅镀层；将溅镀后的待镀膜基材翻面，再将翻面后的待镀膜基材设置于承载部；对靶材进行轰击，以在第二表面上形成有延伸覆盖至通孔的孔壁的第二溅镀层，且使第二溅镀层与第一溅镀层在通孔的孔壁处彼此连接而导通。可省去传统电极形成过程中的化镀工序，并提高电子电路基板的生产效率。

Description

镀膜方法、镀膜设备和电子设备
技术领域
本申请涉及电极技术领域，特别是涉及一种镀膜方法、镀膜设备和电子设备。
背景技术
电子设备如显示器中的电子电路基板的制造过程包括电极的形成过程。相关技术中，电极的形成过程包括：对基材的上表面和下表面分别进行溅镀作业，以形成溅镀层；对基材进行电镀，以在溅镀层上形成电镀层；对基材进行钻孔，以形成一贯穿基材、溅镀层和电镀层的通孔；对基材进行化镀作业，以形成导通上表面上的溅镀层和下表面上的溅镀层的化镀层。
然而，传统的电极形成过程较为繁琐，导致电子电路基板的生产效率较低。
发明内容
基于此，有必要针对传统的电极形成过程较为繁琐而导致电子电路基板的生产效率较低的问题，提供一种镀膜方法、镀膜设备和电子设备。
根据本申请的一个方面，提供了一种镀膜方法，用于对待镀膜基材进行镀膜，所述待镀膜基材包括相背设置的第一表面和第二表面，所述镀膜方法包括：
在所述待镀膜基材上形成从所述第一表面贯穿至所述第二表面的通孔；
将所述待镀膜基材设置于承载部；其中，所述待镀膜基材的所述第二表面贴敷于所述承载部；所述通孔朝向靶材，且所述通孔的中心轴线与所述靶材的溅射方向相交形成预设角度；
对所述靶材进行轰击，以在所述第一表面上形成有延伸覆盖至所述通孔的孔壁的第一溅镀层；
将溅镀后的所述待镀膜基材翻面，再将翻面后的所述待镀膜基材设置于承载部；其中，所述通孔的中心轴线与靶材的溅射方向相交形成预设角度；
对所述靶材进行轰击，以在所述第二表面上形成有延伸覆盖至所述通孔的孔壁的第二溅镀层，且使所述第二溅镀层与所述第一溅镀层在所述通孔的孔壁处彼此连接而导通。
在其中一个实施例中，所述第一溅镀层包括形成于所述第一表面的第一子溅镀层，以及形成于所述通孔的孔壁的第二子溅镀层；
所述第一子溅镀层和所述第二子溅镀层连接为一体结构；
所述第二溅镀层包括形成于所述第二表面的第三子溅镀层，以及形成于所述通孔的孔壁的第四子溅镀层；
所述第三子溅镀层和所述第四子溅镀层连接为一体结构；
所述第二子溅镀层远离所述第一子溅镀层的一侧与所述第四子溅镀层远离所述第三子溅镀层的一侧连接为一体结构。
在其中一个实施例中，所述第二子溅镀层在第一方向上的最小尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-60％；
所述第四子溅镀层在第一方向上的最小尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-60％；
其中，所述第一方向平行于所述通孔的径向方向。
在其中一个实施例中，所述第二子溅镀层在第一方向上的最大尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-70％；
所述第四子溅镀层在第一方向上的最大尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-70％；
其中，所述第一方向平行于所述通孔的径向方向。
在其中一个实施例中，所述承载部包括曲面，所述待镀膜基材由柔性材料制成；
所述将所述待镀膜基材设置于承载部，包括：
将所述待镀膜基材设置于承载部的曲面。
在其中一个实施例中，所述曲面被构造为球面。
在其中一个实施例中，所述在所述待镀膜基材上形成从所述第一表面贯穿至所述第二表面的通孔，包括：
在所述待镀膜基材上形成沿所述待镀膜基材的纵长方向间隔布设的多个所述通孔；
所述将所述待镀膜基材设置于承载部之后，所述镀膜方法还包括：
选定至少一所述通孔；
旋转所述承载部，以使选定的所述通孔的中心轴与靶材的溅射方向相交形成预设角度。
在其中一个实施例中，所述通孔的孔径为d，所述待镀膜基材的厚度为D；
其中，d/D＝a，a大于3：10。
在其中一个实施例中，所述待镀膜基材的厚度为0.2毫米-0.4毫米，所述通孔的孔径为50微米-100微米。
在其中一个实施例中，所述对所述靶材进行轰击，以在所述第二表面上形成有延伸覆盖至所述通孔的孔壁的第二溅镀层，且使所述第二溅镀层与所述第一溅镀层在所述通孔的孔壁处彼此连接而导通之后，所述镀膜方法还包括：
在彼此连接的所述第一溅镀层和所述第二溅镀层上形成电镀层。
根据本申请的另一个方面，提供了一种电子设备，包括电极，所述电极由上述的镀膜方法制得。
根据本申请的另一个方面，还提供了一种镀膜设备，利用所述镀膜设备实施上述的镀膜方法；
所述镀膜设备包括粒子溅射装置以及用于放置待镀膜基材的承载部；
所述粒子溅射装置包括靶材。
上述镀膜方法、镀膜设备和电子设备，在对靶材进行轰击的过程中，溅镀材料能附着于该通孔的孔壁上一半以上的部分，即形成的第一溅镀层能延伸覆盖至通孔的孔壁上，且覆盖于通孔的孔壁的第一部分，形成的第二溅镀层能延伸覆盖至通孔的孔壁上，且覆盖于通孔的孔壁的第二部分，且通孔的孔壁的第一部分和通孔的孔壁的第二部分具有重叠部分，如此，可使第二溅镀层与第一溅镀层在通孔的孔壁处彼此连接而导通，可省去传统电极形成过程中的化镀工序(传统电极形成过程中，化镀工序用于实现上表面和下表面上的溅镀层的导通)，节省了工序，有利于提高电子电路基板的生产效率。
附图说明
图1示出了本申请一实施例中的镀膜方法的流程示意图；
图2示出了本申请一实施例中的镀膜装置和待镀膜基材的结构示意图；
图3示出了图2的局部放大示意图；
图4示出了在待镀膜基材上形成第一溅镀层和第二溅镀层的过程示意图；
图5示出了第一溅镀层和第二溅镀层的结构示意图；
图6示出了本申请另一实施例中的镀膜方法的流程示意图；
图7示出了本申请的待镀膜基材、第一溅镀层、第二溅镀层和电镀层的结构示意图。
图中：110、待镀膜基材；111、第一表面；112、第二表面；113、通孔；121、第一溅镀层；1211、第一子溅镀层；1212、第二子溅镀层；122、第二溅镀层；1221、第三子溅镀层；1222、第四子溅镀层；130、电镀层；131、第一电镀层；132、第二电镀层；200、承载部；201、曲面；300、靶材。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
图1示出了本申请一实施例中的镀膜方法的流程示意图，图2示出了本申请一实施例中的镀膜装置的结构示意图，图3是图2的A处的放大示意图。
请参阅图1-图4，本申请一实施例提供的镀膜方法，用于对待镀膜基材110进行镀膜，其中，待镀膜基材110包括相背设置的第一表面111和第二表面112。
镀膜方法包括：
S210、在待镀膜基材110上形成从第一表面111贯穿至第二表面112的通孔113。
S220、将待镀膜基材110设置于承载部200，其中，待镀膜基材110的第二表面112贴敷于承载部200，通孔113朝向靶材300，且通孔113的中心轴线与靶材300的溅射方向相交形成预设角度。可以将待镀膜基材110贴敷于承载部200，也可以采用其他方式将待镀膜基材110固定于承载部200，在此不作具体限制。
S230、对靶材300进行轰击，以在第一表面111上形成有延伸覆盖至通孔113的孔壁的第一溅镀层121。
S240、将溅镀后的待镀膜基材110翻面，再将翻面后的待镀膜基材110设置于承载部200。其中，通孔113的中心轴线与靶材300的溅射方向相交形成预设角度。
S250、对靶材300进行轰击，以在第二表面112上形成有延伸覆盖至通孔113的孔壁的第二溅镀层122，且使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通。
上述镀膜方法，利用通孔113的中心轴线与靶材300的溅射方向相交形成预设角度，结合通孔113朝向靶材300，通孔113的孔壁沿平行于通孔113的中心轴线延伸，可使通孔113的孔壁能朝向靶材300且与靶材300的溅射方向相交形成预设角度，结合第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通，可以理解的是，在对靶材300进行轰击的过程中，溅镀材料能附着于该通孔113的孔壁上一半以上的部分，即形成的第一溅镀层121能延伸覆盖至通孔113的孔壁上，且覆盖于通孔113的孔壁的第一部分，形成的第二溅镀层122能延伸覆盖至通孔113的孔壁上，且覆盖于通孔113的孔壁的第二部分，且通孔113的孔壁的第一部分和通孔113的孔壁的第二部分具有重叠部分，如此，可使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通，可省去传统电极形成过程中的化镀工序(传统电极形成过程中，化镀工序用于实现上表面和下表面上的溅镀层的导通)，节省了工序，有利于提高电子电路基板的生产效率。
其中，步骤S230和步骤S250均可在真空环境中进行。示例地，对靶材300进行轰击之前，使对靶材300进行轰击过程中的真空度为0.2Pa～0.7Pa。
具体地，靶材300的材质包括但不限于Ag、Au、Ni、Cr、Cu、Al、Mo、Ti、含Ag合金、含Ni合金、含Cu合金、含Al合金和含Ti合金中的至少一种。如此，第一溅镀层121和第二溅镀层122的材质也对应地为Ag、Au、Ni、Cr、Cu、Al、Mo、Ti、含Ag合金、含Ni合金、含Cu合金、含Al合金和含Ti合金中至少一种。
在一些实施例中，在步骤S210之前，还包括对待镀膜基材110进行清洗的步骤。通过上述清洗的过程，能够去除待镀膜基材110的有机物，以达到洁净待镀膜基材110，增加待镀膜基材110与溅镀层(溅镀层包括第一溅镀层121和122第二溅镀层)之间的附着力的作用，有利于后续的镀膜处理。
在一些实施例中，请参阅图3及图4，第一溅镀层121包括形成于第一表面111的第一子溅镀层1211，以及形成于通孔113的孔壁的第二子溅镀层1212，第一子溅镀层1211和第二子溅镀层1212连接为一体结构。第二溅镀层122包括形成于第二表面112的第三子溅镀层1221，以及形成于通孔113的孔壁的第四子溅镀层1222，第三子溅镀层1221和第四子溅镀层1222连接为一体结构，第二子溅镀层1212远离第一子溅镀层1211的一侧与第四子溅镀层1222远离第三子溅镀层1221的一侧连接为一体结构。
可以理解的是，第一溅镀层121的第二子溅镀层1212在通孔113的孔壁上的正投影，与第二溅镀层122的第四子溅镀层1222在通孔113的孔壁上的正投影彼此重叠，如此，有利于第二子溅镀层1212远离第一子溅镀层1211的一侧与第四子溅镀层1222远离第三子溅镀层1221的一侧连接为一体结构，进而使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通。
在一些实施例中，第二子溅镀层1212在第一方向上的最小尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-60％，第四子溅镀层1222在第一方向上的最小尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-60％。其中，第一方向平行于通孔113的径向方向。
若第二子溅镀层1212和第四子溅镀层1222的厚度过小，则会影响第二溅镀层122与第一溅镀层121彼此的导通，故需要将第二子溅镀层1212和第四子溅镀层1222在第一方向上的最小尺寸为设置在适宜的范围内，以更好地保证第二溅镀层122与第一溅镀层121的导通。
在一些实施例中，若第二子溅镀层1212和第四子溅镀层1222的厚度过大，则会影响通孔113的使用空间；故使第二子溅镀层1212在第一方向上的最大尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-70％，第四子溅镀层1222在第一方向上的最大尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-70％。其中，第一方向平行于通孔113的径向方向。如此，有利于在通孔113上进行进一步地工序。
在一些实施例中，请参阅图4及图5，利用本申请的镀膜方法形成第一溅镀层121和第二溅镀层122后，形成的电极的导通性通过测试，测得通孔113两侧的第一子溅镀层1211的厚度分别为1.1微米和1.0微米，测得通孔113两侧的第三子溅镀层1221的厚度分别为1.1微米和1.15微米，测得通孔113两侧的第四子溅镀层1222的厚度分别a和b，通孔113两侧且位于第二子溅镀层1212和第四子溅镀层1222的重叠处的厚度分别为c和d，测得通孔113两侧的第二子溅镀层1212的厚度分别e和f，可以理解，a、b、c、d、e、f为各自在通孔113的径向方向上的尺寸，为了提高第一子溅镀层1211和所述第三子溅镀层1221的平均厚度的准确性，将测得的通孔113两侧的第一子溅镀层1211的厚度和测得的通孔113两侧的第三子溅镀层1221的厚度一起取平均值为i，i＝(1.1微米+1.0微米+1.1微米+1.15微米)/4＝1.0875微米。a和b取平均值为(0.68微米+0.72微米)/2＝0.7微米，该平均值相对于i的占比为64％；c和d取平均值为(0.55微米+0.57微米)/2＝0.56微米，该平均值相对于i的占比为51％；e和f取平均值为(0.66微米+0.63微米)/2＝0.645微米，该平均值相对于i的占比为59％。由此可以反向验证：第二子溅镀层1212在第一方向上的最小尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-60％，第四子溅镀层1222在第一方向上的最小尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-60％，且第二子溅镀层1212在第一方向上的最大尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-70％，第四子溅镀层1222在第一方向上的最大尺寸为第一子溅镀层1211和第三子溅镀层1221的平均厚度的50％-70％，此时，形成的电极的导通性较好。
在一些实施例中，请参阅图2及图3，承载部200包括曲面201，待镀膜基材110由柔性材料制成。将待镀膜基材110设置于承载部200，包括：将待镀膜基材110设置于承载部200的曲面201。
当待镀膜基材110的第二表面112贴敷于承载部200的曲面201，结合外圈尺寸大于内圈尺寸，可以理解的是，贴敷于曲面201的待镀膜基材110的通孔113的外端开口会增大，在对靶材300进行轰击的过程中，不同溅射方向的溅镀材料都能附着于通孔113的孔壁上，以便溅镀材料能附着于通孔113的孔壁上一半以上的部分，使第二溅镀层122与第一溅镀层121能更好地彼此连接而导通。
在一些实施例中，柔性材料包括但不限于PET、PVDF、PI、COP和超薄玻璃中的至少一种。
在一些实施例中，曲面201被构造为球面，可使通孔113的外端沿球面延伸，以便在对靶材300进行轰击的过程中不同溅射方向的溅镀材料均能附着于该通孔113的孔壁，以更好地保证第二溅镀层122与第一溅镀层121彼此连接而导通。
在一些实施例中，请参阅图2，在待镀膜基材110上形成从第一表面111贯穿至第二表面112的通孔113，包括：
在待镀膜基材110上形成沿待镀膜基材110的纵长方向间隔布设的多个通孔113。
请参阅图6，将待镀膜基材110设置于承载部200之后，镀膜方法还包括：
S221、选定至少一通孔113；
S222、旋转承载部200，以使选定的通孔113的中心轴与靶材300的溅射方向相交形成预设角度。
如此，能保证对靶材300进行轰击的过程中溅镀材料能附着于通孔113的孔壁上一半以上的部分，进而使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通。依此类推，可旋转承载部200，使任一被选定的通孔113中心轴与靶材300的溅射方向相交形成预设角度，进而使第二溅镀层122与第一溅镀层121能够在任一被选定的通孔113的孔壁处彼此连接而导通。
在本实施例中，请参阅图6，将溅镀后的待镀膜基材110翻面，再将翻面后的待镀膜基材110设置于承载部200之后，也可以包括步骤S221和步骤S222。
在一些实施例中，预设角度为30°-60°，若预设角度过小或过大，则在对靶材300进行轰击的过程中溅镀材料均不容易附着于通孔113的孔壁上一半以上的部分，故需要使预设角度控制在适宜的范围内，比如，预设角度设置为30°-60°，如此，可在对靶材300进行轰击的过程中溅镀材料能够较为容易地附着于通孔113的孔壁上一半以上的部分，以保证第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通。
在一些实施例中，通孔113的孔径为d，待镀膜基材110的厚度为D，其中，d/D＝a，a大于3：10。
通孔113的孔径可根据待镀膜基材110的厚度进行设定，以更好地保证第二溅镀层122与第一溅镀层121彼此连接而导通。
在一些实施例中，待镀膜基材110的厚度为0.2毫米-0.4毫米，通孔113的孔径为50微米-100微米。
若通孔113的孔径过小，则会影响不同溅射方向的溅镀材料附着于通孔113的孔壁，若通孔113的孔径过大，则会占用待镀膜基材110的使用尺寸。故需要使通孔113的孔径控制在合适的范围内，既能保证在对靶材300进行轰击的过程中不同溅射方向的溅镀材料均能附着于通孔113的孔壁，以保证形成的第一溅镀层121和第二溅镀层122能附着于通孔113的孔壁上一半以上的部分，又不影响待镀膜基材110的使用尺寸。
在一些实施例中，请参阅图6及图7，对靶材300进行轰击，以在第二表面112上形成有延伸覆盖至通孔113的孔壁的第二溅镀层122，且使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通之后，镀膜方法还包括：
S260、在彼此连接的第一溅镀层121和第二溅镀层122上形成电镀层130。因第一溅镀层121和第二溅镀层122彼此导通，如此，能够利用电镀工艺在第一溅镀层121和第二溅镀层122上形成连续的电镀层130，有利于提高导电层的厚度，进而提高电极的可靠性，同时，相较于溅镀工艺，电镀工艺的效率更高。
在一些实施例中，电镀层130包括形成于第一溅镀层121的第一电镀层131，以及形成于第二溅镀层122的第二电镀层132；第二电镀层132延伸覆盖至第一电镀层131，并与第一电镀层131连接为一体结构。
既能提高导电层的厚度，进而提高电极的可靠性，又能提高电极的制作效率。
本申请一实施例公开的电子设备，包括电极，电极由上述的镀膜方法制得。
本申请一实施例公开的镀膜设备，利用镀膜设备实施上述的镀膜方法，其中，镀膜设备包括粒子溅射装置以及用于放置待镀膜基材110的承载部200，粒子溅射装置包括靶材300。如此，将待镀膜基材110设置于承载部200后，可利用粒子溅射装置对靶材300进行轰击，以在第一表面111上形成有延伸覆盖至通孔113的孔壁的第一溅镀层121，将溅镀后的待镀膜基材110翻面，再将翻面后的待镀膜基材110设置于承载部200，其中，通孔113的中心轴线与靶材300的溅射方向相交形成预设角度；再利用粒子溅射装置对靶材300进行轰击，以在第二表面112上形成有延伸覆盖至通孔113的孔壁的第二溅镀层122，且使第二溅镀层122与第一溅镀层121在通孔113的孔壁处彼此连接而导通。
在一些实施例中，承载部200呈球状，承载部200具有球面，待镀膜基材110由柔性材料制成，如此，可使待镀膜基材110沿球面延展，有利于提高通孔113的外端开口，在对靶材300进行轰击的过程中，不同溅射方向的溅镀材料都能附着于通孔113的孔壁上，以便形成的第二溅镀层122与第一溅镀层121均能覆盖通孔113的孔壁上一半以上的部分，使第二溅镀层122与第一溅镀层121能更好地彼此连接而导通。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种镀膜方法，用于对待镀膜基材进行镀膜，所述待镀膜基材包括相背设置的第一表面和第二表面，其特征在于，所述镀膜方法包括：
在所述待镀膜基材上形成从所述第一表面贯穿至所述第二表面的通孔；
将所述待镀膜基材设置于承载部；其中，所述待镀膜基材的所述第二表面贴敷于所述承载部；所述通孔朝向靶材，且所述通孔的中心轴线与所述靶材的溅射方向相交形成预设角度；
对所述靶材进行轰击，以在所述第一表面上形成有延伸覆盖至所述通孔的孔壁的第一溅镀层；
将溅镀后的所述待镀膜基材翻面，再将翻面后的所述待镀膜基材设置于承载部；其中，所述通孔的中心轴线与靶材的溅射方向相交形成预设角度；
对所述靶材进行轰击，以在所述第二表面上形成有延伸覆盖至所述通孔的孔壁的第二溅镀层，且使所述第二溅镀层与所述第一溅镀层在所述通孔的孔壁处彼此连接而导通；
其中，所述承载部包括曲面，所述待镀膜基材由柔性材料制成；
所述将所述待镀膜基材设置于承载部，包括：
将所述待镀膜基材设置于承载部的曲面；
所述预设角度为30°-60°；
所述第一溅镀层包括形成于所述第一表面的第一子溅镀层，以及形成于所述通孔的孔壁的第二子溅镀层；
所述第一子溅镀层和所述第二子溅镀层连接为一体结构；
所述第二溅镀层包括形成于所述第二表面的第三子溅镀层，以及形成于所述通孔的孔壁的第四子溅镀层；
所述第三子溅镀层和所述第四子溅镀层连接为一体结构；
所述第二子溅镀层远离所述第一子溅镀层的一侧与所述第四子溅镀层远离所述第三子溅镀层的一侧连接为一体结构；
所述第二子溅镀层在第一方向上的最小尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-60％；
所述第四子溅镀层在第一方向上的最小尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-60％；
其中，所述第一方向平行于所述通孔的径向方向；
所述第二子溅镀层在第一方向上的最大尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-70％；
所述第四子溅镀层在第一方向上的最大尺寸为所述第一子溅镀层和所述第三子溅镀层的平均厚度的50％-70％；
其中，所述第一方向平行于所述通孔的径向方向。
2.根据权利要求1所述的镀膜方法，其特征在于，对所述靶材进行轰击之前，使对所述靶材进行轰击过程中的真空度为0.2Pa～0.7Pa。
3.根据权利要求1所述的镀膜方法，其特征在于，所述靶材的材质包括但不限于Ag、Au、Ni、Cr、Cu、Al、Mo、Ti、含Ag合金、含Ni合金、含Cu合金、含Al合金和含Ti合金中的至少一种。
4.根据权利要求1所述的镀膜方法，其特征在于，所述在所述待镀膜基材上形成从所述第一表面贯穿至所述第二表面的通孔之前，所述镀膜方法还包括：对所述待镀膜基材进行清洗。
5.根据权利要求1所述的镀膜方法，其特征在于，所述曲面被构造为球面。
6.根据权利要求1所述的镀膜方法，其特征在于，所述在所述待镀膜基材上形成从所述第一表面贯穿至所述第二表面的通孔，包括：
在所述待镀膜基材上形成沿所述待镀膜基材的纵长方向间隔布设的多个所述通孔；
所述将所述待镀膜基材设置于承载部之后，所述镀膜方法还包括：
选定至少一所述通孔；
旋转所述承载部，以使选定的所述通孔的中心轴与靶材的溅射方向相交形成预设角度。
7.根据权利要求1所述的镀膜方法，其特征在于，所述通孔的孔径为d，所述待镀膜基材的厚度为D；
其中，d/D＝a，a大于3：10。
8.根据权利要求7所述的镀膜方法，其特征在于，所述待镀膜基材的厚度为0.2毫米-0.4毫米，所述通孔的孔径为50微米-100微米。
9.根据权利要求1所述的镀膜方法，其特征在于，所述对所述靶材进行轰击，以在所述第二表面上形成有延伸覆盖至所述通孔的孔壁的第二溅镀层，且使所述第二溅镀层与所述第一溅镀层在所述通孔的孔壁处彼此连接而导通之后，所述镀膜方法还包括：
在彼此连接的所述第一溅镀层和所述第二溅镀层上形成电镀层。
10.根据权利要求9所述的镀膜方法，其特征在于，所述电镀层包括形成于第一溅镀层的第一电镀层，以及形成于第二溅镀层的第二电镀层；第二电镀层延伸覆盖至第一电镀层，并与第一电镀层连接为一体结构。
11.一种电子设备，其特征在于，包括电极，所述电极由权利要求1-10任一项所述的镀膜方法制得。
12.一种镀膜设备，其特征在于，利用所述镀膜设备实施如权利要求1-10任一项所述的镀膜方法；
所述镀膜设备包括粒子溅射装置以及用于放置待镀膜基材的承载部；
所述粒子溅射装置包括靶材。
CN202210756941.2A 2022-06-30 2022-06-30 镀膜方法、镀膜设备和电子设备 Active CN114990503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210756941.2A CN114990503B (zh) 2022-06-30 2022-06-30 镀膜方法、镀膜设备和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210756941.2A CN114990503B (zh) 2022-06-30 2022-06-30 镀膜方法、镀膜设备和电子设备

Publications (2)

Publication Number Publication Date
CN114990503A CN114990503A (zh) 2022-09-02
CN114990503B true CN114990503B (zh) 2023-12-12

Family

ID=83019760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210756941.2A Active CN114990503B (zh) 2022-06-30 2022-06-30 镀膜方法、镀膜设备和电子设备

Country Status (1)

Country Link
CN (1) CN114990503B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116463595B (zh) * 2023-06-19 2023-10-27 润芯感知科技(南昌)有限公司 溅射装置及使用其形成半导体结构的方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491509A (en) * 1984-03-09 1985-01-01 At&T Technologies, Inc. Methods of and apparatus for sputtering material onto a substrate
JPH0423489A (ja) * 1990-05-18 1992-01-27 Sumitomo Bakelite Co Ltd フレキシブル両面プリント回路板の製造方法
JPH07250487A (ja) * 1994-03-09 1995-09-26 Mitsubishi Electric Corp 静電フィルムアクチュエータ
WO1998020184A1 (en) * 1996-11-04 1998-05-14 Sola International Holdings Ltd. Sputter coating apparatus
JPH11186346A (ja) * 1997-12-19 1999-07-09 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JP2002344115A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 成膜方法及びプリント基板の製造方法
JP2003166068A (ja) * 2001-09-21 2003-06-13 Toshiba Corp 複合部材の製造方法及び複合部材形成用多孔質基材並びに複合部材形成用感光性化合物及び複合部材形成用組成物
JP2005332848A (ja) * 2004-05-18 2005-12-02 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006111898A (ja) * 2004-10-12 2006-04-27 Fujitsu Ltd 電子部品及びその製造方法
CN201733529U (zh) * 2010-05-11 2011-02-02 柏腾科技股份有限公司 利于溅镀导通薄膜的塑壳结构
CN201733566U (zh) * 2010-05-11 2011-02-02 柏腾科技股份有限公司 导通贯孔的溅镀薄膜结构
WO2015010036A1 (en) * 2013-07-18 2015-01-22 General Plasma, Inc. Method for manufacturing barrier films
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2017002355A (ja) * 2015-06-09 2017-01-05 株式会社高純度化学研究所 スパッタリングターゲット組立体
JP2017065054A (ja) * 2015-09-30 2017-04-06 東レ株式会社 ガスバリア性フィルムおよび電子デバイス
TW201731794A (zh) * 2016-03-15 2017-09-16 勤友光電股份有限公司 一種鍍膜方法
WO2018001523A1 (en) * 2016-07-01 2018-01-04 Applied Materials, Inc. Deposition apparatus for coating a flexible substrate and method of coating a flexible substrate
CN109887879A (zh) * 2017-12-06 2019-06-14 北京北方华创微电子装备有限公司 一种在孔内覆盖薄膜的方法及半导体加工设备
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技（成都）有限公司 电路板及电子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074710A (ja) * 1996-08-30 1998-03-17 Ricoh Co Ltd 半導体装置の製造方法及びスパッタ装置
JP5324724B2 (ja) * 2011-03-22 2013-10-23 パナソニック株式会社 不揮発性記憶装置の製造方法
EP2805358B1 (en) * 2012-01-18 2016-11-30 Nuvosun, Inc. Systems for forming photovoltaic cells on flexible substrates

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491509A (en) * 1984-03-09 1985-01-01 At&T Technologies, Inc. Methods of and apparatus for sputtering material onto a substrate
JPH0423489A (ja) * 1990-05-18 1992-01-27 Sumitomo Bakelite Co Ltd フレキシブル両面プリント回路板の製造方法
JPH07250487A (ja) * 1994-03-09 1995-09-26 Mitsubishi Electric Corp 静電フィルムアクチュエータ
WO1998020184A1 (en) * 1996-11-04 1998-05-14 Sola International Holdings Ltd. Sputter coating apparatus
JPH11186346A (ja) * 1997-12-19 1999-07-09 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JP2002344115A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 成膜方法及びプリント基板の製造方法
JP2003166068A (ja) * 2001-09-21 2003-06-13 Toshiba Corp 複合部材の製造方法及び複合部材形成用多孔質基材並びに複合部材形成用感光性化合物及び複合部材形成用組成物
JP2005332848A (ja) * 2004-05-18 2005-12-02 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006111898A (ja) * 2004-10-12 2006-04-27 Fujitsu Ltd 電子部品及びその製造方法
CN201733529U (zh) * 2010-05-11 2011-02-02 柏腾科技股份有限公司 利于溅镀导通薄膜的塑壳结构
CN201733566U (zh) * 2010-05-11 2011-02-02 柏腾科技股份有限公司 导通贯孔的溅镀薄膜结构
WO2015010036A1 (en) * 2013-07-18 2015-01-22 General Plasma, Inc. Method for manufacturing barrier films
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2017002355A (ja) * 2015-06-09 2017-01-05 株式会社高純度化学研究所 スパッタリングターゲット組立体
JP2017065054A (ja) * 2015-09-30 2017-04-06 東レ株式会社 ガスバリア性フィルムおよび電子デバイス
TW201731794A (zh) * 2016-03-15 2017-09-16 勤友光電股份有限公司 一種鍍膜方法
WO2018001523A1 (en) * 2016-07-01 2018-01-04 Applied Materials, Inc. Deposition apparatus for coating a flexible substrate and method of coating a flexible substrate
CN109887879A (zh) * 2017-12-06 2019-06-14 北京北方华创微电子装备有限公司 一种在孔内覆盖薄膜的方法及半导体加工设备
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技（成都）有限公司 电路板及电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈永常编.《复合软包装材料的制作与印刷》.中国轻工业出版社,2007,第127-128页. *

Also Published As

Publication number Publication date
CN114990503A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
KR100800130B1 (ko) 금속화 폴리이미드필름
CN114990503B (zh) 镀膜方法、镀膜设备和电子设备
TWI406614B (zh) 印刷配線基板及其製造方法
CN111096088B (zh) 印刷电路板和制造印刷电路板的方法
CN100482034C (zh) 金属层形成方法
KR101598500B1 (ko) 인쇄 회로 기판 전구체 및 인쇄 회로 기판 전구체와 연성 인쇄 회로 기판의 제조 방법
CN103052280A (zh) 具有导电通孔的基板的制法
KR20010062766A (ko) 프로브 구조물 및 이의 제조 방법
TWI537435B (zh) 凹版輥及其製造方法
CN116546736A (zh) 一种含有两种表面处理的pcb板制作方法及pcb板
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
CN114924102A (zh) 一种多层复合式探针及其制作方法
JP2005032901A (ja) 導電性シート
TWI249216B (en) Contacting component, method of producing the same, and test tool having the contacting component
US20020006512A1 (en) Corrosion-resistant conductive member
JP7063095B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2016215458A (ja) ロール状積層基板の製造方法及び積層基板
JP4113087B2 (ja) 積層メッキの製造方法、及び接続装置の製造方法
JP2001053211A (ja) 半導体装置とそのめっき方法
JP4153422B2 (ja) プリント配線板の製造方法
KR20160084689A (ko) 하드 코팅층을 포함하는 연성 인쇄회로기판
JP7457923B2 (ja) 実装基板及びその製造方法
KR101026000B1 (ko) 저항층 코팅 도전체 및 그 제조방법과 인쇄회로기판
JP2001250851A (ja) プローブ構造及びその製造方法、並びにウエハ一括コンタクトボード及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240112

Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province

Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee after: Interface Technology (Chengdu) Co., Ltd.

Patentee after: GENERAL INTERFACE SOLUTION Ltd.

Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province

Patentee before: Interface Technology (Chengdu) Co., Ltd.

Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd.

Patentee before: GENERAL INTERFACE SOLUTION Ltd.

TR01 Transfer of patent right