CN1110854C

CN1110854C - 半导体装置

Info

Publication number: CN1110854C
Application number: CN97190958A
Authority: CN
Inventors: 大池淳一郎
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1996-07-24
Filing date: 1997-07-10
Publication date: 2003-06-04
Anticipated expiration: 2017-07-10
Also published as: KR100374250B1; EP0855740A4; US6107665A; JP3169384B2; CN1198251A; EP0855740A1; WO1998003995A1; KR20000064236A

Abstract

本发明采用使多条的输入信号线和多条的输出信号线交叉连接，对每一输出信号线构成2个晶体管，在该晶体管之一的沟道区域中注入或扩散杂质使之变成平时为激活状态的办法，由于可以使之与多条输出信号线之一进行选择性电连接，所以借助于使得难于从布线布局来识别输入信号线和输出信号线的对应关系的办法，使得不能容易地弄清楚密码数据。

Description

半导体装置

本发明涉及半导体装置，特别是涉及处理密码数据这种安全防卫措施所必须的数据的IC。

近些年来，盛行使用自动提款卡或IC卡等。在使用这些卡的时候，要使用卡读/写器向卡中写入信息或读出已写入的信息。在进行这样的与卡之间的存取之际，最初要先输入密码。所谓密码，就是卡持有人事先登录下的由多位的号码组成的暗号。因此，虽然在卡持有人用卡读/写器进行卡的存取的情况下，可以输入正确的密码，但卡的持有人之外的人即使是想非法地进行卡的存取，只要不输入正确的密码，就不可能进行与卡之间的存取。

但是，有时候却可以非法地读出已写入到卡中的信息，如果照原样地把密码写入到卡中去，则有时候可以根据已读出来的密码，用卡读/写器进行与卡之间的存取。因此，大多不照原样地把密码写到卡中去，而是先作成密码化了的密码。在该密码化中使用用于密码化的半导体装置。

作为可以进行该密码化的半导体装置的密码化处理，例如，可以用图6示出的构成来进行。

在图6中，作为密码化对象的数据，介以数据线11、13、15、17，把‘ABCD’分别输入到数据变换电路1中去。在变换电路1中，按照第1变换方式分别对数据进行变换。变换后的数据分别介以数据线21、23、25、27，输入到数据变换电路3中去。在数据变换电路3中，按照第2变换方式，分别对数据进行变换。该变换后的数据作为输出数据“A′B′C′D′”分别介以数据线31、33、35、37输出，变成为密码数据。采用把该密码化后的数据事先写入到卡之类中去的办法，就可以改善安全性。但是，在用图6的构成进行密码化的情况下，例如，变换对象数据‘ABCD’的各个位数据比如说，最初的‘A’，将分别介以位于最上边的数据线11、21、31变换成为‘A′’，第3号的‘C’则分别介以从上边开始的位于第3号的数据线13、23、33变换成为‘C′’。即，用按照已输入的位数据的顺序号配置的数据线进行变换后的数据的传送。因此，存在着下述问题：如果，或者是知道了在数据变换电路1和3中进行的变换的内容，或者是已解析出该内容，则就可容易地从用密码数据进行密码的解读。

此外，即便是不按顺序进行数据线布线，例如在用数据变换电路1对位数据‘A’进行了变换后，把数据线21布线为使之变成为数据变换电路3的从上边开始第3号的输入，在用数据变换电路1对位数据‘C’进行了变换后，把数据线25布线为使之变成为数据变换电路3的最上边的输入，仍然存在着用追踪该布线图形的办法，用目视就可以容易地进行确认的问题。

再有，还存在着下述问题：如果数据线或是复杂或是多，则由于制造工序要增加，或是由于因布线数的增加而引起的电阻值或因所用的布线材料而引起的电阻值而产生大的延迟等，故密码数据的生成要很费时间。

本发明就是鉴于上述这些问题而发明出来的，其目的是提供一种使密码数据的解读更为困难，以实现安全性的改善的半导体装置。

本发明的第2个目的是提供一种容易地实现上述第1目的而不需要复杂的制造工序的半导体装置。

本发明的第3个目的是提供一种不会增大生成密码数据所需的时间就可以实现上述第1目的半导体装置。

这一目的在本发明中可以这样地实现：如第1方面所述，具有第1和第2电极及栅极电极，并用第1电极接收第1信号的第1晶体管；具有第1和第2电极及栅极电极，并用第1电极接收第2信号的第2晶体管；具有已连接到第1晶体管的第2电极和第2晶体管的第2电极上的输出信号线，向第1和第2晶体管的栅极电极供给使第1和第2晶体管中的一个处于导通状态，另一个处于非导通状态时的电压，对第1晶体管或第2晶体管的沟道区域选择性地进行杂质注入。

此外，这一目的在本发明中还可以这样地实现：如第2方面所述，第1晶体管的第1电极在第1方向上延伸，由传送由多位组成的数据的一位的第1输入信号线构成，第2晶体管的第1电极在第1方向上延伸，由传送由多位组成的数据的另一位的第2输入信号线构成，输出信号线在与第1和第2输入信号线垂直的方向上延伸。

此外，这一目的在本发明中还可以这样地实现：如第3方面所述，第1晶体管的栅极电极，由与第1输入信号线并行地延伸的第1电位供给线构成，第2晶体管的栅电极，由与第2输入信号线并行地延伸的第2电位供给线构成。

此外，这一目的在本发明中还可以这样地实现：如第4方面所述，第1和第2电位供给线由多晶硅构成，第1和第2输入信号线由多晶硅构成，并在与第1和第2电位供给线相同的层上形成。

此外，这一目的在本发明中还可以这样地实现：如第5方面所述，第2信号输入使第1信号进行电平反转的信号。

此外，这一目的在本发明中还可以这样地实现：如第6方面所述，第1信号被固定为第1电位电平，第2信号被固定为与第1电位电平不同的第2电位电平，输出信号线是逻辑电路的一方的输入。

此外，这一目的在本发明中还可以这样地实现：如第7方面所述，逻辑电路是异电路。

此外，这一目的在本发明中还可以这样地实现：如第8方面所述，具备：在第1方向上延伸，传送由多位组成的数据的各位的多条输入信号线；在与上述第1方向垂直的第2方向上延伸，接收用上述多条输入信号线传送的数据并进行传送的多条输出信号线；第1电极连接到上述多条输入信号线的一条上，在上述每一输出信号线上分别连接上第2电极，向栅电极供给使之变成导通状态的规定的电位的多个第1晶体管；第1电极连接到上述多条输入信号线的另一条上，在上述每一输出信号线上分别连接上第2电极，向栅电极供给使之变成非导通状态的规定的电位的多个第2晶体管，对上述多条输出信号线的每一条，对已对应地连接上的上述第1晶体管或上述第2晶体管的沟道区域进行选择性的杂质注入。

此外，这一目的在本发明中还可以这样地实现：如第9方面所述，第1和第2晶体管的栅电极由多晶硅构成，输入信号线和输出信号线由多晶硅构成，并在与栅电极相同的层上形成。

图1是本发明的实施例1的半导体装置的布线版图；图2是图1中的A-A′剖面图，图3是本发明的实施例2的半导体装置的布线版图；图4是图3中的B-B′剖面图；图5是图3中的C-C′剖面图；图6是说明现有技术的半导体装置的表示数据的密码化的构成图；图7是本发明的实施例3的半导体装置的布线版图；图8是本发明的实施例4的半导体装置的布线版图。

以下，用附图详细地说明本发明的实施例。

图1是表示本发明的实施例1的半导体装置的布线版图。图1示出的布线版图部分用作了例如图6的数据变换电路1和数据变换电路3之间的数据线部分。在图1中，作为代表示出了对2位宽度的位数据的构成。

在图1中，输入信号线110、112分别传送1位位数据。输入信号线110、112分别与第1方向(在图1中是水平方向)互相并行地延伸。在该输入信号线110、112之间，已配置上传送具有规定电位的信号的电位供给线120、122。在本实施例中，作为规定的电位，分别用电源供给线120、122传送具有接地电位的信号。此外，在这些布线的上方，配置有输出信号线130、132、134。输出信号线分别在与第1方向垂直的第2方向(在图1中是垂直方向)上互相并行地延伸。还有，虽然还示出了接触(电极)部分140、142、144和晶体管构成部分170、172、180、182、184、186，但要在稍后再对之进行详细说明。

其次，为了说明上述布线的连接关系，图2示出了图1的A-A′剖面。在图2中，虽然仅仅是输入信号线110、112和电位供给线120、122与输出信号线130之间的关系，但由于对于其它的输出信号线132、134也将是同样的剖面，所以决定仅仅在后面说明不同的部分，而略去对同样的剖面图进行的说明。在图2中，对与图1相同的构成要素赋予相同的标号。

在图2中，输入信号线110、112是形成于p型衬底101内的n⁺扩散层。在该输入线110和112之间，形成有由n⁺扩散层构成的扩散层150。在衬底101上边，形成有氧化层160。电位供给线120在栅极氧化膜160上边，被配置在输入信号线110和扩散层150之间。即，电位供给线120将变成栅电极，构成以输入信号线110和扩散层150为2个电极的第1晶体管。该第1晶体管形成于如图1的虚线所示的四边形180中。此外，电位供给线122在栅极氧化膜160上边，被配置于输入信号线122和扩散层150之间。即，电位供给线122将变成栅电极，构成以输入信号线110和扩散层150为2个电极的第2晶体管。该第2晶体管形成于如图1的虚线所示的四边形170中。电位供给线120、122是由多晶硅构成的布线。输出信号线130介以绝缘层162在该电位供给线120和122上边延伸。该输出信号线130用接触部分140电连接到扩散层150上。输出信号线130与图中没有画出来的其余的输出线132、134是同一层，这些输出信号线是由金属构成的布线。当然，只要能得到与本发明相同的效果，输出信号线也可由多晶硅构成。

此外，在输入信号线112和扩散层150之间，即，在第2晶体管的沟道区域上形成有已进行了n型杂质的离子注入或扩散的杂质区域105。因此，上述的第2晶体管将变成耗尽型，在沟道区域未进行n型杂质离子注入或扩散的第1晶体管将变成增强型。在图形1中，象第1晶体管那样，因为在沟道区域中未进行n型杂质离子注入或扩散，所以把已形成了增强型晶体管的部分表示为虚线的四边形。此外，象第2晶体管那样，由于在沟道区域中已进行了n型杂质离子注入或扩散，所以把已形成了耗尽型晶体管的部分表示为实线的四边形。

采用象上述那样地进行构成，由于已把接地电位供给到第1和第2晶体管的栅极电极上，所以第1晶体管为不激活状态，第2晶体管为激活状态。因此，用输入信号线110传送的位数据IN1不会被传送到输出信号线130上去。但是，用输入信号线112传送的位数据IN2则介以第2晶体管传送到输出信号线130上。

其次，用图1说明其余的输出信号线132、134。对于输出信号线132来说，已形成了第1和第2晶体管的四边形184和186，如用虚线的四边形所示出的那样，在沟道区域上都未进行n型杂质的离子注入或扩散。即，在四边形184和186中形成的第1和第2晶体管，都是增强型。这样一来，由于第1和第2晶体管都是不激活状态，故用输入信号线110和112传送的位数据IN1和IN2都不会被传送到输出信号线132上。

对于输出信号线134来说，已形成了第1晶体管的四边形172，如实线的四边形所示，在沟道区域上已进行了n型杂质的离子注入或扩散。此外，已形成了第2晶体管的四边形182，如虚线的四边形所示，在沟道区域上未进行n型杂质的离子注入或扩散。即，在四边形172中形成的第1晶体管是耗尽型的，在四边形182中形成的第2晶体管是增强型。这样一来，第1晶体管为激活状态，第2晶体管为不激活状态，所以用输入信号线110传送的位数据IN1介以第1晶体管被传送到输出信号线134上，用输入信号线112传送的位数据IN2则不会被传送到和信号线134上。

因此，结果就变成为，用输入信号线110传送的位数据IN1被传送到输出信号线134上并作为OUT3被传送往下一级的电路，用输入信号线112传送的位数据IN2被传送到输出信号线130上并作为OUT1被传送到下一级的电路中去。此外，图中未画出来的其它的位数据被传送到输出信号线132上。这样一来，如果假设位数据为例如‘ABCD’，IN1＝‘A’，IN2＝‘B’，则可知，在被送往下一级电路的情况下，将顺序变更为“BXAY”(X和Y为‘C’或‘D’)的顺序进行传送。因此，作为下一级的电路，若已准备好图6那样的数据变换电路3，则结果将变成为进行已变更为该顺序的数据的密码化处理。因此，如果，在图6的数据变换电路1和3中的变换内容即使已被人知道，或已被解析，由于在变换之间进行构成将被变换的位数据的顺序的变更，所以，不能根据变换内容单纯地从密码数据中进行该密码的解读。此外，图1的实施例，由于有向分别构成每一输出信号线的第1和第2晶体管的沟道区域中是否已进行杂质注入或扩散的不同，所以即使是看了布线版图也不会知道从输入信号线输入进来的位数据将被传送到哪一条的输出信号上去。此外，由于布线构造不复杂，每一信号线由2个晶体管构成，仅仅向构成后的第1和第2晶体管的沟道区域中选择进行杂质注入或扩散，所以制造工序不会复杂化，布线构成也一点不复杂。

其次，用图3详细地说明实施例2。图3是本发明的实施例2的半导体装置中的布线版图。图3示出的布线版图部分，和图1一样，例如，用作图6的数据变换电路1和数据变换电路3之间的数据线部分。在图3中，与图1一样，作为代表示出了2位宽度的位数据的构成。

在图3中，已形成了扩散层250、252、254。输入信号线210、212分别对位数据的一位进行传送。输入信号线210、212分别在第1方向上互相并行地延伸。在该输入信号线210和212之间，配置有传送具有规定电位的信号的电位供给线220、222。在本实施例中，作为规定的电位，分别用电源供给线220、222传送具有接地电位的信号。还在这些布线的上方，配置有输出信号线230、232、234。输出信号线分别在与第1方向垂直的第2方向上互相并行地延伸。此外，作为辅助布线，示出了290～295。此外，虽然还示出了接触部分340～351和晶体管构成部分270、272、280、282、284、286，但对于这些将在稍后详细地说明。

其次，为了说明上述布线的连接关系，在图4中示出了图3的B-B′剖面图，在图5中，示出了图3的C-C′剖面图。在图4和图5中，虽然仅仅是输入信号线210、212和电位供给线220、222与输出信号线230之间的关系，但由于对于其它的输出线232、234也将是同样的剖面，所以决定仅仅在后面说明不同的部分，而略去用同样的剖面图进行的说明。在图4和图5中，对与图3相同的构成要素赋予相同的标号。

在图4中，扩散层250-1、250-2、250-3分别是在p型衬底201内形成的n⁺扩散层。在衬底201上边，已形成了栅极氧化膜260。电位供给线220在栅极氧化膜260上边，配置在扩散层250-1和扩散层250-2之间。即，电位供给线220将变成栅电极，构成以扩散层250-1和扩散层250-2为2个电极的第1晶体管。该第1晶体管形成于用图3的虚线表示的四边形280中。此外，电位供给线222在栅极氧化膜260上边，被配置在扩散层250-1和扩散层250-3之间，即，电位供给线222将变成栅电极，构成以扩散层250-1和扩散层250-3为2个电极的第2晶体管。该第2晶体管形成于用图1的实线表示的四边形270中。此外，在栅极氧化膜260上边还形成了输入信号线210、212使得把第1和第2晶体管夹在中间。输入信号线210、212及电位供给线220、222是由多晶硅构成的布线。输入信号线210和扩散层250-2，介以在绝缘膜262上边形成的辅助线290和接触部分340、342进行电连接。同样，输入信号线212和扩散层250-3则介以在绝缘膜262上边形成的辅助线291和接触部分342、343进行电连接。该辅助线由金属构成。

其次，在图5中，在衬底201内，已形成了扩散层250-1。由图3可以确认：图5的扩散层250-1在图4的扩散层250-1中是一部分。在衬底201上边，通过栅极氧化膜260，形成了输入信号线210、212和配置于被夹在该输入信号线210和212之间的位置上的电位供给线220、222。扩散层250-1介以在绝缘膜262上边形成的输出信号线230和接触部分240进行电连接。输出信号230与辅助布线290、291及图没有画出的其余的辅助线292～295以及其余的输出信号线232、234是同层，这些输出信号线是由金属构成的布线。

此外，在扩散层250-1和扩散层250-3之间，即，在第2晶体管的沟道区域上形成有已进行了n型杂质的离子注入或扩散的杂质区域205。因此，上述的第2晶体管将变成耗尽型，在沟道区域中未进行n型杂质离子注入或扩散的第1晶体管将变成增强型。在图3中，象第1晶体管那样，因为在沟道区域中未进行n型杂质离子注入或扩散，所以把已形成了增强型晶体管的部分表示为虚线的四边形部分。此外，象第2晶体管那样，由于在沟道区域中已进行了n型杂质离子注入或扩散，所以把已形成了耗尽型晶体管的部分表示为实线的四边形部分。

采用象上述那样地进行构成，由于已把接地电位供给到第1和第2晶体管的栅电极上，所以第1晶体管为非激活状态，第2晶体管为激活状态。因此，周输入信号线210传送的位数据IN1不会被传送到输出信号线230上去。但是，用输入信号线212传送的位数据IN2则介以第2晶体管传送到输出信号线230上。

其次，用图3说明其余的输出信号线232、234。对于输出信号线232来说，已形成了第1和第2晶体管的四边形284和286，如用虚线的四边形所示出的那样，在沟道区域上都未进行n型杂质的离子注入或扩散。即，在四边形284和286中形成的第1和第2晶体管，都是增强型。这样一来，由于第1和第2晶体管都是非激活状态，故用输入信号线210和212传送的位数据IN1和IN2都不会被传送到输出信号线232上。

对于输出信号线234来说，已形成了第1晶体管的四边形272，如用实线的四边形所示，在沟道区域上已进行了n型杂质的离子注入或扩散。此外，已形成了第2晶体管的四边形282，如用虚线的四边形所示，在沟道区域上未进行n型杂质的离子注入或扩散。即，在四边形272中形成的第1晶体管是耗尽型的，在四边形282中形成的第2晶体管是增强型的。这样一来，第1晶体管为激活状态，第2晶体管为非激活状态，所以用输入信号线210传送的位数据IN1介以第1晶体管被传送到输出信号线234上，用输入信号线212传送的位数据IN2则不会被传送到信号线234上。

因此，结果就变成为，用输入信号线210传送的位数据IN1被传送到输出信号线234上并作为OUT3被传送往下一级的电路，用输入信号线212传送的位数据IN2被传送到输出信号线230上并作为OUT1被传送到下一级的电路上去。此外，图中未画出来的其它的数据被传送到输出信号线232上。这样一来，由于在图3的实施例2中，可以实现与实施例1相同的动作，所以当然可以得到与实施例1相同的效果。

此外，在实施例2中，由于不是用扩散层而是用多晶硅布线构成输入信号线，所以在布线数变多，从而不能忽视由此所引起的电阻值的情况下，比实施例1有效，且可以减轻信号传送的延迟。

还有，在对用应用了上述发明的半导体装置密码化后的密码数据进行译码的时候，可以用下述作法。虽然例如，使用用于译码的半导体装置，但在用来进行该译码的半导体装置中，准备分别进行图6所示的在2个数据变换电路中进行的变换式的逆变换的2个数据逆变换电路，在这些数据逆变换电路间的数据传送用的布线构成，照本发明那样作就行。即，假定在本发明的图1中，位数据例如是‘ABCD’，IN1＝‘A’，IN2＝‘B’，在送往下一级电路的情况下，顺序变更为‘BXAY’(X和Y为‘C’或‘D’)，作为已密码化了的位数据假定已变换成‘B′X′A′Y′’。在用于进行译码的半导体装置中，用对于图1的数据变换电路2的数据逆变换电路，对输入的位数据‘B′X′A′Y′’进行逆变换，变成为位数据‘BXAY’后，如果用本发明的图1那样的构成，由于将变成为IN1＝‘B’。IN2＝‘A’，所以在对于将变成下一级的图1的数据变换电路1的数据逆变换电路中，作为位数据，可以用‘BXAY’输入。这样一来，就可以进行译码。在译码中，在译码的半导体装置中，除采用本发明那样的构成之外，还进行利用本发明的构成进行的位数据的顺序变换，在密码化用的半导体装置的设计者中是可以理解的，所以，也可以使之具有使位数据的顺序倒过来的信息的表格，在参照该表格的基础上，管理在数据逆变换电路之间进行的位数据的传送。

以上虽然详细地进行了说明，但本发明却不限于上述构成。例如，实施例的输入信号线和输出信号线在其布局的关系上输入和输出也可以倒过来。此外，各个布线材料，也不限于上述实施例中所示的材料，只要可以得到与本发明相同的效果，可进行适当的选择。还有，衬底的类型或所构成的晶体管，供给到该晶体管的栅极电极上的电位，只要是分别进行同样的动作的，也可以倒过来。

此外，还可以应用本发明，而不限于象上述那样的数据变换电路间的数据线部分中的应用。

图7作为实施例3，是把本发明应用到在某一数据变换传送线中，使位数据进行反转后进行传送的那样的数据变换处理部分中去的例子。

在图7中，输入信号线302照原样地传送所输入的位数据，输入信号线304介以反相器300传送使位数据反相后的信号。输入信号线310连接到输入信号线302上，传送与传送到输入信号线302上的位数据相同的位数据。输入信号线312连接到输入信号线304上，传送与传送到输入信号线304上的位数据相同的位数据。输入信号310、320用扩散层构成。形成该扩散层的衬底，如果与图1一样，是p型半导体衬底，则输入信号线310、312是n型扩散层。此外，公用信号线314是与输入线310、312相同的导电型(在本例中是n型)的形成为横U字形的扩散层。输入信号线302和输入信号线310也可以是同样的信号线。同样，输入信号线304和输入信号线312也可以是相同的。

电位供给线320在输入信号线310与公用信号线314之间和输入信号线312与公用信号线314之间延伸。假定输入信号线310、312是n型扩散层，则电位供给线320传送具有接地电位的信号。电位供给线320，例如由多晶硅形成，并介以栅氧化膜配置在第1层上。在用虚线所示的四边形308中，与图1的四边形180一样，形成了分别以输入信号线310和公用信号线314作为第1和第2电极，以电位供给线310为栅极的第1晶体管。此外，在用实线示出的四边形370中，与图1的四边形170一样，形成了分别以输入信号线312和公用信号线314作为第1和第2电极，以电位供给线320为栅电极的第2晶体管。在这里，在图7的例子中，第2晶体管的沟道区域上已形成了已进行了n型的杂质注入或扩散的杂质区域。因此，第2晶体管将变成为耗尽型。此外，在图7的例子中，在第1晶体管的沟道区域中，未形成n型的杂质注入或扩散的杂质区。因此，第1晶体管将变成为增强型。

输出信号线330用于分别介以第1晶体管或第2晶体管传送由输入信号线310或输入2信号线312传送来的位数据。输出信号线330通过接触部分340，与公用信号线314电连接。此外，输出信号线330用例如由金属构成的布线形成，并介以层间绝缘膜在半导体衬底上边被配置到比上述第1层往上的第2层上。

在这里，如上所述，第1晶体管是增强型，第2晶体管是耗尽型。因此，第1晶体管为非激活状态，第2晶体管为激活状态。这样一来，由输入信号线310传送的位数据，就不会被传送到输出信号线330上。但是，由输入信号线路312传送的位数据，则可以介以第2晶体管传送到输出信号线330上。其结果是，例如假定作为输入信号IN已输入了位数据‘1’，则结果将变成为把用反相器300反相后的位数据‘0’传送到输出信号线330上。此外，反过来，如果假定在第1晶体管的沟道区域中，已形成了n型杂质注入或扩散的杂质区域，在第2晶体管的沟道区域中未形成n型杂质注入或扩散的杂质区域，则已作为输入信号IN输入的位数据‘1’，将介以第1晶体管，照原样不变地传送到输出信号线330上去。

这样，就变得不能对某一数据传送线，单纯地解读是否已进行了使被传送的位数据进行反相之类的数据变换处理。除此之外，也大体上可以得到在实施例1中所得到的效果。

此外，作为实施例4，在图8中示出了图7的变形例。图8的输入信号线410、412分别与图7的输入信号线310、320相对应。图8的公用信号线414与图7的公用信号线314相对应。图8的电位供给线420与图7的电位供给线320对应。图8的输出信号线430与图7的输出信号线330对应。图8的接触部分440与图7的接触部分340对应。

在图8中，与图7一样，由于示出的是在p型半导体衬底上构成的半导体装置，所以，形成输入信号线410、412，公用信号线414的扩散层是n型的，并已做成为向电位供给线传送具有接地电位的信号的半导体装置。

此外，在图8中，已做成为向输入信号线410传送具有电源电位的信号，向输入信号线412传送具有接地电位的信号。而输出信号线430则被连接到“异”电路(以下，称之为X-OR电路)400的一方的输入上(在图8中，示为信号线402。此外，输出信号线430和信号线402也可以是一样的信号线)。此外，X-OR电路400的另一方的输入上，从信号线404输入任意的输入信号(例如，位数据)IN。

在用虚线所示的四边形480中，形成了分别以输入信号线412和公用信号线414作为第1和第2电极，以电位供给线420为栅电极的第1晶体管。此外，在用实线示出的四边形470中，形成了分别以输入信号线410和公用信号线414作为第1和第2电极，以电位供给线420为栅电极的第2晶体管。在这里，在图8的例子中，第1晶体管的沟道区域上已形成了n型的杂质注入或扩散的杂质区域。因此，第1晶体管将变成为耗尽型。此外，在图8的例子中，在第2晶体管的沟道区域中，未形成n型的杂质注入或扩散的杂质区域。因此，第2晶体管将变成为增强型。因此，第1晶体管为激活状态，第2晶体管为非激活状态。这样一来，由输入信号线412传送的信号，就不会被传送到输出信号线430上。但是，由输入信号线410传送的信号，则可以介以第2晶体管传送到输出信号线430上。为此，在图8中，向X-OR电路400的一方的输入上，作为输入信号IN1输入具有电源电位的信号，所以，X-OR电路的输出将变成为把输入信号IN2的电位电平进行了反相后的信号。此外，反过来，如果在第1晶体管的沟道区域中未形成n型的杂质注入或扩散的杂质区域，在第2晶体管的沟道区域中已形成了n型杂质注入或扩散的杂质区域，则介以第2晶体管向输出信号线430传送具有接地电位的信号。在这种情况下，由于向X-OR电路400的一方的输入上，作为输入信号IN1输入具有接地电位的信号，所以X-OR电路400的输出，将变成与输入信号IN2同样的电位电平的信号。

如上所述，在图7中，在输出一侧应用了本发明，对此，在图8中在对逻辑电路的输入一侧应用了本发明。不言而喻，即使是在图8那样的构成中，也可以得到与图7相同的效果。还有，在图8中，由于做成为与图7相同的数据变换的例子，故以X-OR电路为例，但是并不限于这种电路。

这样一来，就不限于在图1～图5中所说明的那样的对由多位数据构成的数据的应用，如图7和图8所示，对单个1位(或被传送的信号)的应用也是可能的。

如以上所说明的那样，采用象本发明那样地进行构成，则在半导体装置中，使密码数据的解读变得更为困难，可以实现安全性的改善。

此外，本发明可以容易地实现而不需要复杂的制造工序。

还有，可以实现本发明，而不增大生成密码所费的时间。

再有，本发明即使在单个1位(或进行传送的信号)中，也可以实现安全性的改善。

Claims

1、一种半导体装置，具备：

具有第1和第2电极及栅电极，并用第1电极接收第1信号的第1晶体管；

具有第1和第2电极及栅电极，并用第1电极接收第2信号的第2晶体管；

具有已连接到上述第1晶体管的上述第2电极和上述第2晶体管的上述第2电极上的输出信号线，

其特征是：

向上述第1和上述第2晶体管的上述栅极电极供给使该第1和该第2晶体管中的一个处于导通状态，另一个处于非导通状态时的电压，对该第1晶体管或该第2晶体管的沟道区域选择性地进行杂质注入。

2、根据权利要求1所述的半导体装置，其特征是：上述第1晶体管的上述第1电极在第1方向上延伸，由传送由多位组成的数据的一位的第1输入信号线构成，上述第2晶体管的上述第1电极在上述第1方向上延伸，由传送由多位组成的数据的另一位的第2输入信号线构成，上述输出信号线在与上述第1和上述第2输入信号线垂直的方向上延伸。

3、根据权利要求2所述的半导体装置，其特征是：上述第1晶体管的上述栅电极，由与上述第1输入信号线并行地延伸的第1电位供给线构成，上述第2晶体管的上述栅电极，由与上述第2输入信号线并行地延伸的第2电位供给线构成。

4、根据权利要求3所述的半导体装置，其特征是：上述第1和上述第2电位供给线由多晶硅构成，上述第1和上述第2输入信号线由多晶硅构成，并在与该第1和第2电位供给线相同的层上形成。

5、根据权利要求1所述的半导体装置，其特征是：上述第2信号是上述第1信号的反相信号。

6、根据权利要求1所述的半导体装置，其特征是：上述第1信号被固定于第1电位电平上，上述第2信号被固定于与上述第1电位电平不同的第2电位电平上，上述输出信号线是逻辑电路的一方的输入。

7、根据权利要求6所述的半导体装置，其特征是：上述逻辑电路是异电路。

8、一种半导体装置，其特征是：

具备：

在第1方向上延伸，传送由多位组成的数据的各位的多条输入信号线；

在与上述第1方向垂直的第2方向上延伸，接收用上述多条输入信号线传送的数据并进行传送的多条输出信号线；

第1电极连接到上述多条输入信号线的一条上，在上述每一输出信号线上分别连接上第2电极，向栅电极供给使之变成导通状态的规定的电位的多个第1晶体管；

第1电极连接到上述多条输入信号线的另一条上，在上述每一输出信号线上分别连接上第2电极，向栅电极供给使之变成非导通状态的规定的电位的多个第2晶体管，

对上述多条输出信号线的每一条，对已对应地连接上的上述第1晶体管或上述第2晶体管的沟道区域进行选择性的杂质注入。

9、根据权利要求8所述的半导体装置，其特征是：上述第1和上述第2晶体管的上述栅电极由多晶硅构成，上述输入信号线和上述输出信号线由多晶硅构成，并在与上述栅电极相同的层上形成。