CN111051904B - 电压施加装置和输出电压波形的形成方法 - Google Patents

电压施加装置和输出电压波形的形成方法 Download PDF

Info

Publication number
CN111051904B
CN111051904B CN201880057271.7A CN201880057271A CN111051904B CN 111051904 B CN111051904 B CN 111051904B CN 201880057271 A CN201880057271 A CN 201880057271A CN 111051904 B CN111051904 B CN 111051904B
Authority
CN
China
Prior art keywords
voltage
transition
time
setting
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880057271.7A
Other languages
English (en)
Other versions
CN111051904A (zh
Inventor
石井滋树
杉山克昌
成川健一
品川衡二
名仓卓身
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111051904A publication Critical patent/CN111051904A/zh
Application granted granted Critical
Publication of CN111051904B publication Critical patent/CN111051904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electronic Switches (AREA)

Abstract

在对形成于基片上的多个被检查器件检查电特性的检测器中，对被检查器件施加电压的电压施加装置，其在被赋予规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于此，形成具有阶梯状的过渡电压波形的输出电压。将输出电压输入到DUT阶梯时的响应为产生过冲的2阶以上的高阶延迟系统，各过渡阶梯的阶梯时间的终点被设定成二阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。

Description

电压施加装置和输出电压波形的形成方法
技术领域
本发明涉及进行器件的电检查的检测器所使用的、对器件施加电压的电压施加装置和输出电压波形的形成方法。
背景技术
在半导体器件的制造工艺中，半导体晶片(以下简记为晶片)的全部处理结束的阶段，对形成于晶片的多个被检查器件(Device Under Test；DUT)进行各种电检查。
这样的作为检查对象器件的DUT的电特性的检查由检测器借助探针卡进行。探针卡具有与晶片上的DUT的电极垫接触的多个探针(接触件)，在使各探针与晶片上的各电极垫接触的状态下，从检测器对各探针发送电信号，进行晶片上的DUT的检查。
检测器具有对DUT施加规定的电压的电压施加装置即器件电源(Device PowerSupply；DPS)，从DPS对DUT施加规定的电压。DPS的输出电压的上升波形(过渡电压)由DPS的电路特性、与器件电源线连接的负载决定。具体而言，存在从DPS至DUT的器件电源线连接大电容负载的结构和不连接大电容负载的结构。若在连接大电容负载的结构中使DPS的由无源元件构成的相位补偿电路最优化，则在不连接大电容负载的情况下DPS的输出电压的上升波形劣化，例如产生过冲(overshoot)。
如上述那样输出电压的上升波形劣化时，由于输出电压不单调地增加而DUT发生错误动作或者上升波形中产生过大的过冲的情况下，存在对DUT施与应力(stress)的问题。
作为对应这样的问题的技术，专利文献1中提出了从检测器的电源对半导体晶片的半导体元件施加电压时以阶梯状施加电压的技术。
现有技术文献
专利文献1
专利文献1：日本实开平3-17581号公报(日本实愿平1-78138号的缩微胶卷)
发明内容
发明要解决的技术问题
本发明提供一种技术，其能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。
用于解决技术问题的技术方案
本发明的一个方式的实施方式的电压施加装置在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置具有电压设定部，所述电压设定部在被赋予了包含设定电压值的规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，将从所述器件电源输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，由所述电压设定部设定的所述各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。
发明效果
依照本发明，能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。
附图说明
图1是表示本发明的一实施方式的使用器件电源的检查装置的一例的概略构成的截面图。
图2是表示图1的检查装置的控制部的硬件构成的截面图。
图3是表示本发明的一实施方式的器件电源的框图。
图4是表示形成输出电压的上升波形的方法的流程图。
图5是示意地表示通过图4的形成输出电压的上升波形的方法而形成的输出电压的过渡电压波形的一例的图。
图6是表示通常的二阶延迟系统的阶梯响应输出的曲线的图。
图7是表示分别输出0.5V、0.2V、0.15V、0.1V、0.05V的电压的情况下的二阶延迟系统的阶梯响应的图。
图8是表示输出1V的电压的情况和输出使阶梯电压为0.5V→0.2V→0.15V→0.1V→0.05V的阶梯状的过渡电压波形的情况下的二阶延迟系统的阶梯响应的图。
图9是表示从DPS输出1V的电压，在DUT端产生较大的过冲的条件下，实际上使从DPS输出的过渡电压波形为使阶梯电压按0.5V→0.2V→0.15V→0.1V→0.05V变化的5个阶梯，将各阶梯的阶梯时间设定为与从上升时间Tr的终点开始至超调点Tp之间对应的时间而输出的过渡电压波形的图。
图10是表示输出图9的过渡电压波形时实际的DUT端的响应波形的照片。
具体实施方式
以下，参照附图，详细说明实施方式。
<检查装置>
图1是表示一实施方式的使用器件电源的检查装置的一例的概略构成的截面图。
在图1中，检查装置1包括探测器2和检测器3。探测器2是使进行检查信号的收发的探针与形成于晶片W的多个DUT接触的部分。另外，检测器3是勇于对晶片W的各DUT发送电信号，并且接收来自DUT的响应信号进行晶片W上的DUT的电特性检查的部分。
探测器2包括装载部11、检查室12、载置台13、保持件14、探针卡15、对准机构16、探测器控制部17。装载部11载置收纳多个晶片W的容器即FOUP10，具有输送晶片W的输送装置(未图示)。在检查室12中，进行晶片W的检查。载置台13具有在检查室12内载置晶片W，使晶片W在X、Y、Z和θ方向上移动的驱动部(未图示)。保持件14配置在载置台13的上方，支承探针卡15。探针卡15包括支承基片15a和多个探针(接触件)15b。探针卡15通过弹性销(pogopin)与具有多个连接端子的连接环21连接，并且通过转接板(性能板)22与检测器3连接。对准机构16进行多个探针15b与形成于晶片W的多个DUT的电极垫(未图示)的位置对准。探测器控制部17是用于控制探测器2的各构成部的部分。
检测器3包括检测器主体31和检测器控制部32。检测器主体31包括：器件电源(DPS)33，其是对晶片W的DUT施加电压的电压施加装置；以及用于进行DUT的检测所需要的电路和电容器等部件(未图示)。
检测器控制部32控制检测器3的各构成部。在本实施方式中，尤其是，DPS33的控制有特征，具有作为DPS33的一部分发挥作用的电压设定部41。检测器控制部32典型地是计算机。图2表示图1所示的检测器控制部32的硬件构成的一例。检测器控制部32包括主控制部101、键盘、鼠标等输入装置102、打印机等输出装置103、显示装置104、存储装置105、外部接口106、和将它们彼此连接的总线107。主控制部101包括CPU(中央处理装置)111、RAM(随机存取存储器)112和ROM(只读存储)113。存储装置105进行对计算机可读取的存储介质的信息的记录和读取。作为存储介质，例如能够举出硬盘、光盘、闪存这样的半导体存储器等。存储介质除了存储用于进行本实施方式的检查方法的方案等之外，还作为后述的用于设定在DPS33的电压设定部中设定的对DUT的施加电压的数据库发挥作用。
<器件电源>
接着，说明作为电压施加装置的器件电源33。图3是表示本发明的一实施方式的器件电源的框图。
如图3所示，DPS33包括DPS主体40和构成检测器控制部32的一部分的电压设定部41。DPS主体40包括数模转换器(DAC)42和输出电路43，来自电压设定部41的设定电压信号(数字信号)被输入，由DAC42转换为模拟信号，经由输出电路43输出规定的输出电压。输出电压经供电线路44被施加到DUT45。供电线路44的DPS33侧为DPS端44a，DUT45侧为DUT端44b。在供电线路44的DUT端44b侧设置有负载46。负载46的值因检查的种类等而变化，也存在零的情况。
电压设定部41以施加到DUT45的DUT端的电压成为没有过冲等的恰当的电压的方式，设定用于形成DPS端中的输出电压的上升波形(过渡电压波形)的参数。具体而言，存储装置105的存储介质中的数据库中，与包含设定电压值(稳定值)的条件例如设定电压值以外的输出电路43的电路特性、DUT端的负载46的值等对应地存储有多个用于设定输出电压的上升波形(过渡电压波形)的过渡电压设定参数。在被赋予了包含设定电压值(稳定值)的条件时从数据库获取适合的过渡电压设定参数，如后文所述设定输出电压的上升波形(过渡电压波形)。
<输出电压波形的形成方法>
接着，说明输出电压波形的形成方法。在此，电压设定部41设定输出电压的上升波形(过渡电压波形)，以DUT端中的上升波形(过渡电压波形)不过冲的方式形成输出电压波形。具体而言，电压设定部41以输出电压的上升波形(过渡电压波形)成为阶梯状的方式进行电压设定。
图4是表示形成输出电压的上升波形的方法的流程图。首先，在被赋予了包含设定电压值(稳定值)的值的条件时，与之相应地从存储装置105的存储介质中的数据库获取输入电压的上升波形(过渡电压波形)的过渡电压设定参数(步骤1)。
在本实施方式中，将输出电压的上升波形(过渡电压波形)设定为阶梯状(台阶状)，因此，作为过渡电压设定参数，能够使用过渡阶梯数、阶梯时间、阶梯电压。数据库中保存有多个与包含设定电压值(稳定值)的条件相应的过渡阶梯数、阶梯时间和阶梯电压的数据，其中包含设定电压值(稳定值)的条件例如为设定电压值以外的输出电路43的电路特性、DUT端的负载46的值等。过渡阶梯数是阶梯状的过渡电压波形的阶梯数，阶梯时间是过渡电压波形的一个阶梯的时间，阶梯电压是过渡电压波形的一个阶梯中的上升电压。此时，在被赋予了包含设定电压值(稳定值)的条件时，获取与该条件相应的过渡阶梯数、阶梯时间、阶梯电压，进行设定。
接着，判断是否存在要设定的过渡阶梯(步骤2)，在存在要设定的过渡阶梯的情况下设定(输出)过渡电压(步骤3)。判断阶梯时间的结束(步骤4)，在结束的时刻返回步骤2，在存在过渡阶梯的情况下，对下一过渡阶梯进行步骤3的过渡电压的设定(输出)。反复上述操作，在下一设定的过渡阶梯消失的时刻，输出设定电压即输出电压的上升波形(过渡电压波形)(步骤5)。
图5表示此时的实际上设定的输出电压的过渡电压波形的一例。本例为使设定电压值为1V，使过渡阶梯数为6的情况的例子。图5中，为了方便示出了使阶梯时间、阶梯电压相等的例子，但是上述的值可以根据条件而最优化。
<参数的设定方法>
接着，说明作为电压设定参数的过渡阶梯数、阶梯时间、阶梯电压的设定方法。
关于与检测器连接的DUT，在考虑寄生电容、寄生电感时被认为是RLC电路，对阶梯输入的响应被认为是例如成为二阶延迟系统，产生过冲。
已知二阶延迟系统的阶梯响应输出的曲线通常如图6所示。在图6中，Amax是最大超调量(过冲)，即输出值与目标值之差成为最大的值。Tp是超调时间，是至成为最大超调量为止的时间。Tr是输出值从目标值的10％至达到90％为止时间即上升时间。Td是输出值达到目标值的50％的值为止的时间即延迟时间。Ts是从目标值至进入某一误差范围为止的时间即整定时间，TL是无用时间。
另外，二阶延迟系统的阶梯响应的式由以下的(1)式表示。
[式1]
Figure BDA0002399424200000061
其中，t：时间，ωn：固有角频率，ξ：衰减系数，0<ξ<1。
如本实施方式那样，在以阶梯状施加过渡电压的情况下，需要在各阶梯中不产生过冲，而迅速上升至设定电压值(稳定值)。因此，判断出在与各过渡阶梯中的电压值对应获得的图6的曲线中，在从上升时间Tr的终点至超调点Tp之间切换下一设定输出是有效的。所以，在本实施方式中，将上述的各过渡阶梯的阶梯时间的终点设定成与各过渡阶梯的阶梯电压对应的二阶延迟系统的阶梯响应的曲线中的从上升时间Tr的终点至超调点Tp之间的时间。
此时，过渡阶梯的阶梯电压优选随着过渡阶梯进展而变小。即，优选在使过渡阶梯t的设定电压为Vt，使其前一过渡阶梯t-1的设定电压为Vt-1，使其后一过渡阶梯t+1的设定电压为Vt+1的情况下，使得Vt-Vt-1>Vt+1-Vt。此时的过渡阶梯t的阶梯电压为Vt-Vt-1，过渡阶梯t+1的阶梯电压为Vt+1-Vt。如上所述，能够更不易产生过冲。
例如，根据上述(1)式，分别输出0.5V、0.2V、0.15V、0.1V、0.05V的电压的情况下的二阶延迟系统的阶梯响应如图7所示。图8是表示输出1V的电压的情况和输出使阶梯电压为0.5V→0.2V→0.15V→0.1V→0.05V的阶梯状的过渡电压波形的情况下的二阶延迟系统的阶梯响应的图。阶梯状的过渡电压波形是将各阶梯中的阶梯时间的终点设定为从上升时间Tr的终点至超调点Tp之间的时间而重叠，以合计为1V的方式进行输出的电压波形。如图8所示，可知在输出1V的电压的情况下的二阶延迟系统的阶梯响应中产生较大的过冲，与此相对，在将阶梯状的过渡电压波形如上述那样重叠的情况下，在二阶延迟系统的阶梯响应中能够除去过冲。此外，在与从上升时间Tr的终点至超调点Tp之间对应的时间中，在各阶梯中，理论上也可能产生过冲，但是实际上，在各电压重叠时产生响应的延迟，几乎不产生过冲。
如上所述，在本实施方式中，与包含设定电压值的多个设定条件对应地，保存有多个作为过渡电压设定参数的过渡阶梯数、阶梯时间、和阶梯电压的数据。而且，在检测器3的DPS33中，电压设定部41与被赋予的规定的设定条件对应地，从数据库获取过渡阶梯数、阶梯时间、阶梯电压，阶梯状地形成输出电压。此时，关于与检测器连接的DUT，在考虑寄生电容、寄生电感时被认为是RLC电路，对阶梯输入的响应例如被认为构成二阶延迟系统。因此，将各过渡阶梯中的阶梯时间的终点设定成与二阶延迟系统的阶梯响应曲线中的从上升时间Tr的终点至超调点Tp之间对应的时间。由此，能够不伴随DPS33的输出电路43的改变，而使从DPS33输出施加到DUT端44b的电压的上升波形几乎不产生过冲等。另外，由此，能够使阶梯时间为短时间，能够在短时间内达到设定电压值。
专利文献1中提出了在从检测器的电源对形成于晶片的DUT施加电压时以阶梯状施加电压的技术。在专利文献1的技术中，仅以阶梯状施加电压，不进行时间管理。因此，在各段中有可能产生过冲，难以可靠地消除对DUT的不良影响。另外，为了不产生各段的过冲，需要减小每一段的电压上升而增加次数，不过在该情况下，至成为稳定电压非常耗费时间。与之相对，在本实施方式中，如上所述，无需伴随电路的改变，而能够抑制施加到DUT的输出电压的上升波形的劣化，在短时间内达到设定电压值。
从DPS输出1V的电压，在DUT端产生较大的过冲的条件下，实际上，如图9所示，使从DPS33输出的过渡电压波形为使阶梯电压按0.5V→0.2V→0.15V→0.1V→0.05V变化的5个阶梯。而且，将各阶梯的阶梯时间设定为与从上升时间Tr的终点至超调点Tp之间对应的时间而输出。其结果，DUT端的响应波形如图10所示，确认了输出响应重叠而形成坡度，不产生过冲。
一直以来，在检测器中，与探针卡连接的弹性销的端部(弹性端)的性能被规格化，因此，在DUT端连接有负载的情况下，需要评价是否能够得到所希望的电源波形。评价的结果为，在产生过冲等的情况下，需要将补偿电路制作到探针卡中等的对策。但是，在本实施方式中，不需要DPS电路的改变，也不需要使用这样的补偿电路，且不需要是评价否能够得到所希望的电源波形的时间，而能够简单地抑制过冲。因此，本实施方式的技术非常有用。
<其他的应用>
以上，对实施方式进行了说明，但是应当认为本次公开的实施方式在所有方面均是例示，而并非限制性的。上述的实施方式在不脱离所附的权利要求的范围及其主旨的情况下，能够以各种方式省略、置换、改变。
例如，在上述的实施方式中，使阶梯电压随着阶梯的进展而逐渐减少，但是并不限于此，也可以为电压为一定的情况、后续的阶梯的电压的增加量增加的情况、增加和减少混合存在的情况等。
另外，在上述实施方式中，示出了抑制DUT端的电压的二次延迟系统的过冲的情况，但是并不限于此，只要是产生电压的过冲的高阶延迟系统时就能够适用，并且，在DUT端的电压不单调地增加等其他的上升波形不良的情况下，也能够适用。
另外，在上述实施方式中，作为用于检测器的、对器件施加电压的电压施加装置，对DPS的情况进行了说明，但是并不限于此，对DUT施加电压时使用的检测器构成要素的参数测量单元(PMU)、各种驱动器等其他电压施加装置也能够适用本发明。
附图标记说明
1：检查装置；2：探针；3：检测器；31：检测器主体；32：检测器控制部；33：器件电源(DPS)；40：DPS主体；41：电压设定部；45：DUT；46：负载；W：晶片。

Claims (8)

1.一种电压施加装置，其在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置的特征在于：
所述电压施加装置具有电压设定部，在被赋予了包含设定电压值的规定的设定条件时，所述电压设定部设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，
基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，
将从所述电压施加装置输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，
由所述电压设定部设定的各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。
2.如权利要求1所述的电压施加装置，其特征在于：
还包括数模转换器和输出电路，基于由所述电压设定部设定的所述过渡电压设定参数，经所述数模转换器和所述输出电路输出具有所述阶梯状的过渡电压波形的输出电压。
3.如权利要求1或2所述的电压施加装置，其特征在于：
所述过渡电压波形形成为所述过渡阶梯的所述阶梯电压随着所述过渡阶梯进展而变小。
4.如权利要求1或2所述的电压施加装置，其特征在于：
所述电压设定部与包含设定电压值的多个设定条件对应地，从存储有多个作为所述过渡电压设定参数的所述过渡阶梯数、所述阶梯时间、所述阶梯电压的数据库，获取适合于所述规定的设定条件的所述过渡阶梯数、所述阶梯时间、所述阶梯电压。
5.如权利要求1或2所述的电压施加装置，其特征在于：
所述电压施加装置为器件电源(DPS)、参数测量单元(PMU)和各种驱动器的任意者。
6.一种输出电压波形的形成方法，所述输出电压波形是在对形成于基片上的多个被检查器件检查电特性的检测器中，从对所述被检查器件施加电压的电压施加装置输出的，所述输出电压波形的形成方法的特征在于，包括：
在被赋予了包含设定电压值的条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述条件的具有多个过渡阶梯的阶梯状的过渡电压波形的步骤；和
基于所述过渡电压设定参数，形成具有所述阶梯状的过渡电压波形的输出电压的步骤，
将从所述电压施加装置输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，
各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。
7.如权利要求6所述的输出电压波形的形成方法，其特征在于：
所述过渡电压波形形成为所述过渡阶梯的所述阶梯电压随着所述过渡阶梯进展而变小。
8.如权利要求6或7所述的输出电压波形的形成方法，其特征在于：
与包含设定电压值的多个设定条件对应地，从存储有多个作为所述过渡电压设定参数的所述过渡阶梯数、所述阶梯时间、所述阶梯电压的数据库，获取适合于规定的设定条件的所述过渡阶梯数、所述阶梯时间、所述阶梯电压。
CN201880057271.7A 2017-09-12 2018-07-25 电压施加装置和输出电压波形的形成方法 Active CN111051904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017174700A JP6986910B2 (ja) 2017-09-12 2017-09-12 電圧印加装置および出力電圧波形の形成方法
JP2017-174700 2017-09-12
PCT/JP2018/027949 WO2019054059A1 (ja) 2017-09-12 2018-07-25 電圧印加装置および出力電圧波形の形成方法

Publications (2)

Publication Number Publication Date
CN111051904A CN111051904A (zh) 2020-04-21
CN111051904B true CN111051904B (zh) 2022-04-01

Family

ID=65723982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880057271.7A Active CN111051904B (zh) 2017-09-12 2018-07-25 电压施加装置和输出电压波形的形成方法

Country Status (6)

Country Link
US (1) US11293978B2 (zh)
JP (1) JP6986910B2 (zh)
KR (1) KR102320086B1 (zh)
CN (1) CN111051904B (zh)
TW (1) TWI770267B (zh)
WO (1) WO2019054059A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11187745B2 (en) 2019-10-30 2021-11-30 Teradyne, Inc. Stabilizing a voltage at a device under test

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007043A (ko) * 2003-07-11 2005-01-17 학교법인 성균관대학 전송선로에서 고조파와 상태천이도를 이용한 고장 검출 방법
CN1875472A (zh) * 2003-09-12 2006-12-06 艾克塞利斯技术公司 施加单相方波交流吸附电压时通过使用力延迟在具有微加工表面的j－r静电吸盘上吸附和释放半导体晶圆
TW200702685A (en) * 2005-06-24 2007-01-16 Yokogawa Electric Corp Voltage source device
CN101529710A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 电源装置和使用该电源装置的微波产生装置
JP2010507355A (ja) * 2006-10-13 2010-03-04 アイパワー ホールディングス エルエルシー 近臨界減衰ステップ応答を生成するパルス幅変調シーケンス
CN102150054A (zh) * 2008-09-10 2011-08-10 株式会社爱德万测试 测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法
CN102347691A (zh) * 2010-07-30 2012-02-08 佳能株式会社 高电压产生装置
CN102508140A (zh) * 2011-10-10 2012-06-20 保定天威集团有限公司 一种通过数字电路实现脉冲校验的方法
CN103091628A (zh) * 2013-01-14 2013-05-08 河北省电力公司电力科学研究院 一种测量微型断路器上电后延迟动作时间的方法
JP2013104859A (ja) * 2011-11-17 2013-05-30 Hioki Ee Corp 電圧出力装置および抵抗測定装置
CN103259513A (zh) * 2006-10-31 2013-08-21 Ipower控股有限责任公司 在电流瞬变期间保持最大平坦电压的脉冲宽度调制序列
CN104750152A (zh) * 2015-03-11 2015-07-01 上海华虹宏力半导体制造有限公司 一种电压调整器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308491A (en) * 1980-05-05 1981-12-29 Square D Company Automatic fault protection system for power recovery control
JPH0317581A (ja) 1989-06-14 1991-01-25 Opt:Kk 移動体追跡装置
JPH0317581U (zh) 1989-06-30 1991-02-21
JPH09178820A (ja) * 1995-12-25 1997-07-11 Advantest Corp Ｄｃ電圧印加装置
JP2001121697A (ja) * 1999-10-28 2001-05-08 Seiko Epson Corp 駆動素子を動作させるための駆動波形の生成
US6556034B1 (en) * 2000-11-22 2003-04-29 Teradyne, Inc. High speed and high accuracy DUT power supply with active boost circuitry
US8225152B2 (en) * 2002-05-09 2012-07-17 Agilent Technologies, Inc. Method and apparatus for generating electronic test and data structure
JP2004015342A (ja) * 2002-06-05 2004-01-15 Ntt Docomo Inc 呼受付制御方法及びその方法が適用される通信システム
AU2003270513A1 (en) * 2002-09-11 2004-04-30 The Research Foundation Of State University Of New York Jerk limited time delay filter
US6775160B2 (en) * 2002-09-27 2004-08-10 The Aerospace Corporation Dynamic DC source and load energy recycling power system
JP4390036B2 (ja) 2003-03-06 2009-12-24 セイコーエプソン株式会社 電源回路
JP3708088B2 (ja) 2003-03-28 2005-10-19 Ｔｄｋ株式会社 スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006133109A (ja) 2004-11-08 2006-05-25 Fujitsu Ltd 半導体試験装置
JP5194426B2 (ja) 2006-10-24 2013-05-08 富士電機株式会社 ソフトスタート回路
JP2010044013A (ja) 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd 半導体装置の試験方法
KR101360618B1 (ko) * 2011-12-22 2014-02-07 엘지이노텍 주식회사 역률 보상 회로 및 이를 포함하는 전압 공급 장치
US9709605B2 (en) * 2012-12-12 2017-07-18 Tektronix, Inc. Scrolling measurement display ticker for test and measurement instruments
KR102123989B1 (ko) * 2013-12-17 2020-06-26 삼성전자주식회사 테스터 및 이를 구비하는 반도체 소자 검사 장치
KR102328101B1 (ko) * 2015-07-07 2021-11-17 삼성전자주식회사 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치
CN106712486B (zh) 2017-03-09 2019-02-15 中国人民解放军海军航空工程学院 一种高压开关电源自适应软启动系统及方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007043A (ko) * 2003-07-11 2005-01-17 학교법인 성균관대학 전송선로에서 고조파와 상태천이도를 이용한 고장 검출 방법
CN1875472A (zh) * 2003-09-12 2006-12-06 艾克塞利斯技术公司 施加单相方波交流吸附电压时通过使用力延迟在具有微加工表面的j－r静电吸盘上吸附和释放半导体晶圆
TW200702685A (en) * 2005-06-24 2007-01-16 Yokogawa Electric Corp Voltage source device
JP2010507355A (ja) * 2006-10-13 2010-03-04 アイパワー ホールディングス エルエルシー 近臨界減衰ステップ応答を生成するパルス幅変調シーケンス
CN101529710A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 电源装置和使用该电源装置的微波产生装置
CN103259513A (zh) * 2006-10-31 2013-08-21 Ipower控股有限责任公司 在电流瞬变期间保持最大平坦电压的脉冲宽度调制序列
CN102150054A (zh) * 2008-09-10 2011-08-10 株式会社爱德万测试 测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法
CN102347691A (zh) * 2010-07-30 2012-02-08 佳能株式会社 高电压产生装置
CN102508140A (zh) * 2011-10-10 2012-06-20 保定天威集团有限公司 一种通过数字电路实现脉冲校验的方法
JP2013104859A (ja) * 2011-11-17 2013-05-30 Hioki Ee Corp 電圧出力装置および抵抗測定装置
CN103091628A (zh) * 2013-01-14 2013-05-08 河北省电力公司电力科学研究院 一种测量微型断路器上电后延迟动作时间的方法
CN104750152A (zh) * 2015-03-11 2015-07-01 上海华虹宏力半导体制造有限公司 一种电压调整器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Erik A. Mayer 等.Using modified z-transforms to model the step response of the peak current-mode controlled buck converter.《 2008 IEEE International Conference on Electro/Information Technology》.2008,第193-196页. *
考虑速度过冲效应的HEMT物理模型;黄艺 等;《微波学报》;19970930;第13卷(第3期);第188-194页 *

Also Published As

Publication number Publication date
KR20200041966A (ko) 2020-04-22
TWI770267B (zh) 2022-07-11
TW201932861A (zh) 2019-08-16
US11293978B2 (en) 2022-04-05
CN111051904A (zh) 2020-04-21
US20200278392A1 (en) 2020-09-03
WO2019054059A1 (ja) 2019-03-21
JP6986910B2 (ja) 2021-12-22
JP2019050331A (ja) 2019-03-28
KR102320086B1 (ko) 2021-11-02

Similar Documents

Publication Publication Date Title
US7612620B2 (en) System and method for conditioning differential clock signals and integrated circuit load board using same
US6879174B2 (en) Testing method and testing device for semiconductor integrated circuits
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
US20060214679A1 (en) Active diagnostic interface for wafer probe applications
US20070126618A1 (en) Display device drive device, display device, and drive device or display device check method
CN111051904B (zh) 电压施加装置和输出电压波形的形成方法
US11073589B2 (en) Diagnostic method for inspection device and inspection system
US20200174073A1 (en) Device inspection method
CN110873836A (zh) 涉及校准比较器电路的模拟测试总线设备和其方法
EP1763678A1 (en) Evaluation of an output signal of a device under test
CN109872765B (zh) 一种防止高压烧焊垫的测试方法
EP1699034A1 (en) Display device driving apparatus, display device, and method for testing driving apparatus or display device
CN114442019B (zh) 一种测试工具的测试校正方法、装置及电子设备
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
US20240053391A1 (en) Apparatus for testing image sensor and operating method thereof
JPWO2005064586A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
CN117310454B (zh) 芯片测试方法及相关装置
JP7304299B2 (ja) 電源モジュール
US20040160231A1 (en) Capacitance measurement system
US6771089B1 (en) Test fixture having an adjustable capacitance and method for testing a semiconductor component
KR20200140119A (ko) 반도체 디바이스를 테스트하기 위한 프로브 카드를 포함하는 테스트 장치 및 그의 동작 방법
JP2013130428A (ja) 半導体デバイスの検査装置
CN117991063A (zh) 测试结构以及测试方法
CN117129829A (zh) 一种芯片测试方法、装置、电子设备及存储介质
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant