CN111034376A - 电子部件的制造方法以及电子部件 - Google Patents

电子部件的制造方法以及电子部件 Download PDF

Info

Publication number
CN111034376A
CN111034376A CN201880054135.2A CN201880054135A CN111034376A CN 111034376 A CN111034376 A CN 111034376A CN 201880054135 A CN201880054135 A CN 201880054135A CN 111034376 A CN111034376 A CN 111034376A
Authority
CN
China
Prior art keywords
electronic component
layer
intermediate layer
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880054135.2A
Other languages
English (en)
Other versions
CN111034376B (zh
Inventor
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111034376A publication Critical patent/CN111034376A/zh
Application granted granted Critical
Publication of CN111034376B publication Critical patent/CN111034376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种能够更容易地制造具有同轴构造的电子部件的、电子部件的制造方法以及电子部件。电子部件的制造方法具备：柱形成工序，在支承体(120)的表面(121)上形成具有导电性的柱(4)；中间层形成工序，形成对柱(4)的侧面进行覆盖的中间层(70)；导体层形成工序，形成对中间层(70)的侧面进行覆盖的导体层(60)；和树脂成型工序，成型对导体层(60)的侧面进行覆盖的树脂构造体(30)。

Description

电子部件的制造方法以及电子部件
技术领域
本发明一般涉及电子部件的制造方法以及电子部件，更详细地，涉及具有同轴构造的电子部件的制造方法以及电子部件。
背景技术
以往，作为电子部件，已知一种具备信号过孔导体(导体柱)和接地过孔导体(导体层)的布线基板(例如，参照专利文献1)。
在专利文献1记载的布线基板中，接地过孔导体在信号过孔导体的周围，与信号过孔导体的轴线大体一致地配置为同轴状。此外，在布线基板中，在信号过孔导体与接地过孔导体之间形成有填充体。填充体通过玻璃陶瓷而形成。此外，布线基板具备内置电容器。
若对专利文献1记载的布线基板的内部构造大体进行分类，则分为由第1绝缘层～第5绝缘层构成的展开部、和由第6绝缘层～第10绝缘层等构成的内置电容器。第1绝缘层～第5绝缘层的材质是陶瓷、玻璃陶瓷。第6绝缘层～第10绝缘层由以BaTiO3为主要成分的高电介质层构成。
布线基板利用层叠基板的制造方法形成。即，在烧成后成为各绝缘层的生片的给定位置形成贯通孔，在贯通孔内以及生片表面印刷金属化油墨，对各绝缘层进行层叠、压接之后，进行烧成，进而实施希望的镀覆等而完成。填充体在预先形成的贯通孔填充低介电常数的玻璃陶瓷，使其干燥，进而在其中心形成用于形成信号过孔导体的贯通孔，并填充金属化油墨而形成。
在先技术文献
专利文献
专利文献1：日本特开2001-291799号公报
发明内容
发明要解决的课题
在专利文献1记载的以往的电子部件的制造方法中，贯通孔的开口面积越小并且贯通孔的纵横比越高，则贯通孔的形成变得越困难，并且填充体的形成变得越困难。此外，在以往的电子部件的制造方法中，信号过孔导体的纵横比越高，则包含信号过孔导体和接地过孔导体的同轴构造的形成越困难。
本发明的目的在于，提供一种能够更容易地制造具有同轴构造的电子部件的、电子部件的制造方法以及电子部件。
用于解决课题的手段
本发明的一个方式涉及的电子部件的制造方法具备：柱形成工序，在支承体的表面上形成具有导电性的柱；中间层形成工序，形成对所述柱的侧面进行覆盖的中间层；导体层形成工序，形成对所述中间层的侧面进行覆盖的导体层；和树脂成型工序，成型对所述导体层的侧面进行覆盖的树脂构造体。
本发明的一个方式涉及的电子部件具备：具有导电性的柱；导体层；中间层；和树脂成型体。所述导体层配置为包围所述柱的侧面。所述导体层与所述柱的所述侧面分离。所述中间层由电绝缘层构成。所述中间层介于所述柱与所述导体层之间。所述树脂成型体覆盖所述导体层的侧面。
发明效果
在本发明的一个方式涉及的电子部件的制造方法以及电子部件中，能够更容易地制造具有同轴构造的电子部件。
附图说明
图1的A是本发明的实施方式1涉及的电子部件的剖视图。图1的B是在同上的电子部件的与厚度方向正交的剖面中包含同轴构造的主要部分的放大图。
图2是包含将同上的电子部件用作内插器的情况下的电子部件的电子部件模块的剖视图。
图3的A～图3的C是用于说明同上的电子部件的制造方法的工序剖视图。
图4的A～图4的F是用于说明同上的电子部件的制造方法的工序剖视图。
图5的A～图5的D是用于说明同上的电子部件的制造方法的工序剖视图。
图6是本发明的实施方式1的变形例1涉及的电子部件的剖视图。
图7是本发明的实施方式1的变形例2涉及的电子部件的剖视图。
图8是本发明的实施方式1的变形例3涉及的电子部件的剖视图。
图9的A～图9的D是用于说明本发明的实施方式1涉及的电子部件的其他制造方法的工序剖视图。
图10是本发明的实施方式2涉及的电子部件的剖视图。
图11是本发明的实施方式3涉及的电子部件的剖视图。
图12是本发明的实施方式4涉及的电子部件的剖视图。
图13的A～图13的F是用于说明同上的电子部件的制造方法的工序剖视图。
图14的A～图14的F是用于说明同上的电子部件的制造方法的工序剖视图。
具体实施方式
以下，参照附图对实施方式1～4涉及的电子部件进行说明。
在以下的实施方式等中参照的图1的A、图1的B、图2、图3的A～图3的C、图4的A～图4的F、图5的A～图5的D、图6～图12、图13的A～图13的F以及图14的A～图14的F均为示意性的图，图中的各构成要素的大小、厚度各自之比未必一定反映了实际的尺寸比。
(实施方式1)
(1)电子部件的整体结构
以下，参照附图对实施方式1涉及的电子部件1进行说明。
如图1的A所示，实施方式1涉及的电子部件1具备：芯片状电子部件2、树脂成型体3、多个(在图示例中为两个)具有导电性的柱4(以下，也称为导体柱4)、多个(在图示例中为两个)布线层5、导电性的屏蔽部6、和电绝缘性的绝缘部7。在电子部件1中，树脂成型体3对芯片状电子部件2以及导体柱4进行保持。在电子部件1中，树脂成型体3保护芯片状电子部件2不受来自外部的冲击等影响。导体柱4位于芯片状电子部件2的侧方，在树脂成型体3的厚度方向(给定方向)上贯通了树脂成型体3。布线层5将芯片状电子部件2与导体柱4电连接。
此外，电子部件1还具备第1抗蚀剂层9、第2抗蚀剂层10、第3抗蚀剂层11、第1接地用布线层12、和第2接地用布线层13。电子部件1具备多个(在图示例中为两个)电极8和多个(在图示例中为两个)电极53作为外部连接用的电极。多个电极8配置在树脂成型体3的与第1面31相反的第2面32侧。在电子部件1中，多个布线层5各自的一部分兼作电极53。多个布线层5配置在树脂成型体3的第1面31侧。第1抗蚀剂层9形成在布线层5上。第1接地用布线层12与屏蔽部6电连接。第1接地用布线层12形成在第1抗蚀剂层9上。第2抗蚀剂层10形成在第2接地用布线层13上。第2接地用布线层13与屏蔽部6电连接。此外，第2接地用布线层13形成在树脂成型体3的第2面32上。第3抗蚀剂层11形成在第1接地用布线层12上。
实施方式1涉及的电子部件1具有包含导体柱4和包围导体柱4的导体层60的同轴构造14(参照图1的A以及图1的B)。在电子部件1中，导体层60是屏蔽部6的一部分。同轴构造14包含介于导体柱4的侧面与导体层60之间的中间层70。在电子部件1中，中间层70是电绝缘层，是绝缘部7的一部分。
电子部件1例如能够用作介于另一个电子部件20(参照图2)与电路基板15(参照图2)之间的内插器(Interposer)。电路基板15例如是印刷布线板。
(2)电子部件的各构成要素
接着，参照附图对电子部件1的各构成要素进行说明。
(2.1)芯片状电子部件
如图1的A所示，芯片状电子部件2具有在电子部件1的第1方向D1上彼此处于相反侧的表面(第1主面)21以及背面(第2主面)22。更详细地，芯片状电子部件2形成为板状，具有在其厚度方向上彼此处于相反侧的表面21以及背面22。表面21以及背面22相互背对。此外，芯片状电子部件2具有侧面(外周面)23。芯片状电子部件2的俯视形状(从其厚度方向观察芯片状电子部件2时的外周形状)为长方形状，但不限于长方形状，例如也可以为正方形状。
芯片状电子部件2例如是频带为5GHz以上的高频器件。频带为5GHz以上的高频器件例如是频带为5GHz以上的近距离通信器件或毫米波器件。更详细地，高频器件例如是SAW(Surface Acoustic Wave，声表面波)滤波器。
在芯片状电子部件2为SAW滤波器的情况下，例如，包含具有在厚度方向上彼此处于相反侧的表面(第1主面)以及背面(第2主面)的压电基板、和形成在压电基板的表面上的功能部。压电基板例如是LiTaO3基板或LiNbO3基板。压电基板的厚度例如是200μm程度。功能部例如包含一个或多个IDT(Interdigital Transducer，叉指换能器)电极。功能部也可以包含外部连接用的端子电极。端子电极的数量可以为一个电可以为多个。在芯片状电子部件2为SAW滤波器的情况下，芯片状电子部件2的表面21例如包含压电基板的表面之中露出的部位、和在功能部中露出的面。
在芯片状电子部件2为SAW滤波器的情况下，不限于具备大块(Bulk)的压电基板的结构，例如，也可以是具有硅基板、硅氧化膜和压电薄膜依次被层叠的层叠构造，且在压电薄膜上形成了功能部(IDT电极、端子电极等)的结构。压电薄膜例如为LiTaO3薄膜或LiNbO3薄膜。在将由IDT电极的电极指周期决定的弹性波的波长设为λ时，压电薄膜的厚度优选为3.5λ以下。压电薄膜的厚度例如是0.5μm程度。硅氧化膜的厚度优选为2.0λ以下。硅氧化膜的厚度例如是0.5μm程度。层叠构造的厚度例如是200μm程度。
高频器件不限于SAW滤波器，例如，也可以是BAW(Bulk Acoustic Wave，体声波)滤波器、电介质滤波器、天线、开关、功率放大器等。上述的另一个电子部件20例如是IC(Integrated Circuit，集成电路)。电子部件20不限于IC，例如，也可以是电感器、电容器、SAW滤波器。在具备电子部件1的电子部件模块210(参照图2)中，在电子部件1与上述的另一个电子部件20之间形成有间隙202(参照图2)。此外，在电子部件模块210中，在电子部件1与电路基板15之间形成有间隙203。此外，在电子部件模块210中，电子部件1通过多个(在图示例中为四个)导电性凸块43而与电子部件20电连接，通过多个(在图示例中为四个)导电性凸块44而与电路基板15电连接。
(2.2)树脂成型体
如图1的A所示，树脂成型体3构成为对芯片状电子部件2进行保持。树脂成型体3具有在电子部件1的第1方向D1上彼此处于相反侧的第1面31以及第2面32。更详细地，树脂成型体3形成为板状，具有在其厚度方向上彼此处于相反侧的第1面31以及第2面32。树脂成型体3的俯视形状(从其厚度方向即第1方向D1观察树脂成型体3时的外周形状)为长方形状。不过，树脂成型体3的俯视形状不限于长方形状，例如也可以为正方形状。树脂成型体3的平面尺寸大于芯片状电子部件2的平面尺寸。
树脂成型体3隔着屏蔽部6和绝缘部7覆盖芯片状电子部件2的侧面23的一部分以及背面22。也就是说，芯片状电子部件2配置在树脂成型体3的内侧。树脂成型体3在使芯片状电子部件2的表面21露出的状态下对芯片状电子部件2进行保持。
树脂成型体3由具有电绝缘性的树脂等形成。此外，树脂成型体3例如除了树脂以外，还包含混合于树脂的填料，但填料并不是必须的构成要素。树脂例如为环氧树脂。不过，树脂不限于环氧树脂，例如，也可以为聚酰亚胺树脂、丙烯酸树脂、聚氨酯树脂或硅酮树脂。填料例如为二氧化硅、矾土等无机填料。树脂成型体3除了树脂以及填料之外，例如还可以包含碳黑等黑色颜料。
(2.3)导体柱
如图1的A所示，在电子部件1中，在芯片状电子部件2的侧方配置有多个(在图示例中为两个)导体柱4。在与第1方向D1正交的第2方向D2上，多个导体柱4位于与芯片状电子部件2分离的位置。多个导体柱4被树脂成型体3保持。
导体柱4是圆柱状的形状，具有在与树脂成型体3的厚度方向平行的方向上彼此处于相反侧的第1端面41以及第2端面42。总之，导体柱4具有在第1方向D1上彼此处于相反侧的第1端面41以及第2端面42。在导体柱4的第1端面41，层叠有后述的布线层5的第2端52。由此，在电子部件1中，导体柱4和布线层5被电连接。
在电子部件1中，对于芯片状电子部件2，经由布线层5电连接有导体柱4。在电子部件1中，导体柱4的位置以及数量没有特别限定。
导体柱4的材料例如为金属。在实施方式1涉及的电子部件1中，导体柱4的材料例如为Cu。导体柱4的材料不限于Cu，例如也可以为Ni。导体柱4的材料也可以为合金。
(2.4)布线层
布线层5在树脂成型体3的第1面31侧以及芯片状电子部件2的表面21侧将芯片状电子部件2和导体柱4电连接。布线层5具有：与芯片状电子部件2的表面21(之中端子电极的表面)连接的第1端51、和与导体柱4连接的第2端52。布线层5跨越芯片状电子部件2的表面21、导体柱4的第1端面41、和后述的绝缘部7的第2中间层72而配置。
布线层5的材料例如为金属。在实施方式1涉及的电子部件1中，作为一例，布线层5的材料为Cu。总之，布线层5为Cu层。布线层5的材料例如也可以为合金。布线层5不限于单层构造，也可以是层叠了多个层的层叠构造。
(2.5)电极
电极8在树脂成型体3的第2面32侧，跨越导体柱4的第2端面42和第2抗蚀剂层10而形成。
电极8的材料例如为金属。在实施方式1涉及的电子部件1中，电极8的材料与布线层5同样地为Cu。与布线层5同样地，电极8不限于单层构造，也可以是层叠了多个层的层叠构造。
此外，在电子部件1中，布线层5的一部分(布线层5之中未被第1抗蚀剂层9覆盖的部分)构成了用于使导体柱4与电路基板15(参照图2)等电连接的外部连接用的电极53。在电子部件1中，也可以在布线层5上形成有电极。形成在布线层5上的电极例如是布线层5上的Ti膜和该Ti膜上的Au膜的层叠膜。电极的层叠构造只不过是一例，并不限定于这一例。
(2.6)第1抗蚀剂层、第2抗蚀剂层以及第3抗蚀剂层
第1抗蚀剂层9在树脂成型体3的第1面31侧，形成为除了布线层5的一部分以外覆盖布线层5。在第1抗蚀剂层9形成有使布线层5的一部分露出的孔91。第1抗蚀剂层9在树脂成型体3的第1面31侧跨越布线层5和绝缘部7而形成。第1抗蚀剂层9具有电绝缘性。第1抗蚀剂层9由与布线层5相比焊料湿润性低的材料形成。第1抗蚀剂层9例如为聚酰亚胺层。
第2抗蚀剂层10在树脂成型体3的第2面32侧，形成为覆盖第2接地用布线层13。在此，第2抗蚀剂层10跨越第2接地用布线层13和树脂成型体3的第2面32而形成。第2抗蚀剂层10除了第2接地用布线层13的一部分以外覆盖第2接地用布线层13。在第2抗蚀剂层10形成有使第2接地用布线层13的一部分露出的孔101。第2抗蚀剂层10具有电绝缘性。第2抗蚀剂层10由与第2接地用布线层13相比焊料湿润性低的材料形成。第2抗蚀剂层10例如为聚酰亚胺层。
第3抗蚀剂层11在树脂成型体3的第1面31侧，形成为除了第1接地用布线层12的一部分以外覆盖第1接地用布线层12。在第3抗蚀剂层11形成有使第1接地用布线层12的一部分露出的孔111。第3抗蚀剂层11具有电绝缘性。第3抗蚀剂层11由与第1接地用布线层12相比焊料湿润性低的材料形成。第3抗蚀剂层11例如为聚酰亚胺层。
(2.7)绝缘部
绝缘部7具有电绝缘性。绝缘部7具备多个(在图示例中为两个)第1中间层(第1绝缘部)71、第2中间层(第2绝缘部)72、和第3中间层(第3绝缘部)73。
各第1中间层71设置为覆盖圆柱状的导体柱4的整个侧面。各第1中间层71的形状为圆筒状。各第1中间层71设置为与导体柱4相接。第2中间层72沿着树脂成型体3的第1面31设置，使得与布线层5以及屏蔽部6相接。第2中间层72将布线层5和屏蔽部6电绝缘。第3中间层73设置为与芯片状电子部件2接触。更详细地，第3中间层73形成为覆盖芯片状电子部件2的背面22以及侧面23。多个第1中间层71、第2中间层72和第3中间层73形成为一体。
在电子部件1中，绝缘部7的介电常数以及介质损耗角正切分别小于树脂成型体3的介电常数以及介质损耗角正切。此外，在电子部件1中，绝缘部7的介电常数以及介质损耗角正切分别小于在芯片状电子部件2中对功能部进行支承的基材(在SAW滤波器的情况下例如压电基板)的介电常数以及介质损耗角正切。绝缘部7由无机绝缘膜构成。无机绝缘膜由无机绝缘材料形成。用于无机绝缘膜的无机绝缘材料例如为氧化硅。绝缘部7不限于无机绝缘膜，也可以为有机绝缘膜。有机绝缘膜的材料例如为氟系树脂、双马来酰亚胺等。
(2.8)屏蔽部
屏蔽部6作为用于电磁屏蔽的屏蔽层而设置。屏蔽部6具备多个(在图示例中为两个)第1导体层61、第2导体层62、和第3导体层63。
各第1导体层61设置为覆盖第1中间层71的整个侧面。各第1导体层61的形状为圆筒状。各第1导体层61设置为与第1中间层71以及树脂成型体3相接。第2导体层62沿着树脂成型体3的第1面31设置，使得与树脂成型体3以及第2中间层72相接。第3导体层63沿着芯片状电子部件2的侧面23和背面22设置，使得与树脂成型体3以及第3中间层73相接。
(2.9)同轴构造
电子部件1具备与导体柱4同轴地配置为包围导体柱4的侧面的导体层60。也就是说，电子部件1具有同轴构造14，该同轴构造14包含导体柱4、和配置为包围导体柱4的侧面且与导体柱4的侧面分离的导体层60。导体层60由上述的屏蔽部6的第1导体层61构成。在电子部件1中，同轴构造14还具备介于导体柱4与导体层60之间的中间层70。中间层70是由上述的绝缘部7的第1中间层71构成的电绝缘层。在电子部件1中，树脂成型体3覆盖导体层60的侧面。
(2.10)第1接地用布线层以及第2接地用布线层
第1接地用布线层12与屏蔽部6电连接。更详细地，第1接地用布线层12在树脂成型体3的第1面31侧，与屏蔽部6相接，且与导体层60电连接。第1接地用布线层12跨越屏蔽部6之中从第1导体层61观察处于与第2导体层62相反侧的接地用导体层65和第1抗蚀剂层9而形成。第1接地用布线层12的材料例如为Cu。
第2接地用布线层13与屏蔽部6电连接。更详细地，第2接地用布线层13在树脂成型体3的第2面32侧，与屏蔽部6的导体层60(第1导体层61)相接，且与导体层60电连接。第2接地用布线层13跨越导体层60(第1导体层61)的与第2导体层62侧相反的端面612和树脂成型体3的第2面32而形成。第2接地用布线层13的材料例如为Cu。
(3)电子部件的制造方法
接着，参照图3的A～图3的F、图4的A～图4的F以及图5的A～图5的D对实施方式1涉及的电子部件1的制造方法进行说明。
在电子部件1的制造方法中，在准备了芯片状电子部件2之后，依次进行第1工序～第12工序。
在第1工序中，如图3的A所示，准备支承体120。支承体120包含平板状的基底123、和通过粘接层124粘附在基底123的厚度方向的一面的导电层125。
在第2工序中，如图3的B所示，在支承体120的导电层125上形成多个导体柱4。在该工序中，首先，形成对支承体120的导电层125进行覆盖的正型的光致抗蚀剂层。然后，利用光刻技术将光致抗蚀剂层中处于导体柱4的预定形成位置的部分去除(在导体柱4的预定形成位置形成开孔部)，由此使导电层125之中成为导体柱4的基底的部位露出。然后，通过电解镀覆形成导体柱4。在导体柱4的形成时，经由包含硫酸铜的镀覆液在与光致抗蚀剂层的表面对置配置的阳极和由导电层125构成的阴极之间通电，使导体柱4从导电层125的露出表面沿着光致抗蚀剂层的厚度方向析出。然后，去除光致抗蚀剂层。在实施方式1涉及的电子部件1的制造方法中，第2工序构成了在支承体120的表面121上形成具有导电性的柱4的柱形成工序。另外，支承体120的表面121是导电层125的表面。
在第3工序中，如图3的C所示，在形成了导体柱4的支承体120的导电层125上临时固定芯片状电子部件2。更详细地，首先，在导电层125上形成液状(膏状)的树脂粘附层(未图示)。接下来，使芯片状电子部件2的表面21与树脂粘附层对置，将芯片状电子部件2推压到树脂粘附层。由此，在第3工序中，经由树脂粘附层将芯片状电子部件2临时固定在导电层125上。树脂粘附层优选由具有感光性的正型的抗蚀剂形成。在实施方式1涉及的电子部件1的制造方法中，第3工序构成了部件配置工序。也就是说，在部件配置工序中，在与导体柱4的侧面分离的位置将芯片状电子部件2配置在支承体120的表面121上(临时固定于支承体120)。在此，在部件配置工序中，使芯片状电子部件2的表面21与支承体120的表面121对置地将芯片状电子部件2配置在支承体120的表面121上。
在第4工序中，如图4的A所示，形成成为绝缘部7(参照图1的A)的基础的绝缘层700。更详细地，在第4工序中，形成对支承体120的表面121的露出部位、导体柱4的侧面以及前端面、和芯片状电子部件2的侧面23以及背面22进行覆盖的绝缘层700。绝缘层700除了包含中间层70(第1中间层71)、第2中间层72以及第3中间层73之外，还包含对导体柱4的前端面进行覆盖的第4中间层74。绝缘层700的材料例如为氧化硅。在第4工序中，例如通过CVD法(Chemical Vapor Deposition，化学气相沉积)形成绝缘层700。由此，在第4工序中，能够一体形成第1中间层71、第2中间层72、和第3中间层73(和第4中间层74)。在第4工序中，不限于CVD法，例如也可以通过溅射法、喷涂法等形成绝缘层700。在实施方式1涉及的电子部件1的制造方法中，第4工序构成了形成对导体柱4的侧面进行覆盖的中间层70的中间层形成工序。
在第5工序中，如图4的B所示，形成成为屏蔽部6(参照图1的A)的基础的金属层600。更详细地，在第5工序中，在绝缘层700上形成金属层600。金属层600除了包含导体层60(第1导体层61)、第2导体层62以及第3导体层63之外，还包含第4导体层64。第4导体层64形成为覆盖第4中间层74。金属层600的材料例如为Cu。在第5工序中，例如通过CVD法形成金属层600。由此，在第5工序中，能够一体形成第1导体层61、第2导体层62、和第3导体层63(和第4导体层64)。在第5工序中，不限于CVD法，例如，也可以通过溅射法(例如斜溅射法)、蒸镀法(例如斜蒸镀法)、喷涂法、无电解镀覆等来形成金属层600。在实施方式1涉及的电子部件1的制造方法中，第5工序构成了形成对中间层70的侧面进行覆盖的导体层60的导体层形成工序。
在第6工序中，如图4的C所示，在支承体120上形成成为树脂成型体3(参照图4的D)的基础的树脂构造体30。在此，在第6工序中，在支承体120上形成树脂构造体30，使得覆盖对绝缘层700进行覆盖的金属层600。总之，在第6工序中，在支承体120的导电层125上隔着绝缘层700以及金属层600形成树脂构造体30。在此，树脂构造体30具有在其厚度方向上彼此处于相反侧的第1面301以及第2面302。树脂构造体30的第1面301是与金属层600的第2导体层62相接的面。树脂构造体30隔着金属层600以及绝缘层700对芯片状电子部件2的背面22以及侧面23进行覆盖。进而，树脂构造体30隔着金属层600以及绝缘层700对导体柱4的侧面以及前端面进行覆盖。因此，树脂构造体30比树脂成型体3厚，树脂构造体30的一部分、金属层600的一部分以及绝缘层700的一部分介于树脂构造体30的第2面302与导体柱4的前端面之间。
在第6工序中，通过压制成型法对树脂构造体30进行成型。树脂构造体30的形成法不限于压制成型法。在第6工序中，例如，电可以利用旋涂法、传递成型法等对树脂构造体30进行成型。在实施方式1涉及的电子部件1的制造方法中，第6工序构成了对覆盖导体层60的侧面的树脂构造体30进行成型的树脂成型工序。
在第7工序中，如图4的D所示，将树脂构造体30从与第1面301相反的第2面302侧进行研磨直到成为树脂成型体3的厚度，由此形成树脂成型体3。总之，在第7工序中，对树脂构造体30进行研磨，使得导体柱4的前端面露出并且树脂构造体30(参照图4的C)的第2面302(参照图4的C)变得与导体柱4的前端面大致齐平。在第7工序中，使导体柱4的前端面露出是必须的，导体柱4的前端面与树脂构造体30的第2面302变得齐平不是必须的。通过进行第7工序，从而形成包含树脂成型体3、导体柱4、绝缘部7、和屏蔽部6的构造体。在实施方式1涉及的电子部件1的制造方法中，第7工序构成了研磨工序。研磨工序在树脂成型工序之后进行。在研磨工序中，对树脂构造体30进行研磨以使导体柱4的前端面露出。
在第8工序中，如图4的E所示，从包含芯片状电子部件2、树脂成型体3、导体柱4、绝缘部7、屏蔽部6、支承体120、和树脂粘附层(未图示)的构造体，去除支承体120以及树脂粘附层。由此，在第8工序中，能够使芯片状电子部件2的表面21、导体柱4的两端面(第1端面41以及第2端面42)、绝缘部7的一部分以及屏蔽部6的一部分露出。在第8工序中，例如，使将导电层125(参照图4的D)和基底123(参照图4的D)粘附的粘接层124(参照图4的D)的粘附力下降，去除(剥离)支承体120中的基底123。粘接层124优选由能够通过紫外线、红外线、热的任意一者使粘附力下降的粘接剂来形成。导电层125例如能够通过湿式蚀刻来去除。此外，在第8工序中，能够通过对树脂粘附层进行曝光之后进行显影来去除树脂粘附层。在实施方式1涉及的电子部件1的制造方法中，第8工序构成了去除支承体120的去除工序。
在第9工序中，如图4的F所示，形成将芯片状电子部件2和导体柱4电连接的多个布线层5。在第9工序中，例如，利用溅射法或镀覆、光刻技术以及蚀刻技术来形成各布线层5。在实施方式1涉及的电子部件1的制造方法中，第9工序构成了布线层形成工序。在布线层形成工序中，形成将芯片状电子部件2和导体柱4电连接的布线层5。
此外，在第9工序中，如图4的F所示，形成多个第2接地用布线层13。在第9工序中，例如，利用溅射法或镀覆、光刻技术以及蚀刻技术来形成第2接地用布线层13。
在第10工序中，如图5的A所示，分别形成第1抗蚀剂层9以及第2抗蚀剂层10。在第10工序中，例如，利用旋涂等涂敷技术和光刻技术分别形成第1抗蚀剂层9以及第2抗蚀剂层10。
在第11工序中，如图5的B所示，在多个导体柱4的第2端面42上形成与多个导体柱4一对一地对应的多个电极8。更详细地，在第11工序中，例如，利用溅射法等薄膜形成技术和光刻技术以及蚀刻技术形成各电极8。
此外，在第11工序中，如图5的B所示，形成第1接地用布线层12，然后，形成第3抗蚀剂层11。更详细地，在第11工序中，例如，利用溅射法等薄膜形成技术、和光刻技术以及蚀刻技术，在第1抗蚀剂层9上形成第1接地用布线层12。然后，在第11工序中，例如，利用旋涂等涂敷技术和光刻技术形成第3抗蚀剂层11。
在实施方式1涉及的电子部件1的制造方法中，若在第1工序中作为支承体120而使用能够形成多个电子部件1的集合体的大小的支承体120，则通过从第1工序进行至第11工序，由此能够形成多个电子部件1的集合体。在此情况下，例如，能够通过进行将多个电子部件1的集合体分离为各个电子部件1的切割从而得到多个电子部件1。
在包含电子部件1的电子部件模块200(参照图5的D)的制造时，也可以在第11工序之后，进行以下的第12工序、第13工序，然后分离为各个电子部件模块200，从而得到多个电子部件模块200。
在第12工序中，如图5的C所示，在电子部件1形成导电性凸块43。然后，在第13工序中，如图5的D所示，经由导电性凸块43(43S)将电子部件20的端子电极和电子部件1的电极8电连接且机械连接，并且经由导电性凸块43(43G)将电子部件20的接地用电极和电子部件1的第2接地用布线层13电连接且机械连接。然后，在第13工序中，形成覆盖电子部件20的覆盖层201。作为覆盖层201的材料，例如，能够采用聚酰亚胺树脂、苯并环丁烯、聚苯并恶唑、酚醛树脂或硅酮树脂。覆盖层201具有作为对电子部件1上的电子部件20进行密封的密封层的功能。在第13工序中，在形成了覆盖层201之后，形成与电子部件1的各布线层5电连接的导电性凸块44(44S)以及与第1接地用布线层12电连接的导电性凸块44(44G)。上述的导电性凸块43、44是焊料凸块。导电性凸块43、44不限于焊料凸块，例如也可以是金凸块。
在第13工序中，例如，在形成了导电性凸块44之后，分离为各个电子部件模块200。然后，如图5的D所示，将电子部件模块200安装于电路基板15。在电子部件模块200中，在芯片状电子部件2的表面21与电路基板15之间形成有间隙203。
(4)效果
实施方式1涉及的电子部件1的制造方法具备：柱形成工序，在支承体120的表面121上形成导体柱4；中间层形成工序，形成对导体柱4的侧面进行覆盖的中间层70；导体层形成工序，形成对中间层70的侧面进行覆盖的导体层60；和树脂成型工序，成型对导体层60的侧面进行覆盖的树脂构造体30。由此，在实施方式1涉及的电子部件1的制造方法中，能够更容易地制造具有包含导体柱4和导体层60的同轴构造14的电子部件1。对这一点进一步进行说明。在实施方式1涉及的电子部件1的制造方法中，先形成导体柱4之后，形成中间层70使得覆盖导体柱4的侧面，然后，形成导体层60使得覆盖中间层70的侧面。由此，在实施方式1涉及的电子部件1的制造方法中，与像以往的电子部件的制造方法那样在贯通孔中填充填充体之后在填充体形成用于形成信号过孔导体(导体过孔)的贯通孔的情况相比，即使导体柱4的纵横比变高也能够容易地形成同轴构造14。此外，通过实施方式1涉及的电子部件1的制造方法而制造的电子部件1例如有导体柱4不易受到来自外部的电磁波的影响的优点、能够减少通过导体柱4的高频信号的传播损耗的优点。此外，在为了形成同轴构造而在多个生片(green sheets)的贯通孔内印刷金属化油墨并对多个生片进行了层叠、压接之后进行烧成这样的制造方法中，在同轴构造中包围信号过孔导体的接地过孔导体相对于信号过孔导体的位置容易偏移，有同轴构造的电磁屏蔽性能下降的担忧。相对于此，在实施方式1涉及的电子部件1的制造方法中，对导体柱4层叠中间层70，在中间层70层叠导体层60，因此能够使导体柱4与导体层60的相对的位置精度提高，导体柱4变得更加不易受到来自外部的电磁波的影响。
此外，在实施方式1涉及的电子部件1的制造方法中，还具备在树脂成型工序之后去除支承体120的去除工序。由此，在实施方式1涉及的电子部件1的制造方法中，能够使同轴构造14中的支承体120侧的端面露出。能够在同轴构造14中的支承体120侧的端面实现其他构成要素向导体柱4以及导体层60各自的电连接。
此外，实施方式1涉及的电子部件1的制造方法还具备：柱形成工序与中间层形成工序之间的部件配置工序、和去除工序之后的布线层形成工序。在部件配置工序中，在与导体柱4的侧面分离的位置，将芯片状电子部件2配置在支承体120的表面121上。在布线层形成工序中，形成将芯片状电子部件2和导体柱4电连接的布线层5。因此，在实施方式1涉及的电子部件1的制造方法中，能够更容易地制造具有同轴构造14、芯片状电子部件2和布线层5的电子部件1。
此外，在实施方式1涉及的电子部件1的制造方法中，在部件配置工序中，使芯片状电子部件2的表面21与支承体120的表面121对置地将芯片状电子部件2配置在支承体120的表面121上。在中间层形成工序中，一体形成作为中间层70的第1中间层71、对支承体120的表面121之中露出的区域进行覆盖的第2中间层72、和对芯片状电子部件2的侧面23之中露出的区域以及背面22双方进行覆盖的第3中间层73。在中间层形成工序中，使用相同的材料在一个工序中大致同时形成第1中间层71、第2中间层72、和第3中间层73，由此一体形成第1中间层71、第2中间层72、和第3中间层73。由此，在电子部件1的制造方法中，在第1中间层71与第2中间层72之间、以及第2中间层72与第3中间层73之间分别不产生界面，因此变得不易引起由热应力等导致的绝缘部7的断裂。因此，在电子部件1的制造方法中，能够制造与电绝缘性有关的可靠性高的电子部件1。
此外，在实施方式1涉及的电子部件1的制造方法中，在导体层形成工序中，一体形成作为导体层60的第1导体层61、对第2中间层72进行覆盖的第2导体层62、和对第3中间层73进行覆盖的第3导体层63。在导体层形成工序中，使用相同的材料在一个工序中大致同时形成第1导体层61、第2导体层62、和第3导体层63，由此一体形成第1导体层61、第2导体层62、和第3导体层63。由此，在电子部件1的制造方法中，在第1导体层61与第2导体层62之间、以及第2导体层62与第3导体层63之间分别不产生界面，因此变得不易引起由热应力等造成的屏蔽部6的断裂。因此，在电子部件1的制造方法中，能够制造电磁屏蔽性能的可靠性高的电子部件1。在包含通过该电子部件1的制造方法而制造的电子部件1的电子部件模块200(参照图5的D)、电子部件模块210中，能够通过第3导体层63提高第1方向D1的电磁屏蔽性能，因此能够进一步缩短第1方向D1上的电子部件1与另一个电子部件20的距离，可谋求低高度化。
此外，在实施方式1涉及的电子部件1的制造方法中，在树脂成型工序中，对树脂构造体30进行成型，使得在支承体120的表面121侧覆盖第1导体层61、第2导体层62以及第3导体层63。电子部件1的制造方法还具备对树脂构造体30进行研磨以使导体柱4的前端面露出的研磨工序。因此，在电子部件1的制造方法中，通过对树脂构造体30进行研磨，由此能够使包含导体柱4的同轴构造14露出。由此，在电子部件1的制造方法中，能够使导体柱4以及第1导体层61不从树脂构造体30突出地露出。研磨后的树脂构造体30是树脂成型体3。
此外，在实施方式1涉及的电子部件1的制造方法中，中间层70为电绝缘层。由此，在电子部件1的制造方法中，能够使电绝缘层作为中间层70而介于导体柱4与导体层60之间。在实施方式1涉及的电子部件1的制造方法中，能够提高导体柱4与导体层60的同轴度的精度。
此外，在实施方式1涉及的电子部件1的制造方法中，在导体层形成工序中，通过CVD法或溅射法形成导体层60。由此，在电子部件1的制造方法中，能够使导体层60的厚度的均匀性提高。此外，在电子部件1的制造方法中，在导体层形成工序中，通过CVD法形成导体层60，由此例如与通过溅射法形成导体层60的情况相比，能够使导体层60的厚度的均匀性提高。
此外，在实施方式1涉及的电子部件1的制造方法中，在中间层形成工序中，通过CVD法、溅射法或喷涂法形成中间层70。由此，在电子部件1的制造方法中，能够使中间层70的厚度的均匀性提高。
此外，在实施方式1涉及的电子部件1的制造方法中，支承体120包含导电层125。在柱形成工序中，在导电层125上通过镀覆形成导体柱4。由此，在电子部件1的制造方法中，能够容易地形成导体柱4。
实施方式1涉及的电子部件1具备导体柱4、导体层60、由电绝缘层构成的中间层70、和树脂成型体3。导体层60配置为包围导体柱4的侧面。导体层60与导体柱4的侧面分离。树脂成型体3覆盖导体层60的侧面。
实施方式1涉及的电子部件1与具有以往的同轴构造的电子部件相比，能够更容易地制造。实施方式1涉及的电子部件1具有包含导体柱4和导体层60的同轴构造14，因此有导体柱4不易受到来自外部的电磁波的影响的优点、能够减少通过导体柱4的高频信号的传播损耗的优点。
此外，实施方式1涉及的电子部件1还具备：由电绝缘层构成的中间层70，介于导体柱4与导体层60之间。由此，在电子部件1中，制造变得容易，此外，能够使导体柱4与导体层60的同轴度稳定。
此外，实施方式1涉及的电子部件1还具备与导体层60的侧面分离地配置的芯片状电子部件2。树脂成型体3对导体层60的侧面、和芯片状电子部件2的侧面23的至少一部分以及背面22进行覆盖。因此，在电子部件1中，即使是例如在芯片状电子部件2进行动作时产生电磁波的部件，通过导体柱4的高频信号也变得不易受到来自芯片状电子部件2的电磁波的影响。
此外，实施方式1涉及的电子部件1还具备将芯片状电子部件2和导体柱4电连接的布线层5。电子部件1能够在芯片状电子部件2与导体柱4之间经由布线层5使高频信号通过。在电子部件1中，导体柱4被导体层60包围，由此通过布线层5和导体柱4的高频信号变得不易受到来自芯片状电子部件2的电磁波的影响，因此能够进一步缩短布线层5的布线长度，能够谋求电子部件1的小型化。
此外，在实施方式1涉及的电子部件1中，绝缘部7的介电常数以及介质损耗角正切分别小于树脂成型体3的介电常数以及介质损耗角正切，此外，绝缘部7的介电常数以及介质损耗角正切分别小于在芯片状电子部件2中对功能部(IDT电极、端子电极等)进行支承的基材(在SAW滤波器的情况下例如压电基板)的介电常数以及介质损耗角正切。由此，在电子部件1中，能够降低在同轴构造14的导体层60与布线层5之间产生的寄生电容、以及在导体层60与芯片状电子部件2的功能部之间产生的寄生电容。
(5)变形例
(5.1)变形例1
如图6所示，实施方式1的变形例1涉及的电子部件1a与实施方式1涉及的电子部件1的不同点在于，不具备实施方式1涉及的电子部件1(参照图1的A)中的第1接地用布线层12以及第3抗蚀剂层11。关于变形例1涉及的电子部件1a，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
在变形例1涉及的电子部件1a中，不具备第1接地用布线层12以及第3抗蚀剂层11，因此与实施方式1的电子部件1相比制造变得容易。
(5.2)变形例2
如图7所示，实施方式1的变形例2涉及的电子部件1b与实施方式1涉及的电子部件1的不同点在于，第1抗蚀剂层9覆盖布线层5整体、以及第1接地用布线层12覆盖第1抗蚀剂层9整体。关于变形例2涉及的电子部件1b，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
在变形例2涉及的电子部件1b中，通过布线层5的高频信号变得不易受到来自电子部件1的外部的电磁波的影响。由此，在变形例2涉及的电子部件1b中，可得到更良好的特性。变形例2涉及的电子部件1b的制造方法与实施方式1涉及的电子部件1的制造方法同样，仅仅是形成第1抗蚀剂层9时的光掩模、以及形成第1接地用布线层12时的光掩模的图案不同。
(5.3)变形例3
如图8所示，实施方式1的变形例3涉及的电子部件1c与实施方式1涉及的电子部件1的不同点在于，使第2方向D2上的第2接地用布线层13的全长(布线长度)变长以使得能够安装在第2方向D2上排列的两个电子部件20c。此外，变形例3涉及的电子部件1c与实施方式1涉及的电子部件1的不同点在于，在第2接地用布线层13中未被第2抗蚀剂层10覆盖的区域上形成有电极16。关于变形例3涉及的电子部件1c，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
在包含变形例3涉及的电子部件1c和两个电子部件20c的电子部件模块220中，各电子部件20c的端子电极通过接合部46(46S)而与电子部件1c的电极8接合，由此被电连接且机械连接，各电子部件20c的接地电极通过接合部46(46G)而与电子部件1c的电极16接合，由此被电连接且机械连接。接合部46由导电性粘接材料(例如导电膏)形成。电子部件模块220包含电路基板15。不过，在电子部件模块220中，电路基板15并不是必须的构成要素。
在电子部件模块220中，能够防止电子部件1c和各电子部件20c的电磁波所引起的干扰。
变形例3涉及的电子部件1c的制造方法与实施方式1涉及的电子部件1的制造方法同样，不同点在于在形成电极8时还形成电极16。
(5.4)其他的变形例
在实施方式1涉及的电子部件1中，树脂成型体3的第2面32为平面状，从树脂成型体3的第2面32到芯片状电子部件2的表面21为止的最短距离比从第2面32到第1面31为止的最短距离长。由此，在实施方式1涉及的电子部件1中，能够谋求低高度化。
相对于此，作为实施方式1的变形例，也可以是，树脂成型体3的第2面32为平面状，从树脂成型体3的第2面32到芯片状电子部件2的表面21为止的距离比从树脂成型体3的第2面32到树脂成型体3的第1面31为止的距离短。由此，在本变形例涉及的电子部件1中，变得不易在芯片状电子部件2的表面21产生损伤。
此外，作为实施方式1的另一个变形例，也可以是，树脂成型体3的第2面32为平面状，从树脂成型体3的第2面32到芯片状电子部件2的表面21为止的距离与从树脂成型体3的第2面32到树脂成型体3的第1面31为止的距离相同。
总之，只要树脂成型体3覆盖芯片状电子部件2的侧面23的至少一部分即可。所谓“覆盖芯片状电子部件2的侧面23的至少一部分”，意味着关于芯片状电子部件2的侧面23，至少从芯片状电子部件2的侧面23之中比表面21侧的第1端更向背面22侧的第2端侧偏移的位置到侧面23与背面22的边界为止遍及整周地覆盖侧面23，包含覆盖芯片状电子部件2的侧面23的全部的情况。
第3导体层63不限于覆盖第3中间层73的整面的情况，例如，也可以形成有一个或多个孔。
在图1的A的例子中，电子部件1针对一个芯片状电子部件2而具备与芯片状电子部件2直接连接的两个布线层5，但布线层5的数量不限于两个。布线层5的数量也可以是一个，还可以是三个以上。此外，导体柱4的数量不限于两个。导体柱4的数量也可以是一个，还可以是三个以上。在电子部件1中，多个导体柱4例如在与第1方向D1和第2方向D2正交的方向(第3方向)上排列的情况下，多个同轴构造14也在第3方向上排列，因此能够缩短在第3方向上相邻的导体柱4间的距离。
在上述的各变形例涉及的电子部件1中，也发挥与实施方式1涉及的电子部件1同样的效果。
此外，实施方式1涉及的电子部件1的制造方法是一例，在实施方式1涉及的电子部件1的其他制造方法中，上述的第2工序(柱形成工序)和第3工序(部件配置工序)的顺序相反。因此，在上述其他制造方法中，如图9的A所示那样进行将芯片状电子部件2配置在支承体120的表面121上的部件配置工序之后，如图9的B所示那样进行在支承体120的表面121上形成具有导电性的柱4的柱形成工序。在此，在部件配置工序中，在支承体120的导电层125上临时固定芯片状电子部件2。更详细地，首先，在导电层125上形成液状(膏状)的树脂粘附层(未图示)。接下来，使芯片状电子部件2的表面21与树脂粘附层对置，将芯片状电子部件2推压到树脂粘附层。由此，在部件配置工序中，经由树脂粘附层将芯片状电子部件2临时固定在导电层125上。此外，在柱形成工序中，如图9的B所示，在与芯片状电子部件2的侧面23分离的位置，将柱4配置在支承体120的表面121上。更详细地，在柱形成工序中，在支承体120的导电层125上形成多个导体柱4。在该工序中，首先，形成对支承体120的导电层125的露出区域以及芯片状电子部件2进行覆盖的正型的光致抗蚀剂层。然后，利用光刻技术将光致抗蚀剂层中处于导体柱4的预定形成位置的部分去除(在导体柱4的预定形成位置形成开孔部)，由此使导电层125之中成为导体柱4的基底的部位露出。然后，通过电解镀覆形成导体柱4。在导体柱4的形成时，经由包含硫酸铜的镀覆液在与光致抗蚀剂层的表面对置配置的阳极和由导电层125构成的阴极之间通电，使导体柱4从导电层125的露出表面沿着光致抗蚀剂层的厚度方向析出。然后，去除光致抗蚀剂层。
在上述其他制造方法中，在柱形成工序之后，通过进行形成覆盖导体柱4的侧面的中间层70的中间层形成工序从而得到图9的C所示的构造，然后通过进行形成覆盖中间层70的侧面的导体层60的导体层形成工序从而得到图9的D所示的构造。在此，柱形成工序是部件配置工序和中间层形成工序之间的工序。此外，在中间层形成工序中，与上述第4工序同样地，形成成为绝缘部7(参照图1的A)的基础的绝缘层700。更详细地，在中间层形成工序中，形成对支承体120的表面121的露出部位、导体柱4的侧面以及前端面、和芯片状电子部件2的侧面23以及背面22进行覆盖的绝缘层700。绝缘层700除了包含中间层70(第1中间层71)、第2中间层72以及第3中间层73之外，还包含覆盖导体柱4的前端面的第4中间层74。此外，在导体层形成工序中，与上述第5工序同样地，在绝缘层700上形成金属层600。金属层600除了包含导体层60(第1导体层61)、第2导体层62以及第3导体层63之外，还包含第4导体层64。另外，在上述其他制造方法中，导电层形成工序之后的工序与实施方式1涉及的电子部件1的制造方法相同。
在上述其他制造方法中，与实施方式1涉及的电子部件1的制造方法同样地，能够更容易地制造具有同轴构造14、芯片状电子部件2、和布线层5的电子部件1。此外，在上述其他制造方法中，与实施方式1涉及的电子部件1的制造方法相比，芯片状电子部件2的配置变得容易。
(实施方式2)
如图10所示，实施方式2涉及的电子部件1d与实施方式1涉及的电子部件1(参照图1的A)的不同点在于，设置有多个(在图示例中为两个)芯片状电子部件2。关于实施方式2涉及的电子部件1d，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
实施方式2涉及的电子部件1d的制造方法与实施方式1涉及的电子部件1的制造方法同样，不同点在于在部件配置工序中配置多个芯片状电子部件2。
在实施方式2涉及的电子部件1d中，各芯片状电子部件2的侧面23隔着第3中间层73被第3导体层63覆盖，因此能够防止相邻的两个芯片状电子部件2彼此的电磁波所引起的干扰。由此，在实施方式2涉及的电子部件1d中，能够进一步缩短相邻的两个芯片状电子部件2间的距离，因此在具备多个芯片状电子部件2的结构中，能够实现小型化。
多个芯片状电子部件2可以是相同种类的芯片状电子部件，也可以是彼此不同的种类的芯片状电子部件。此外，芯片状电子部件2的数量不限于两个，也可以是三个以上。在芯片状电子部件2的数量为三个以上的情况下，也可以仅芯片状电子部件2之中的一部分的芯片状电子部件2为相同的芯片状电子部件。此外，在电子部件1具备多个芯片状电子部件2的情况下，导体柱4以及布线层5的布局也可以针对每个芯片状电子部件2而不同。
(实施方式3)
如图11所示，实施方式3涉及的电子部件1e与实施方式1涉及的电子部件1的不同点在于，未设置实施方式1涉及的电子部件1(参照图1的A)中的芯片状电子部件2。关于实施方式3涉及的电子部件1e，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
实施方式3涉及的电子部件1e的制造方法与实施方式1涉及的电子部件1的制造方法同样，不同点在于不具备部件配置工序。
在电子部件1e中，布线层5仅与实施方式1涉及的电子部件1(参照图1的A)中的芯片状电子部件2和导体柱4之中的导体柱4连接。电子部件1e例如能够作为具有同轴构造14的布线基板来使用。
在电子部件1e中，导体柱4与导体层60之间的中间层70为电绝缘层，但不限于此。在电子部件1e中，中间层70也可以为空气层。在将中间层70设为空气层的情况下，在制造电子部件1e时，只要将介于导体柱4与导体层60之间的牺牲层蚀刻去除即可。在电子部件1e的制造方法中，该情况下的牺牲层是在中间层形成工序中形成的由电绝缘层构成的中间层70。牺牲层不限于由具有电绝缘性的材料形成的情况，也可以由具有导电性的材料形成。
(实施方式4)
如图12所示，实施方式4涉及的电子部件1f与实施方式1涉及的电子部件1(参照图1的A)的不同点在于，除了具备中间层70(第1中间层71)、第2中间层72以及第3中间层73f之外，还具备对芯片状电子部件2的侧面23以及背面22双方进行覆盖的绝缘层77。此外，实施方式4涉及的电子部件1f与实施方式1涉及的电子部件1的不同点在于，取代实施方式1涉及的电子部件1的第3中间层73而具备第3中间层73f。关于实施方式4涉及的电子部件1f，对于与实施方式1涉及的电子部件1同样的构成要素，标注相同的附图标记并省略说明。
绝缘层77具有电绝缘性。在电子部件1f中，绝缘层77的介电常数以及介质损耗角正切分别小于树脂成型体3的介电常数以及介质损耗角正切。此外，在电子部件1f中，绝缘层77的介电常数以及介质损耗角正切分别小于在芯片状电子部件2中对功能部进行支承的基材(在SAW滤波器的情况下例如压电基板)的介电常数以及介质损耗角正切。绝缘层77由无机绝缘层构成。无机绝缘层由无机绝缘材料形成。用于无机绝缘层的无机绝缘材料例如为氧化硅。绝缘层77不限于无机绝缘层，也可以为有机绝缘层。有机绝缘层的材料例如为氟系树脂、双马来酰亚胺等。绝缘层77的材料与中间层70的材料既可以相同也可以不同。
此外，在实施方式4涉及的电子部件1f中，多个柱4之中的至少一个柱4的侧面的至少一部分与绝缘层77相邻。
在实施方式4涉及的电子部件1f中，第3中间层(第3绝缘部)73f设置为与绝缘层77接触。在此，第3中间层73f形成为隔着绝缘层77覆盖芯片状电子部件2的背面22以及侧面23。在实施方式4涉及的电子部件1f中，多个第1中间层71、第2中间层72、和第3中间层73f形成为一体。
以下，参照图13的A～图13的F以及图14的A～图14的F对实施方式4涉及的电子部件1f的制造方法进行明。另外，关于实施方式4涉及的电子部件1f的制造方法，对于与实施方式1涉及的电子部件1的制造方法同样的工序适当省略说明。
在实施方式4涉及的电子部件1f的制造方法中，在准备了芯片状电子部件2以及支承体120之后，依次进行第1工序～第11工序。
第1工序是部件配置工序。在部件配置工序中，如图13的A所示，在支承体120的导电层125上临时固定芯片状电子部件2。
第2工序是形成成为绝缘层77的基础的绝缘膜770(参照图13的B)的绝缘膜形成工序。绝缘膜770的材料例如是氧化硅。在第2工序中，例如通过CVD法形成绝缘膜770。在第2工序中，不限于CVD法，例如也可以通过溅射法、喷涂法等形成绝缘膜770。
在第3工序中，例如利用光刻技术以及蚀刻技术对绝缘膜770进行图案化，由此形成绝缘层77(参照图13的C)。在实施方式4涉及的电子部件1f的制造方法中，由第2工序和第3工序构成了形成对芯片状电子部件2的侧面23以及背面22双方进行覆盖的绝缘层77的绝缘层形成工序。
在第4工序中，进行在支承体120的表面121上形成具有导电性的柱4的柱形成工序。在柱形成工序中，在支承体120的导电层125上形成多个导体柱4。在该工序中，首先，形成对支承体120的导电层125的露出区域以及芯片状电子部件2进行覆盖的正型的光致抗蚀剂层。然后，利用光刻技术将光致抗蚀剂层中处于导体柱4的预定形成位置的部分去除(在导体柱4的预定形成位置形成开孔部)，由此使导电层125之中成为导体柱4的基底的部位露出。然后，通过电解镀覆形成导体柱4。在导体柱4的形成时，经由包含硫酸铜的镀覆液在与光致抗蚀剂层的表面对置配置的阳极和由导电层125构成的阴极之间通电，使导体柱4从导电层125的露出表面沿着光致抗蚀剂层的厚度方向析出。然后，去除光致抗蚀剂层。
在第5工序中，如图13的E所示，形成成为绝缘部7f(参照图12)的基础的绝缘层700f。更详细地，在第5工序中，形成对支承体120的表面121的露出部位、导体柱4的侧面以及前端面、和绝缘层77进行覆盖的绝缘层700f。绝缘层700f除了包含中间层70(第1中间层71)、第2中间层72以及第3中间层73f之外，还包含对导体柱4的前端面进行覆盖的第4中间层74。绝缘层700f的材料例如为氧化硅。在第5工序中，例如通过CVD法形成绝缘层700f。由此，在第5工序中，能够一体形成第1中间层71、第2中间层72、和第3中间层73f(和第4中间层74)。在第5工序中，不限于CVD法，例如，也可以通过溅射法、喷涂法等来形成绝缘层700f。在实施方式4涉及的电子部件1f的制造方法中，第5工序构成了形成覆盖导体柱4的侧面的中间层70的中间层形成工序。
在第6工序中，如图13的F所示，形成成为屏蔽部6(参照图12)的基础的金属层600。更详细地，在第6工序中，在绝缘层700f上形成金属层600。金属层600除了包含导体层60(第1导体层61)、第2导体层62以及第3导体层63之外，还包含第4导体层64。在第6工序中，例如通过CVD法形成金属层600。由此，在第6工序中，能够一体形成第1导体层61、第2导体层62、和第3导体层63(和第4导体层64)。在第6工序中，不限于CVD法，例如，也可以通过溅射法(例如斜溅射法)、蒸镀法(例如斜蒸镀法)、喷涂法、无电解镀覆等来形成金属层600。在实施方式4涉及的电子部件1f的制造方法中，第6工序构成了形成对中间层70的侧面进行覆盖的导体层60的导体层形成工序。
在第7工序中，如图14的A所示，在支承体120上形成成为树脂成型体3(参照图14的B)的基础的树脂构造体30。在此，在第7工序中，将树脂构造体30形成在支承体120上，使得覆盖对绝缘层700f进行覆盖的金属层600。总之，在第7工序中，在支承体120的导电层125上隔着绝缘层700f以及金属层600形成树脂构造体30。在此，树脂构造体30具有在其厚度方向上彼此处于相反侧的第1面301以及第2面302。树脂构造体30的第1面301是与金属层600的第2导体层62相接的面。树脂构造体30隔着金属层600、绝缘层700f以及绝缘层77覆盖芯片状电子部件2的背面22以及侧面23。进而，树脂构造体30隔着金属层600以及绝缘层700f覆盖导体柱4的侧面以及前端面。因此，树脂构造体30比树脂成型体3厚，树脂构造体30的一部分、金属层600的一部分以及绝缘层700f的一部分介于树脂构造体30的第2面302与导体柱4的前端面之间。在实施方式4涉及的电子部件1f的制造方法中，第7工序构成了成型对导体层60的侧面进行覆盖的树脂构造体30的树脂成型工序。
在第8工序中，如图14的B所示，将树脂构造体30从与第1面301相反的第2面302侧进行研磨直到成为树脂成型体3的厚度，由此形成树脂成型体3。通过进行第8工序，由此形成包含树脂成型体3、导体柱4、绝缘部7f、和屏蔽部6的构造体。在实施方式4涉及的电子部件1f的制造方法中，第8工序构成了研磨工序。
在第9工序中，如图14的C所示，从包含芯片状电子部件2、树脂成型体3、导体柱4、绝缘部7f、屏蔽部6、支承体120、和树脂粘附层(未图示)的构造体，去除支承体120以及树脂粘附层。由此，在第9工序中，能够使芯片状电子部件2的表面21、导体柱4的两端面(第1端面41以及第2端面42)、绝缘部7f的一部分以及屏蔽部6的一部分露出。在实施方式4涉及的电子部件1f的制造方法中，第9工序构成了去除支承体120的去除工序。
在第10工序中，如图14的D所示，形成将芯片状电子部件2和导体柱4电连接的多个布线层5。在实施方式4涉及的电子部件1f的制造方法中，第10工序构成了布线层形成工序。在布线层形成工序中，形成将芯片状电子部件2和导体柱4电连接的布线层5。
此外，在第10工序中，如图14的D所示，形成多个第2接地用布线层13。
在第11工序中，如图14的E所示，分别形成第1抗蚀剂层9以及第2抗蚀剂层10。
在第12工序中，如图14的F所示，在多个导体柱4的第2端面42上，形成与多个导体柱4一对一地对应的多个电极8。
此外，在第12工序中，如图14的F所示，形成第1接地用布线层12，然后，形成第3抗蚀剂层11。
实施方式4涉及的电子部件1f的制造方法与实施方式1涉及的电子部件1的制造方法同样地，具备：柱形成工序，在支承体120的表面121上形成导体柱4；中间层形成工序，形成对导体柱4的侧面进行覆盖的中间层70；导体层形成工序，形成对中间层70的侧面进行覆盖的导体层60；和树脂成型工序，成型对导体层60的侧面进行覆盖的树脂构造体30。由此，在实施方式4涉及的电子部件1f的制造方法中，与实施方式1涉及的电子部件1的制造方法同样地，能够更容易地制造具有包含导体柱4和导体层60的同轴构造14的电子部件1f。
以上说明的实施方式1～4只不过是本发明的各种各样的实施方式之一。实施方式1～4只要能够达成本发明的目的，就能够根据设计等进行各种变更。
(总结)
根据以上说明的实施方式等显然公开了以下的方式。
第1方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法具备：柱形成工序，在支承体(120)的表面(121)上形成具有导电性的柱(4)；中间层形成工序，形成对柱(4)的侧面进行覆盖的中间层(70)；导体层形成工序，形成对中间层(70)的侧面进行覆盖的导体层(60)；和树脂成型工序，成型对导体层(60)的侧面进行覆盖的树脂构造体(30)。
在第1方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够更容易地制造具有包含柱(4)和导体层(60)的同轴构造(14)的电子部件(1；1a；1b；1c；1d；1e；1f)。
第2方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法在第1方式中还具备在树脂成型工序之后去除支承体(120)的去除工序。
在第2方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够使同轴构造(14)中的支承体(120)侧的端面露出。
第3方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法在第2方式中还具备：柱形成工序与中间层形成工序之间的部件配置工序；和去除工序之后的布线层形成工序。在部件配置工序中，在与柱(4)的侧面分离的位置将芯片状电子部件(2)配置在支承体(120)的表面(121)上。在布线层形成工序中，形成将芯片状电子部件(2)和柱(4)电连接的布线层(5)。
在第3方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法中，能够更容易地制造具有同轴构造(14)、芯片状电子部件(2)、和布线层(5)的电子部件(1；1a；1b；1c；1d)。
第4方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法在第2方式中还具备：部件配置工序，将芯片状电子部件(2)配置在支承体(120)的表面(121)上；和去除工序之后的布线层形成工序。柱形成工序是部件配置工序与中间层形成工序之间的工序。在柱形成工序中，在与芯片状电子部件(2)的侧面(23)分离的位置，将柱(4)配置在支承体(120)的表面(121)上，在布线层形成工序中，形成将芯片状电子部件(2)和柱(4)电连接的布线层(5)。
在第4方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法中，能够更容易地制造具有同轴构造(14)、芯片状电子部件(2)、和布线层(5)的电子部件(1；1a；1b；1c；1d)。
在第5方式涉及的电子部件(1f)的制造方法中，在第2方式还具备：部件配置工序，使芯片状电子部件(2)的表面(21)与支承体(120)的表面(121)对置地将芯片状电子部件(2)配置在支承体(120)的表面(121)上；绝缘层形成工序，在部件配置工序与柱形成工序之间，形成对芯片状电子部件(2)的侧面(23)以及背面(22)双方进行覆盖的绝缘层(77)；和去除工序之后的布线层形成工序。柱形成工序是在绝缘层形成工序与中间层形成工序之间形成多个柱(4)的工序。在柱形成工序中，将多个柱(4)形成在支承体(120)的表面(121)上，使得多个柱(4)之中的至少一个柱(4)的侧面的至少一部分与绝缘层(77)相邻。
在第5方式涉及的电子部件(1f)的制造方法中，能够更容易地制造具有同轴构造(14)、芯片状电子部件(2)、和布线层(5)的电子部件(1f)。
第6方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法在第3或4方式中，在部件配置工序中，使芯片状电子部件(2)的表面(21)与支承体(120)的表面(121)对置地将芯片状电子部件(2)配置在支承体(120)的表面(121)上。在中间层形成工序中，一体形成作为中间层(70)的第1中间层(71)、对支承体(120)的表面(121)之中露出的区域进行覆盖的第2中间层(72)、和对芯片状电子部件(2)的侧面(23)之中露出的区域以及背面(22)双方进行覆盖的第3中间层(73)。
在第6方式涉及的电子部件(1；1a；1b；1c；1d)的制造方法中，在第1中间层(71)与第2中间层(72)之间、以及第2中间层(72)与第3中间层(73)之间分别不产生界面，因此能够制造与电绝缘性相关的可靠性高的电子部件(1；1a；1b；1c；1d)。
第7方式涉及的电子部件(1f)的制造方法在第5方式中，在中间层形成工序中，一体形成作为中间层(70)的第1中间层(71)、对支承体(120)的表面(121)之中露出的区域进行覆盖的第2中间层(72)、和对绝缘层(77)之中露出的区域进行覆盖的第3中间层(73f)。
在第7方式涉及的电子部件(1f)的制造方法中，在第1中间层(71)与第2中间层(72)之间、以及第2中间层(72)与第3中间层(73f)之间分别不产生界面，因此能够制造与电绝缘性相关的可靠性高的电子部件(1f)。
第8方式涉及的电子部件(1；1a；1b；1c；1d；1f)的制造方法在第6或7方式中，在导体层形成工序中，一体形成作为导体层(60)的第1导体层(61)、对第2中间层(72)进行覆盖的第2导体层(62)、和对第3中间层(73；73f)进行覆盖的第3导体层(63)。
在第8方式涉及的电子部件(1；1a；1b；1c；1d；1f)的制造方法中，在第1导体层(61)与第2导体层(62)之间、以及第2导体层(62)与第3导体层(63)之间分别不产生界面，能够制造电磁屏蔽性能的可靠性高的电子部件(1；1a；1b；1c；1d；1f)。
第9方式涉及的电子部件(1；1a；1b；1c；1d；1f)的制造方法在第8方式中，在树脂成型工序中，对树脂构造体(30)进行成型，使得在支承体(120)的表面(121)侧覆盖第1导体层(61)、第2导体层(62)以及第3导体层(63)。电子部件(1；1a；1b；1c；1d；1f)的制造方法还具备：研磨工序，对树脂构造体(30)进行研磨，使得柱(4)的前端面露出。
在第9方式涉及的电子部件(1；1a；1b；1c；1d；1f)的制造方法中，通过对树脂构造体(30)进行研磨，由此能够使包含柱(4)的同轴构造(14)露出。
在第10方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，在第1至9方式的任一者中，中间层(70)为电绝缘层。
在第10方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够使电绝缘层作为中间层(70)介于柱(4)与导体层(60)之间，因此与中间层(70)为空气层的情况相比，制造变得容易。
第11方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法在第1至10方式的任一者中，在导体层形成工序中，通过CVD法或溅射法形成导体层(60)。
在第11方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够使导体层(60)的厚度的均匀性提高。
第12方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法在第1至11方式的任一者中，在中间层形成工序中，通过CVD法、溅射法或喷涂法形成中间层(70)。
在第12方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够使中间层(70)的厚度的均匀性提高。
在第13方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，在第1至12方式的任一者中，支承体(120)包含导电层(125)。在柱形成工序中，在导电层(125)上通过镀覆形成柱(4)。
在第13方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)的制造方法中，能够容易地形成柱(4)。
第14方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)具备柱(4)、导体层(60)、中间层(70)、和树脂成型体(3)。导体层(60)配置为包围柱(4)的侧面。导体层(60)与柱(4)的侧面分离。中间层(70)由电绝缘层构成。中间层(70)介于柱(4)与导体层(60)之间。树脂成型体(3)覆盖导体层(60)的侧面。树脂成型体(3)是通过与印刷布线板的制造方法不同的例如压制成型法、传递成型法等成型法对树脂材料进行成型的成型体。
第14方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)与具有以往的同轴构造的电子部件相比能够更容易地制造。此外，第11方式涉及的电子部件(1；1a；1b；1c；1d；1e；1f)能够使柱(4)与导体层(60)的同轴度的精度提高。电子部件(1；1a；1b；1c；1d；1e；1f)具有包含柱(4)和导体层(60)的同轴构造(14)，因此有柱(4)不易受到来自外部的电磁波的影响的优点、能够减少通过柱(4)的高频信号的传播损耗的优点。也就是说，电子部件(1；1a；1b；1c；1d；1e；1f)能够抑制来自外部的电磁波的影响所引起的特性劣化。
第15方式涉及的电子部件(1；1a；1b；1c；1d；1f)在第14方式中还具备与导体层(60)的侧面分离地配置的芯片状电子部件(2)。树脂成型体(3)对导体层(60)的侧面、和芯片状电子部件(2)的侧面(23)的至少一部分以及背面(22)进行覆盖。
第15方式涉及的电子部件(1；1a；1b；1c；1d；1f)例如即使是在芯片状电子部件(2)进行动作时产生电磁波的部件，通过柱(4)的高频信号也变得不易受到来自芯片状电子部件(2)的电磁波的影响。
第16方式涉及的电子部件(1；1a；1b；1c；1d；1f)在第15方式中还具备将芯片状电子部件(2)和柱(4)电连接的布线层(5)。
在第16方式涉及的电子部件(1；1a；1b；1c；1d；1f)中，通过与芯片状电子部件(2)连接的布线层(5)和柱(4)的高频信号变得不易受到来自芯片状电子部件(2)的电磁波的影响。由此，在电子部件(1；1a；1b；1c；1d；1f)中，能够进一步缩短布线层(5)的布线长度，能够谋求电子部件(1；1a；1b；1c；1d；1f)的小型化。
第17方式涉及的电子部件(1；1a；1b；1c；1d；1f)在第16方式中具备绝缘部(7；7f)和屏蔽部(6)。绝缘部(7；7f)包含由中间层构成的第1中间层(71)、第2中间层(72)、和第3中间层(73；73f)。绝缘部(7；7f)具有电绝缘性。屏蔽部(6)包含由导体层(60)构成的第1导体层(61)、第2导体层(62)、和第3导体层(63)。第2中间层(72)位于布线层(5)与树脂成型体(3)之间。第3中间层(73；73f)覆盖芯片状电子部件(2)的背面(22)以及侧面(23)。第2导体层(62)介于树脂成型体(3)与第2中间层(72)之间。第3导体层(63)介于树脂成型体(3)与第3中间层(73；73f)之间。绝缘部(7；7f)的介电常数以及介质损耗角正切分别小于树脂成型体(3)的介电常数以及介质损耗角正切。
第17方式涉及的电子部件(1；1a；1b；1c；1d；1f)能够谋求在布线层(5)与屏蔽部(6)之间产生的寄生电容的降低。
第18方式涉及的电子部件(1；1a；1b；1c；1d；1f)在第17方式中，绝缘部(7；7f)的介电常数以及介质损耗角正切分别小于在芯片状电子部件(2)中对功能部进行支承的基材的介电常数以及介质损耗角正切。
第18方式涉及的电子部件(1；1a；1b；1c；1d；1f)可谋求在屏蔽部(6)与芯片状电子部件(2)的功能部之间产生的寄生电容的降低。
附图标记说明
1、1a、1b、1c、1d、1e、1f 电子部件；
2 芯片状电子部件；
21 表面；
22 背面；
23 侧面；
3 树脂成型体；
30 树脂构造体；
31 第1面；
32 第2面；
301 第1面；
302 第2面；
4 柱(导体柱)；
41 第1端面；
42 第2端面；
43 导电性凸块；
44 导电性凸块；
46 接合部；
5 布线层；
51 第1端；
52 第2端；
53 电极；
6 屏蔽部；
600 金属层；
60 导体层；
61 第1导体层；
612 端面；
62 第2导体层；
63 第3导体层；
64 第4导体层；
65 接地用导体层；
7、7f 绝缘部；
700 绝缘层；
70 中间层；
71 第1中间层；
72 第2中间层；
73、73f 第3中间层；
74 第4中间层；
77 绝缘层；
770 绝缘膜；
8 电极；
9 第1抗蚀剂层；
91 孔；
10 第2抗蚀剂层；
101 孔；
11 第3抗蚀剂层；
111 孔；
12 第1接地用布线层；
13 第2接地用布线层；
14 同轴构造；
15 电路基板；
16 电极；
20、20c 电子部件；
120 支承体；
121 表面；
123 基底；
124 粘接层；
125 导电层；
200 电子部件模块；
201 覆盖层；
202 间隙；
203 间隙；
210 电子部件模块；
D1 第1方向；
D2 第2方向。

Claims (18)

1.一种电子部件的制造方法，其特征在于，具备：
柱形成工序，在支承体的表面上形成具有导电性的柱；
中间层形成工序，形成对所述柱的侧面进行覆盖的中间层；
导体层形成工序，形成对所述中间层的侧面进行覆盖的导体层；和
树脂成型工序，成型对所述导体层的侧面进行覆盖的树脂构造体。
2.根据权利要求1所述的电子部件的制造方法，其特征在于，
还具备：去除工序，在所述树脂成型工序之后去除所述支承体。
3.根据权利要求2所述的电子部件的制造方法，其特征在于，
还具备：
所述柱形成工序与所述中间层形成工序之间的部件配置工序；和
所述去除工序之后的布线层形成工序，
在所述部件配置工序中，在与所述柱的所述侧面分离的位置，将芯片状电子部件配置在所述支承体的所述表面上，
在所述布线层形成工序中，形成将所述芯片状电子部件和所述柱电连接的布线层。
4.根据权利要求2所述的电子部件的制造方法，其特征在于，
还具备：
部件配置工序，将芯片状电子部件配置在所述支承体的所述表面上；和
所述去除工序之后的布线层形成工序，
所述柱形成工序是所述部件配置工序与所述中间层形成工序之间的工序，
在所述柱形成工序中，在与所述芯片状电子部件的侧面分离的位置，将所述柱配置在所述支承体的所述表面上，
在所述布线层形成工序中，形成将所述芯片状电子部件和所述柱电连接的布线层。
5.根据权利要求2所述的电子部件的制造方法，其特征在于，
还具备：
部件配置工序，使芯片状电子部件的表面与所述支承体的所述表面对置地将所述芯片状电子部件配置在所述支承体的所述表面上；
绝缘层形成工序，在所述部件配置工序与所述柱形成工序之间，形成对所述芯片状电子部件的侧面以及背面双方进行覆盖的绝缘层；和
所述去除工序之后的布线层形成工序，
所述柱形成工序是在所述绝缘层形成工序与所述中间层形成工序之间形成多个所述柱的工序，
在所述柱形成工序中，将多个所述柱形成在所述支承体的所述表面上，使得多个所述柱之中的至少一个柱的侧面的至少一部分与所述绝缘层相邻。
6.根据权利要求3或4所述的电子部件的制造方法，其特征在于，
在所述部件配置工序中，使所述芯片状电子部件的表面与所述支承体的所述表面对置地将所述芯片状电子部件配置在所述支承体的所述表面上，
在所述中间层形成工序中，一体形成作为所述中间层的第1中间层、对所述支承体的所述表面之中露出的区域进行覆盖的第2中间层、和对所述芯片状电子部件的侧面之中露出的区域以及背面双方进行覆盖的第3中间层。
7.根据权利要求5所述的电子部件的制造方法，其特征在于，
在所述中间层形成工序中，一体形成作为所述中间层的第1中间层、对所述支承体的所述表面之中露出的区域进行覆盖的第2中间层、和对所述绝缘层之中露出的区域进行覆盖的第3中间层。
8.根据权利要求6或7所述的电子部件的制造方法，其特征在于，
在所述导体层形成工序中，一体形成作为所述导体层的第1导体层、对所述第2中间层进行覆盖的第2导体层、和对所述第3中间层进行覆盖的第3导体层。
9.根据权利要求8所述的电子部件的制造方法，其特征在于，
在所述树脂成型工序中，对所述树脂构造体进行成型，使得在所述支承体的所述表面侧覆盖所述第1导体层、所述第2导体层以及所述第3导体层，
还具备：研磨工序，对所述树脂构造体进行研磨，使得所述柱的前端面露出。
10.根据权利要求1～9中任一项所述的电子部件的制造方法，其特征在于，
所述中间层为电绝缘层。
11.根据权利要求1～10中任一项所述的电子部件的制造方法，其特征在于，
在所述导体层形成工序中，通过CVD法或溅射法形成所述导体层。
12.根据权利要求1～11中任一项所述的电子部件的制造方法，其特征在于，
在所述中间层形成工序中，通过CVD法、溅射法或喷涂法形成所述中间层。
13.根据权利要求1～12中任一项所述的电子部件的制造方法，其特征在于，
所述支承体包含导电层，
在所述柱形成工序中，在所述导电层上通过镀覆形成所述柱。
14.一种电子部件，其特征在于，具备：
柱，具有导电性；
导体层，配置为包围所述柱的侧面，且与所述柱的所述侧面分离；
由电绝缘层构成的中间层，介于所述柱与所述导体层之间；和
树脂成型体，覆盖所述导体层的侧面。
15.根据权利要求14所述的电子部件，其特征在于，
还具备：芯片状电子部件，与所述导体层的所述侧面分离地配置，
所述树脂成型体覆盖所述导体层的所述侧面、和所述芯片状电子部件的侧面的至少一部分以及背面。
16.根据权利要求15所述的电子部件，其特征在于，
还具备：布线层，将所述芯片状电子部件和所述柱电连接。
17.根据权利要求16所述的电子部件，其特征在于，
具备：
绝缘部，包含由所述中间层构成的第1中间层、第2中间层和第3中间层，并具有电绝缘性；和
屏蔽部，包含由所述导体层构成的第1导体层、第2导体层和第3导体层，
所述第2中间层位于所述布线层与所述树脂成型体之间，
所述第3中间层覆盖所述芯片状电子部件的背面以及所述侧面，
所述第2导体层介于所述树脂成型体与所述第2中间层之间，
所述第3导体层介于所述树脂成型体与所述第3中间层之间，
所述绝缘部的介电常数以及介质损耗角正切分别小于所述树脂成型体的介电常数以及介质损耗角正切。
18.根据权利要求17所述的电子部件，其特征在于，
所述绝缘部的介电常数以及介质损耗角正切分别小于在所述芯片状电子部件中对功能部进行支承的基材的介电常数以及介质损耗角正切。
CN201880054135.2A 2017-08-21 2018-08-13 电子部件的制造方法以及电子部件 Active CN111034376B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-158854 2017-08-21
JP2017158854 2017-08-21
PCT/JP2018/030182 WO2019039335A1 (ja) 2017-08-21 2018-08-13 電子部品の製造方法及び電子部品

Publications (2)

Publication Number Publication Date
CN111034376A true CN111034376A (zh) 2020-04-17
CN111034376B CN111034376B (zh) 2023-02-21

Family

ID=65438810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054135.2A Active CN111034376B (zh) 2017-08-21 2018-08-13 电子部件的制造方法以及电子部件

Country Status (4)

Country Link
US (1) US11139266B2 (zh)
JP (1) JP6992811B2 (zh)
CN (1) CN111034376B (zh)
WO (1) WO2019039335A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828017B (zh) * 2021-11-30 2024-01-01 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板與其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246754A (ja) * 2001-02-19 2002-08-30 Kyocera Corp 多層配線基板
CN1925721A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、陶瓷电容器
US20090057849A1 (en) * 2007-08-29 2009-03-05 Jinbang Tang Interconnect in a multi-element package
US20170047281A1 (en) * 2015-08-14 2017-02-16 Dyi-chung Hu Coaxial copper pillar

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291799A (ja) 2000-04-11 2001-10-19 Ngk Spark Plug Co Ltd 配線基板
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2014178153A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 複合基板
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246754A (ja) * 2001-02-19 2002-08-30 Kyocera Corp 多層配線基板
CN1925721A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、陶瓷电容器
US20090057849A1 (en) * 2007-08-29 2009-03-05 Jinbang Tang Interconnect in a multi-element package
US20170047281A1 (en) * 2015-08-14 2017-02-16 Dyi-chung Hu Coaxial copper pillar

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828017B (zh) * 2021-11-30 2024-01-01 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板與其製造方法

Also Published As

Publication number Publication date
CN111034376B (zh) 2023-02-21
US20200185354A1 (en) 2020-06-11
US11139266B2 (en) 2021-10-05
WO2019039335A1 (ja) 2019-02-28
JP6992811B2 (ja) 2022-01-13
JPWO2019039335A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
JP3939504B2 (ja) 半導体装置並びにその製造方法および実装構造
CN106533384B (zh) 声波装置及其制造方法
JP6311724B2 (ja) 電子部品モジュール
US9197192B2 (en) Electronic component including a surface acoustic wave element and a pillar member
US8418331B2 (en) Method of fabricating a duplexer using an embedded PCB
CN111034376B (zh) 电子部件的制造方法以及电子部件
JP4576849B2 (ja) 集積回路装置
US11437563B2 (en) Acoustic wave device and method of manufacturing the same
JP6453563B2 (ja) 弾性波素子および通信装置
JP5056885B2 (ja) 集積回路装置
CN110800101B (zh) 电子部件模块
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
CN110709986B (zh) 电子部件模块
CN110998830B (zh) 电子部件模块以及电子部件模块的制造方法
JP2016225727A (ja) 弾性波装置および通信装置
KR20190126923A (ko) 전자 부품 및 그것을 구비하는 모듈
JP6068220B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant