TWI828017B - 電路板與其製造方法 - Google Patents
電路板與其製造方法 Download PDFInfo
- Publication number
- TWI828017B TWI828017B TW110145533A TW110145533A TWI828017B TW I828017 B TWI828017 B TW I828017B TW 110145533 A TW110145533 A TW 110145533A TW 110145533 A TW110145533 A TW 110145533A TW I828017 B TWI828017 B TW I828017B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric substrate
- signal line
- ground
- circuit board
- base
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 199
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 43
- 238000010030 laminating Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000011888 foil Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 27
- 230000008054 signal transmission Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 229920000106 Liquid crystal polymer Polymers 0.000 description 10
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- -1 polyethylene terephthalate Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種電路板包括介電基材、訊號線以及接地線路對。介電基材具有基部與凸出平台,其中凸出平台凸出於基部的上表面。訊號線保形地配置在介電基材上,並包括第一段、第二段以及第三段。第一段配置在凸出平台的上表面上。第二段延伸在基部的上表面上。第三段配置在凸出平台的側壁上並連接第一段和第二段。接地線路對配置在介電基材上。接地線路對位於第一段的兩側且與第一段相間隔。第二段在基部的上表面的正投影部分重疊接地線路對在基部的上表面的正投影。本申請還提供一種電路板的製作方法。
Description
本申請是有關於一種電路板與其製造方法,尤其是具有傳輸線的電路板與其製造方法。
隨著通信技術的高速發展,所用頻率越來越高。形成於電路板內的傳輸線在傳輸高頻訊號時,由於損耗、輻射、耦合等因素的影響,不易滿足高頻訊號的傳輸需求。因此,各業者極力優化電路板內的傳輸線結構以提供更出色的訊號傳輸表現。
根據本申請的一些實施例,一種電路板包括第一介電基材、訊號線以及接地線路對。第一介電基材具有基部與凸出平台,其中凸出平台凸出於基部的上表面。訊號線保形地配置在第一介電基材上,並包括第一段、第二段以及第三段。第一段配置在凸出平台的上表面上。第二段延伸在基部的上表面上。第三段配置在凸出平台的側壁上並連接第一段和第二段。接地線路對配置在第一介電基材上。接地線路對位於訊號線的第一段的兩側且與訊號線的第一段相間隔。訊號線的第二段在基部的上表面的正投影部分重疊接地線路對在基部的上表面的正投影。
在一些實施例中,訊號線的第二段與接地線路對的正投影重疊總長度佔訊號線的第一段、第二段及第三段的長度總和的比例小於30%。
在一些實施例中,訊號線與接地線路對之間存在空氣。
在一些實施例中,電路板進一步包括第二介電基材,配置在訊號線的上方並與第一介電基材相對,其中訊號線介於第一介電基材和第二介電基材之間。
在一些實施例中,訊號線與第二介電基材之間存在空氣。
在一些實施例中,電路板進一步包括第一接地平面及第二接地平面。第一接地平面配置在第一介電基材的下方。第二接地平面配置在第二介電基材的上方,並且與第一接地平面相對。訊號線及接地線路對介於第一接地平面和第二接地平面之間,並且訊號線不電性連接接地線路對、第一接地平面和第二接地平面。
在一些實施例中,電路板進一步包括數個導電孔,連接接地線路對、第一接地平面和第二接地平面。
在一些實施例中,導電孔、第一接地平面和第二接地平面圍繞訊號線。
在一些實施例中,訊號線直接接觸第一介電基材。
根據本申請的一些實施例,一種製造電路板的方法包括提供第一介電基材及形成數個第一凹槽在第一介電基材上,以使第一介電基材具有基部、第一凸出平台及數個第二凸出平台。第一凸出平台及第二凸出平台凸出於基部、第一凹槽隔開第一凸出平台及第二凸出平台、以及基部局部暴露於第一凹槽內。製造電路板的方法還包括形成訊號線在基部和第一凸出平台上、提供第二介電基材、形成第二凹槽在第二介電基材上、以及壓合第一介電基材和第二介電基材,使得第一凹槽和第二凹槽形成空間,其中訊號線位於所述空間中。製造電路板的方法還包括配置接地線路對在第一介電基材和第二介電基材之間,使得位於第一凸出平台上的訊號線與接地線路對共平面,以及使得位於基部的訊號線在第一介電基材上的正投影與接地線路對在第一介電基材上的正投影部分重疊。
在一些實施例中,形成訊號線包括形成光阻在第一介電基材上、圖案化光阻以暴露出第一凸出平台和基部的一部分、以及沉積訊號線的材料。
在一些實施例中,配置接地線路對包括在壓合第一介電基材和第二介電基材之前,形成接地線路對在第一介電基材的第二凸出平台上。
在一些實施例中,配置接地線路對包括在壓合第一介電基材和第二介電基材之前,形成接地線路對在第二介電基材上。
在一些實施例中,形成接地線路對在第二介電基材上包括將第一光阻填滿第二凹槽,其中第一光阻的上表面與第二介電基材的上表面齊平。形成接地線路對在第二介電基材上還包括形成金屬層在第一光阻及第二介電基材上、形成第二光阻在金屬層上、圖案化第二光阻以暴露金屬層的一部分,其中所述部分的面積小於第二凹槽的面積。形成接地線路對在第二介電基材上還包括移除金屬層的所述部分、以及在移除金屬層的所述部分之後移除第一光阻和剩餘的第二光阻。
在一些實施例中,製造電路板的方法進一步包括在壓合第一介電基材與第二介電基材之後,形成數個導電孔在接地線路對的相對兩側。
本申請的實施例提供電路板與其製造的方法。通過壓合基材而形成具有空氣介質的空間,使得訊號線在所述空間中延伸,並且訊號線的正投影與接地線的正投影部分重疊。藉此,提升電路板的訊號傳輸表現。
當諸如層、膜、區域或基材的元件被稱為在另一元件「上」或「連接到」另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時,不存在中間元件。如本文所使用的,「連接」可以指物理及/或電性連接。再者,「電性連接」或「耦合」可為二元件間存在其它元件。
此外,諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此,示例性術語「下」可以包括「下」和「上」的取向,取決於附圖的特定取向。類似地,如果一個附圖中的裝置翻轉,則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此,示例性術語「下面」或「下面」可以包括上方和下方的取向。
本文使用的「約」、「近似」、或「大致上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,「約」可以表示在所述值的一個或多個標準偏差內。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本申請所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本申請的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
電路板中的傳輸線損耗可能是影響效率和性能的重要因素之一,對於高頻訊號從一元件傳輸到另一元件更為重要。可以理解的是,即使訊號傳輸距離相對較短,但累積的損耗和衰減仍可能產生嚴重的問題。共面波導(coplanar waveguide, CPW)傳輸線相較於微帶線(microstrip line)或帶狀線(stripline)在高頻領域擁有更出色的傳輸性能。隨著技術的不斷發展,出現了一些共面波導結構的改進,於一定程度上優化共面波導傳輸線的訊號傳輸性能。本申請的實施例提供一種具有共面波導結構的傳輸線的電路板與其製造方法,藉由優化共面波導結構,從而提升訊號傳輸的表現。
請參照第1圖,第1圖為依據本申請一些實施例繪示電路板100的例示性截面圖。詳細而言,第1圖所示的電路板100是具有共面波導傳輸線的電路板100。
電路板100可包括第一介電基材110和第二介電基材120,第二介電基材120配置於第一介電基材110上並相對於第一介電基材110。第一介電基材110可具有基部112和凸出平台,例如第1圖所示的第一凸出平台114,其中第一凸出平台114凸出於基部112的上表面112T並具有上表面114T和側壁114W。在一些實施例中,第一介電基材110和第二介電基材120存在空間S。
電路板100可進一步包括訊號線130,其配置於第一介電基材110上。在一些實施例中,訊號線130保形地配置在第一介電基材110上。具體而言,訊號線130可包括第一段132、第二段134、及第三段136。第一段132配置在第一凸出平台114的上表面114T上。第二段134配置並延伸在基部112的上表面112T上。第三段136配置在第一凸出平台114的側壁114W上,並連接第一段132和第二段134。
第一段132、第二段134與第三段136三者的厚度實質上相等,所以訊號線130基本上可具有均勻的厚度,並隨著基部112與第一凸出平台114兩者起伏的表面而覆蓋第一介電基材110上。如此,訊號線130能保形地配置在第一介電基材110上。此外,在一些實施例中,訊號線130可直接接觸第一介電基材110。
一般而言,訊號線130的線寬增加有助於降低電路板100的傳輸阻抗,但是線寬增加可能會使電路板100尺寸增大。相較於平面式配置,本申請實施例提供的訊號線130保形地配置於具有高低起伏的第一介電基材110上,藉由額外的垂直式配置增加訊號線130的整體線寬以減少導體耗損,同時避免尺寸過大的疑慮。在一些實施例中,訊號線130的第一段132的寬度為介於約0.05毫米(mm)與0.1mm之間,但本發明不以此為限。
再進一步的描述,電路板100的訊號線130可介於第一介電基材110和第二介電基材120之間。在第一介電基材110和第二介電基材120存在空間S的實施例中,訊號線130可配置在空間S中並且空間S內的空氣包圍訊號線130的一部分。換言之,訊號線130與第二介電基材120之間存在空氣,因此訊號線130與第二介電基材120彼此無物理接觸。由於空氣具有較低的介電特性,例如較低的介電常數和損耗因子,因此訊號線130周圍存在空氣作為介質可減少訊號線130的介質損耗以提高訊號傳輸性能。
電路板100可進一步包括接地線路對140,其配置在第一介電基材110上。在一些實施例中,部分的接地線路對140懸空在基部112上方,例如第1圖中的接地線路對140所包括的懸空段142。接地線路對140位於訊號線130的第一段132的兩側,並且與訊號線130的第一段132間隔分開。在一些實施例中,接地線路對140對稱地配置在訊號線130的第一段132的兩側。具體而言,如第1圖所示,接地線路對140可包括兩條接地線,其中位於訊號線130的第一段132的一側可為接地線路對140的第一接地線(未標示),而位於訊號線130的第一段132的另一側可為接地線路對140的第二接地線(未標示)。換句話說,訊號線130配置於接地線路對140之間。再者,訊號線130不電性連接接地線路對140。
當訊號線130的第一段132與接地線路對140共平面(例如,訊號線130的第一段132到基部112的距離大致上等於接地線路對140到基部112的距離)時,訊號線130和接地線路對140可共同形成共面波導(CPW)傳輸線。
如前所述,訊號線130的第二段134延伸於基部112的上表面112T上,而部分的接地線路對140(例如懸空段142)懸空在基部112的上表面112T上。在一些實施例中,第二段134在基部112的上表面112T的正投影部分地重疊接地線路對140在上表面112T的正投影。換句話說,訊號線130的第二段134在上表面112T的正投影與接地線路對140在上表面112T的正投影之間不完全隔開。如第1圖所示,訊號線130的第二段134與接地線路對140的其中一者在基部112的上表面112T之間存在正投影重疊長度L。
當訊號線130與接地線路對140重疊時,在使用電路板100來傳輸訊號的過程中,特別是傳輸高頻訊號時,磁場可分布於訊號線130和接地線路對140之間,可避免在訊號線130的邊緣處形成高密度電流,藉此減少訊號線130的導體損耗,從而提高訊號傳輸性能。除此之外,可通過調整訊號線130與接地線路對140之間的重疊長度L來調節阻抗,藉此獲得較寬的阻抗範圍。在一些實施例中,訊號線130的第二段134與接地線路對140的正投影重疊總長度佔訊號線130的總長度的比例可小於約30%,其中訊號線130的總長度為第一段132、第二段134及第三段136的長度總和。以第1圖為例,當訊號線130與接地線路對140為對稱配置時,訊號線130的第二段134與接地線路對140的正投影重疊總長度可為兩倍的重疊長度L。在前述之實施例中,阻抗(例如,特徵阻抗)可介於約45歐姆(Ω)與約55Ω之間,藉此優化電路板100的訊號傳輸性能。應留意的是,前述的詞彙「長度」,例如正投影重疊總長度、訊號線130的總長度等,是指稱在第1圖所繪示例示性截面圖中的尺寸。
同樣地,在第一介電基材110和第二介電基材120存在空間S的實施例中,接地線路對140的懸空段142可配置在空間S中,並且空間S內的空氣包圍接地線路對140的懸空段142。因此,訊號線130與接地線路對140之間存在空氣,且訊號線130與接地線路對140彼此無物理接觸。在使用電路板100來傳輸訊號的過程中,電場分布於訊號線130和接地線路對140之間的空氣區域,由於空氣具有較低的介電特性,例如較低的介電常數和損耗因子,因此介於訊號線130與接地線路對140之間的空氣可減少訊號線130的介質損耗,從而提高訊號傳輸性能。
如前所述,訊號線130的線寬增加可有助於降低阻抗,然而線寬增加可能會使電路板100尺寸增大。本申請實施例提供的訊號線130除了前述額外的垂直配置之外,通過訊號線130與接地線路對140之間以重疊方式配置來增加訊號線130的整體線寬,藉此減少導體耗損並同時避免尺寸增大的疑慮,以使本申請的實施例有助於維持或縮小電路板100的尺寸。
電路板100可進一步包括第一接地平面150和第二接地平面160,其中第一接地平面150與第二接地平面160彼此相對,並且訊號線130和接地線路對140介於第一接地平面150和第二接地平面160之間。在一些實施例中,第一接地平面150可配置在第一介電基材110的下方,並覆蓋第一介電基材110的下表面。在一些實施例中,第二接地平面160可配置在第二介電基材120的上方,並覆蓋第二介電基材120的上表面。
第一接地平面150和第二接地平面160可為金屬箔層。在使用電路板100來傳輸訊號的過程中,第一接地平面150和第二接地平面160可做為屏蔽結構以避免訊號傳輸所產生的電磁波向外輻射而洩漏,從而提升訊號傳輸表現。由於第一接地平面150和第二接地平面160配置以提供屏蔽之作用,因此,訊號線130不電性連接第一接地平面150和第二接地平面160。
電路板100可進一步包括數個導電孔170,位於訊號線130的兩側。在一些實施例中,導電孔170連接接地線路對140、第一接地平面150和第二接地平面160。在使用電路板100來傳輸訊號的過程中,第一接地平面150、第二接地平面160以及導電孔170可共同形成了一個圍繞訊號線130的屏蔽結構,以避免訊號傳輸所產生的電磁波向外輻射而洩漏,從而提升訊號傳輸表現。由於第一接地平面150、第二接地平面160以及導電孔170配置以提供屏蔽之作用,因此,訊號線130不電性連接第一接地平面150、第二接地平面160以及導電孔170。
第2圖、第3圖、第4圖、第5圖、第6A圖、第6B圖、第6C圖、第7圖、第8圖和第9圖為依據本申請一些實施例繪示製造電路板的方法在各個製造階段之截面圖。應注意的是,除非有額外說明,當以下實施例繪示或描述成一系列的操作或事件時,這些操作或事件的描述順序不應受到限制。例如,部分操作或事件可採取與本申請不同的順序、部分操作或事件可同時發生、部分操作或事件可以不須採用、及/或部分操作或事件可重複進行。並且,實際的製程可能須各步驟之前、過程中、或之後進行額外的操作以完整製造出電路板。因此,本申請可能將簡短地說明其中一些額外的操作。
請參照第2圖,第2圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖。首先,提供第一介電基材110。第一介電基材110上可預先配置第一金屬箔層150。接著,形成數個第一凹槽200在第一介電基材110上。具體而言,在第一介電基材110未設置第一金屬箔層150的那一側上形成第一凹槽200,使得第一介電基材110具有基部112和凸出平台,其中凸出平台可包括第一凸出平台114和數個第二凸出平台116,而在第2圖中,第一凸出平台114位於兩個第二凸出平台116之間。凸出平台(例如第一凸出平台114及第二凸出平台116)可凸出於基部112的上表面112T。
第一凹槽200可隔開第一凸出平台114及第二凸出平台116,並且基部112的上表面112T的一部分(例如,暴露面積A1)暴露於第一凹槽200內。換言之,第一凹槽200可決定第一凸出平台114及第二凸出平台116的配置位置。
第一介電基材110的材料可包括聚醯亞胺(polyimide, PI)、聚對苯二甲酸乙二醇酯(polyethylene terephthalate, PET)、聚萘二甲酸乙二醇酯(polythylene naphthalate, PEN)、聚氨酯(polyurethane, PU)、聚乙烯(polyethylene,PE)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、液晶高分子聚合物(liquid crystal polymer,LCP)、聚氯乙烯(polyvinyl chloride polymer,PVC)、其它合適材料、或上述材料的任意組合。舉例來說,第一介電基材110的材料可包括液晶高分子聚合物(LCP)。在一些實施例中,第一介電基材110可包括介電常數低於3.9的材料,以減少介電損耗。
第一金屬箔層150的材料可包括金、銀、銅、其他合適的金屬、或上述材料的組合。在一些實施例中,第一金屬箔層150可為銅箔層。在一些實施例中,第一介電基材110可由軟性銅箔基材(flexible copper clad laminate, FCCL)所形成。在一些實施例中,第一金屬箔層150的厚度可介於約25微米和約30微米之間。第一凹槽200的形成方式可包括雷射切割、機械鑽孔、化學蝕刻、雷射燒蝕、或其他合適的方式、或上述之組合。
請參照第3圖、第4圖及第5圖,第3圖、第4圖及第5圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖,尤其是針對形成電路板中的訊號線130的方法。
首先,在第3圖中,形成第一光阻300在第一介電基材110上。第一光阻300覆蓋基部112、第一凸出平台114及第二凸出平台116。在一些實施例中,第一光阻300填滿第一凹槽200(見第2圖)。
隨後,在第4圖中,對第一光阻300進行圖案化製程而形成圖案化第一光阻300A。圖案化第一光阻300A保持覆蓋第二凸出平台116。在另一方面,圖案化第一光阻300A未覆蓋在第一凸出平台114和基部112的上表面112T的一部分。換言之,在圖案化製程之後,第一凸出平台114和基部112的上表面112T的一部分暴露出來。應注意的是,第4圖中基部112的暴露面積A2小於第2圖中基部112的暴露面積A1(見第2圖)。
接下來,在第5圖中,沉積訊號線130的材料在圖案化第一光阻300A(見第4圖)所暴露出的表面上,以形成訊號線130在第一介電基材110上。具體而言,沉積導電性材料在基部112的上表面112T、第一凸出平台114的側壁114W和第一凸出平台114的上表面114T上。由於圖案化第一光阻300A(見第4圖)覆蓋住第二凸出平台116,因此形成的訊號線130未接觸到第二凸出平台116,減少訊號線130與第一介電基材110的接觸,從而降低介電損耗。
在第一介電基材110上所形成的凹槽(如第2圖所示的第一凹槽200)除了可用來形成具有空氣介質的空間(例如第1圖所示的空間S),同時亦可定義出訊號線130的形貌,因此無須額外的操作來設計訊號線130的形貌,藉此簡化製程操作和成本。除此之外,第一介電基材110還提供訊號線130的支撐。
沉積方式可包括蒸鍍、濺鍍、電鍍、其他合適的沉積技術、或上述之組合。舉例來說,使用電鍍製程。在一些實施例中,可藉由調整電鍍參數(例如電流密度)使訊號線130可保形地沉積第一介電基材110上。在一些實施例中,訊號線130的厚度T介於約10微米至20微米之間。舉例來說,訊號線130的厚度T約15微米。訊號線130的材料可包括任何具導電性的材料。在一些實施例中,訊號線130的材料可為金屬材料,其包括金、銀、銅、鋁等。舉例來說,訊號線130的材料為銅。
在一些實施例中,可在第2圖和第3圖的操作之間,形成種子層(seed layer,未繪出)在第2圖的結構上。當第5圖的沉積方式是電鍍製程時,種子層可有助於電鍍製程的鍍膜生長(例如,訊號線130的形成品質)。種子層的材料可包括具導電性的材料,例如碳、金、銅、鎳、銀、鋁等。
請參照第6A圖、第6B圖及第6C圖,第6A圖、第6B圖及第6C圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖,尤其是針對配置電路板中的接地線路對140在第一介電基材110和第二介電基材120之間的方法。
首先,在第6A圖中,提供第三介電基材600,其中第三介電基材600具有相應於第一介電基材110的第二凸出平台116的結構(例如,一致的寬度),使得第三介電基材600在後續第6B圖可壓合至與第一介電基材110的第二凸出平台116上。接地線路對140配置在第三介電基材600上。應注意的是,接地線路對140的懸空段142延伸超出第三介電基材600的邊緣,如第6A圖所示。
隨後,在第6B圖中,壓合第三介電基材600和第一介電基材110,以形成接地線路對140在第一介電基材110的各個第二凸出平台116上。換句話說,將第三介電基材600結合至第一介電基材110中。在一些實施例中,第三介電基材600的材料與第一介電基材110的材料相同,因此在壓合第三介電基材600和第一介電基材110之後,第三介電基材600和第一介電基材110可以是一體成型。為了簡化圖式說明,經壓合之後,仍以第一介電基材110表示。
在一些實施例中,在壓合第三介電基材600和第一介電基材110之前,可相應地調整第一介電基材110的第二凸出平台116的高度,使得壓合之後位於第一凸出平台114上的訊號線130與接地線路對140共平面(例如,位於第一凸出平台114上的訊號線130到基部112的距離大致上等於接地線路對140到基部112的距離),如此一來,訊號線130和接地線路對140可共同形成共面波導傳輸線。
在壓合第三介電基材600和第一介電基材110之後,位於第一凸出平台114上的訊號線130與接地線路對140共平面。除此之外,位於基部112上的訊號線130在第一介電基材110上的正投影與接地線路對140在第一介電基材110上的正投影部分重疊(例如重疊長度L)。當訊號線130與接地線路對140部分重疊時,在訊號線130傳輸訊號的過程中,磁場可分步於訊號線130和接地線路對140之間,可避免在訊號線130的邊緣處形成高密度電流,藉此減少訊號線130的導體損耗,從而提高訊號傳輸性能。
在一些實施例中,第三介電基材600的材料與第一介電基材110的材料可選擇熱塑性的介電材料,藉由控制壓合過程的溫度來結合第三介電基材600的材料與第一介電基材110的材料,因此在本實施例中不需使用膠材做為黏著。舉例來說,第三介電基材600的材料與第一介電基材110的材料可包括液晶高分子聚合物(LCP)。此外,在一些其他實施例中,可設置膠材(未繪出)在第一介電基材110與第三介電基材600之間以黏著第一介電基材110與第三介電基材600,所以第三介電基材600和第一介電基材110也可以不是一體成型。
接下來,在第6C圖中,提供第二介電基材120並且形成第二凹槽610在第二介電基材120上。第二介電基材120上可預先配置第二金屬箔層160。接著,形成第二凹槽610在第二介電基材120上。具體而言,在第二介電基材120未設置第二金屬箔層160的那一側上形成第二凹槽610。
第二介電基材120的材料可包括聚醯亞胺(PI)、聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚氨酯(PU)、聚乙烯(PE)、聚四氟乙烯(PTFE)、液晶高分子聚合物(LCP)、聚氯乙烯(PVC)、其它合適材料、或上述材料的任意組合。舉例來說,第二介電基材120的材料可包括液晶高分子聚合物(LCP)。在一些實施例中,第二介電基材120可包括介電常數低於3.9的材料,以減少介電損耗。
第二金屬箔層160的材料可包括金、銀、銅、其他合適的金屬、或上述材料的組合。在一些實施例中,第二金屬箔層160可為銅箔層。在一些實施例中,第二介電基材120可由軟性銅箔基材(FCCL)所形成。在一些實施例中,第二金屬箔層160的厚度可介於約25微米至約30微米之間。第二凹槽610的形成方式可包括雷射切割、機械鑽孔、化學蝕刻、雷射燒蝕、或其他合適的方式、或上述之組合。
請參照第7圖,第7圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖。在第7圖中,壓合第一介電基材110和第二介電基材120,並且透過壓合使得第一凹槽200(見第2圖)和第二凹槽610(見第6C圖)相連通,共同形成空間(或稱空腔)S。訊號線130位於空間S中並且被空間S的空氣包圍。如此一來,相當於將訊號線130配置於空氣介質中。由於空氣具有較低的介電特性,例如較低的介電常數和損耗因子,因此訊號線130的周圍存在空氣介質可減少訊號線130的介質損耗,從而提高訊號傳輸性能。
在壓合第一介電基材110和第二介電基材120之後,訊號線130介於第一金屬箔層150和第二金屬箔層160之間,而訊號線130不電性連接第一金屬箔層150和第二金屬箔層160。在一些實施例中,第一金屬箔層150和第二金屬箔層160可分別當作第一接地平面150和第二接地平面160以提供屏蔽的作用,藉此降低訊號線130在傳輸訊號過程中所產生的電磁波向外輻射的洩漏量,從而提升訊號傳輸表現。
請參照第8圖,第8圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖。在第8圖中,在壓合第一介電基材110和第二介電基材120之後,形成數個通孔800在接地線路對140的上方和下方。具體而言,通孔800位於接地線路對140的相對兩側,並貫通第一介電基材110、第二介電基材120、第一金屬箔層150和第二金屬箔層160。形成通孔800的形成方式可包括雷射鑽孔、機械鑽孔、化學蝕刻、或其他合適的方式、或上述之組合。
請參照第9圖,第9圖為依據本申請一些實施例繪示電路板在其中一個製造階段之截面圖。在第9圖中,沉積導電材料至通孔800(見第8圖)内以形成數個導電孔 170在接地線路對140的上方和下方。具體而言,導電孔170形成在接地線路對140的相對兩側。導電孔170自接地線路對140延伸穿過第一介電基材110和第二介電基材120並到達第一金屬箔層150和第二金屬箔層160。因此,導電孔170可電性連接接地線路對140、第一金屬箔層150和第二金屬箔層160。沉積導電材料以形成導電孔170的方式可包括蒸鍍、濺鍍、電鍍、其他合適的沉積技術、或上述之組合。舉例來說,使用電鍍製程。
在一些實施例中,第一金屬箔層150、第二金屬箔層160以及導電孔170圍繞訊號線130以提供屏蔽的作用,藉此降低訊號線130在傳輸訊號過程中所產生的電磁波向外輻射的洩漏量,從而提升訊號傳輸表現。在本實施例中,訊號線130不電性連接第一金屬箔層150、第二金屬箔層160以及導電孔170。
請參照第10A圖至第10F圖,第10A圖至第10F圖為依據本申請另一些實施例繪示製造電路板的方法在其中一個製造階段之截面圖,尤其是針對配置電路板中的接地線路對140在第一介電基材110和第二介電基材120之間的方法。換句話說,第10A圖至第10F圖為對應於第6A圖至第6C圖的另一實施例。舉例來說,在第5圖的操作之後可進行第10A圖的操作,在第10F圖的操作之後可進行第7圖的操作。
首先,在第10A圖中,提供第二介電基材120並且形成第二凹槽610在第二介電基材120上,其中第二凹槽610具有開口面積A3。第二介電基材120上可預先配置第二金屬箔層160。
接下來,在第10B圖中,將第二光阻1000填滿第二凹槽610(見第10A圖),其中第二光阻1000的上表面1000T與第二介電基材120的上表面120T齊平。
接下來,在第10C圖中,依序形成金屬層140A和第三光阻1010在第二光阻1000及第二介電基材120上。舉例來說,先形成金屬層140A在第二光阻1000及第二介電基材上120上,再形成第三光阻1010在前述的金屬層140A上。在一些實施例中,第三光阻1010層覆蓋於金屬層140A上。金屬層140A大致上為接地線路對140的前一個階段,因此金屬層140A的材料與接地線路對140的材料一致。
接下來,在第10D圖中,對第三光阻1010進行圖案化製程而形成圖案化第三光阻1010A。圖案化第三光阻1010A暴露出金屬層140A的一部分,例如暴露面積A4,其中暴露面積A4小於第二凹槽610的開口面積A3(見第10A圖)。
接下來,在第10E圖中,移除暴露面積A4(見第10D圖)範圍內的金屬層140A。透過圖案化第三光阻1010A對金屬層140A(見第10D圖)進行蝕刻以形成接地線路對140在第二介電基材120上。
在移除金屬層140A(見第10D圖)並形成接地線路對140之後,移除第10D圖所示的第二光阻1000和剩餘的第三光阻(即圖案化第三光阻1010A)。移除第二光阻1000之後,第二凹槽610出現在第二介電基材120上。由於在第10D圖中金屬層140A的暴露面積A4設計成小於第二凹槽610的開口面積A3(見第10A圖),因此後續形成的接地線路對140可具有一部分(例如懸空段142) 懸於第二凹槽610上。換言之,接地線路對140的懸空段142未受到第二介電基材120的支撐。
接下來,在第10F圖中,上下翻轉第10E圖的結構,以使第二凹槽610面向訊號線130。如此一來,在後續第7圖的操作中,可使訊號線130和接地線路對140配置介於第一介電基材110和第二介電基材120之間。第10F圖的結構相似於第6C圖的結構,其差別在於,在壓合第一介電基材110和第二介電基材120之前(例如,第7圖的操作),接地線路對140的形成位置。接下來可繼續第7圖的操作。
應注意的是,在使用第10A圖至第10F圖來製作接地線路對140在第二介電基材120上的實施例中,在壓合第一介電基材110和第二介電基材120之前,第一介電基材110的第一凸出平台114和第二凸出平台116是共平面的。
綜合以上,本申請的實施例提供電路板與其製造的方法。通過壓合基材形成具有空氣介質的空間,使得訊號線在所述空間中延伸,並且訊號線的正投影與接地線的正投影部分重疊。因此,訊號線周圍存在空氣介質可減少介質損耗,訊號線與接地線的投影重疊可減少導體損耗,以及調節投影重疊長度獲得較寬的阻抗範圍。再者,配置於訊號線周圍的接地平面以及導電孔可共同形成屏蔽結構,以避免訊號傳輸所產生的電磁波向外輻射而洩漏。藉此,有助於提升電路板的訊號傳輸的表現。
以上概略說明了本申請的數個實施例的特徵,使所屬技術領域內具有通常知識者對於本申請可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎,以進行相同於本申請實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構並未脫離本申請之精神及保護範圍內,且可在不脫離本申請之精神及範圍內,可作更動、替代與修改。
100:電路板
110:第一介電基材
112:基部
112T:上表面
114:第一凸出平台
114T:上表面
114W:側壁
116:第二凸出平台
120:第二介電基材
120T:上表面
130:訊號線
132:第一段
134:第二段
136:第三段
140:接地線路對
140A:金屬層
142:懸空段
150:第一接地平面/第一金屬箔層
160:第二接地平面/第二金屬箔層
170:導電孔
200:第一凹槽
300:第一光阻
300A:圖案化第一光阻
600:第三介電基材
610:第二凹槽
800:通孔
1000:第二光阻
1000T:上表面
1010:第三光阻
1010A:圖案化第三光阻
A1:面積
A2:面積
A3:面積
A4:面積
L:重疊長度
S:空間
T:厚度
閱讀以下實施方法時搭配附圖以清楚理解本申請的觀點。應注意的是,根據業界的標準做法,各種特徵並未按照比例繪製。事實上,為了能清楚地討論,各種特徵的尺寸可能任意地放大或縮小。再者,相同的附圖標記表示相同的元件。
第1圖為依據本申請一些實施例繪示電路板之例示性截面圖。
第2圖、第3圖、第4圖、第5圖、第6A圖、第6B圖、第6C圖、第7圖、第8圖和第9圖為依據本申請一些實施例繪示製造電路板的方法在各個製造階段之截面圖。
第10A圖、第10B圖、第10C圖、第10D圖、第10E圖和第10F圖為依據本申請另一些實施例繪示製造電路板的方法在各個製造階段之截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:電路板
110:第一介電基材
112:基部
112T:上表面
114:第一凸出平台
114T:上表面
114W:側壁
120:第二介電基材
130:訊號線
132:第一段
134:第二段
136:第三段
140:接地線路對
142:懸空段
150:第一接地平面/第一金屬箔層
160:第二接地平面/第二金屬箔層
170:導電孔
L:重疊長度
S:空間
Claims (11)
- 一種電路板,包括:一第一介電基材,具有一基部與一凸出平台,其中所述凸出平台凸出於所述基部的上表面;一訊號線,保形地配置在所述第一介電基材上,其中所述訊號線直接接觸所述第一介電基材,所述訊號線並包括:一第一段,配置在所述凸出平台的上表面上;一第二段,延伸在所述基部的上表面上;以及一第三段,配置在所述凸出平台的側壁上,連接所述第一段和所述第二段;以及一接地線路對,配置在所述第一介電基材上,其中所述接地線路對位於所述訊號線的所述第一段的兩側且與所述訊號線的所述第一段相間隔,且所述訊號線的所述第二段在所述基部的上表面的正投影部分重疊所述接地線路對在所述基部的上表面的正投影。
- 如請求項1所述之電路板,其中所述訊號線的所述第二段與所述接地線路對的正投影重疊總長度佔所述訊號線的所述第一段、所述第二段及所述第三段的長度總和的一比例小於30%。
- 如請求項1所述之電路板,其中所述訊號線與所述接地線路對之間存在空氣。
- 如請求項1所述之電路板,進一步包括:一第二介電基材,配置在所述訊號線的上方並與所述第一介電基材相對,其中所述訊號線介於所述第一介電基材和所述第二介電基材之間,以及所述訊號線與所述第二介電基材之間存在空氣一第一接地平面,配置在所述第一介電基材的下方;以及一第二接地平面,配置在所述第二介電基材的上方且與所述第一接地平面相對,其中所述訊號線及所述接地線路對介於所述第一接地平面和所述第二接地平面之間,並且所述訊號線不電性連接所述接地線路對、所述第一接地平面和所述第二接地平面。
- 如請求項4所述之電路板,進一步包括:複數個導電孔,連接所述接地線路對、所述第一接地平面和所述第二接地平面,其中所述導電孔、所述第一接地平面和所述第二接地平面圍繞所述訊號線。
- 一種製造電路板的方法,包括:提供一第一介電基材;形成複數個第一凹槽在所述第一介電基材上,以使所述第一介電基材具有一基部、一第一凸出平台及複數個第二 凸出平台,其中所述第一凸出平台及所述第二凸出平台凸出於所述基部、所述第一凹槽隔開所述第一凸出平台及所述第二凸出平台、以及所述基部局部暴露於所述第一凹槽內;形成一訊號線在所述基部和所述第一凸出平台上;提供一第二介電基材;形成一第二凹槽在所述第二介電基材上;壓合所述第一介電基材和所述第二介電基材,使得所述第一凹槽和所述第二凹槽形成一空間,其中所述訊號線位於所述空間中;以及配置一接地線路對在所述第一介電基材和所述第二介電基材之間,使得位於所述第一凸出平台上的所述訊號線與所述接地線路對共平面,以及使得位於所述基部的所述訊號線在所述第一介電基材上的正投影與所述接地線路對在所述第一介電基材上的正投影部分重疊。
- 如請求項6所述之製造電路板的方法,其中形成所述訊號線包括:形成一光阻在所述第一介電基材上;圖案化所述光阻以暴露出所述第一凸出平台和所述基部的一部分;以及沉積所述訊號線的材料。
- 如請求項6所述之製造電路板的方法,其中 配置所述接地線路對包括在壓合所述第一介電基材和所述第二介電基材之前,形成所述接地線路對在所述第一介電基材的所述第二凸出平台上。
- 如請求項6所述之製造電路板的方法,其中配置所述接地線路對包括在壓合所述第一介電基材和所述第二介電基材之前,形成所述接地線路對在所述第二介電基材上。
- 如請求項9所述之製造電路板的方法,其中形成所述接地線路對在所述第二介電基材上包括:將一第一光阻填滿所述第二凹槽,其中所述第一光阻的上表面與所述第二介電基材的上表面齊平;形成一金屬層在所述第一光阻及所述第二介電基材上;形成一第二光阻在所述金屬層上;圖案化所述第二光阻以暴露所述金屬層的一部分,其中所述部分的面積小於所述第二凹槽的面積;移除所述金屬層的所述部分;以及在移除所述金屬層的所述部分之後,移除所述第一光阻和剩餘的所述第二光阻。
- 如請求項6所述之製造電路板的方法,進一步包括:在壓合所述第一介電基材與所述第二介電基材之後,形 成複數個導電孔在所述接地線路對的相對兩側。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111448291.7 | 2021-11-30 | ||
CN202111448291.7A CN116209138A (zh) | 2021-11-30 | 2021-11-30 | 电路板与其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202325118A TW202325118A (zh) | 2023-06-16 |
TWI828017B true TWI828017B (zh) | 2024-01-01 |
Family
ID=86499813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110145533A TWI828017B (zh) | 2021-11-30 | 2021-12-06 | 電路板與其製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230171877A1 (zh) |
CN (1) | CN116209138A (zh) |
TW (1) | TWI828017B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018147355A1 (ja) * | 2017-02-10 | 2018-08-16 | 東洋インキScホールディングス株式会社 | 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シートおよび電子機器 |
CN111034376A (zh) * | 2017-08-21 | 2020-04-17 | 株式会社村田制作所 | 电子部件的制造方法以及电子部件 |
-
2021
- 2021-11-30 CN CN202111448291.7A patent/CN116209138A/zh active Pending
- 2021-12-06 TW TW110145533A patent/TWI828017B/zh active
- 2021-12-29 US US17/564,941 patent/US20230171877A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018147355A1 (ja) * | 2017-02-10 | 2018-08-16 | 東洋インキScホールディングス株式会社 | 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シートおよび電子機器 |
CN111034376A (zh) * | 2017-08-21 | 2020-04-17 | 株式会社村田制作所 | 电子部件的制造方法以及电子部件 |
Also Published As
Publication number | Publication date |
---|---|
CN116209138A (zh) | 2023-06-02 |
US20230171877A1 (en) | 2023-06-01 |
TW202325118A (zh) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4777718A (en) | Method of forming and connecting a resistive layer on a pc board | |
JP2007234500A (ja) | 高速伝送用fpc及びこのfpcに接続されるプリント基板 | |
CN110402615B (zh) | 高频传输用印刷线路板 | |
TW202017451A (zh) | 薄型天線電路板的製作方法 | |
JP4414365B2 (ja) | 高速伝送用基板 | |
US9312590B2 (en) | High-frequency signal transmission line and electronic device | |
CN216531943U (zh) | 层叠体 | |
US11291109B2 (en) | Transmission line and mounting structure thereof | |
US20110122041A1 (en) | Planar antenna | |
US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
US7754980B2 (en) | Substrate with multilayer plated through hole and method for forming the multilayer plated through hole | |
TWI828017B (zh) | 電路板與其製造方法 | |
JP2020013976A (ja) | プリント回路基板 | |
JPH0341803A (ja) | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 | |
CN112448152B (zh) | 集成化天线叠构及其制作方法 | |
GB2565453A (en) | Flexible printed board | |
JP7400821B2 (ja) | 伝送線路の製造方法及び伝送線路 | |
TWI823523B (zh) | 電路板及其製作方法 | |
CN219678789U (zh) | 一种射频电路板结构 | |
CN114762460B (zh) | 电路板及其制作方法 | |
WO2023218719A1 (ja) | 接合プリント配線板および接合プリント配線板の製造方法 | |
CN114554673B (zh) | 柔性电路板及柔性电路板的制作方法 | |
WO2021253290A1 (zh) | 信号传输器件及电子设备 | |
TW202410761A (zh) | 電路板及其製作方法 | |
CN117080703A (zh) | 一种微带线的垂直过渡结构和制造方法 |