CN110998810A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110998810A
CN110998810A CN201880048889.7A CN201880048889A CN110998810A CN 110998810 A CN110998810 A CN 110998810A CN 201880048889 A CN201880048889 A CN 201880048889A CN 110998810 A CN110998810 A CN 110998810A
Authority
CN
China
Prior art keywords
semiconductor chip
resistor
heat sink
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048889.7A
Other languages
English (en)
Other versions
CN110998810B (zh
Inventor
河野宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2018/028143 external-priority patent/WO2019022206A1/ja
Publication of CN110998810A publication Critical patent/CN110998810A/zh
Application granted granted Critical
Publication of CN110998810B publication Critical patent/CN110998810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40237—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42)，JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接，从而JFET(10)和MOSFET(20)被级联连接。并且，JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。

Description

半导体装置
相关申请的相互参照
本申请基于2017年7月26日提出申请的日本专利申请第2017－144727号和2018年6月20日提出申请的日本专利申请第2018－117317号，这里通过参照而引用其记载内容。
技术领域
本发明涉及具有形成有结型FET(Field Effect Transistor：以下简称作JFET)的第1半导体芯片、和形成有MOSFET(Metal Oxide Semiconductor Field EffectTransistor)的第2半导体芯片的半导体装置。
背景技术
以往，在专利文献1中，提出了具有形成有常导通型(normally on)的JFET的第1半导体芯片和形成有常截止(normally off)型的MOSFET的第2半导体芯片的半导体装置。具体而言，在该半导体装置中，JFET和MOSFET被级联(cascode)连接，MOSFET的源极电极和JFET的栅极电极经由调整开关速度的1个电阻而被连接。
在上述半导体装置中，例如通过在MOSFET的栅极电极上施加规定的栅极电压，在MOSFET及JFET中流过电流而成为导通(on)状态。此外，半导体装置通过在MOSFET的栅极电极上施加不足规定的电压的栅极电压(例如0V)而成为在MOSFET及JFET中不流过电流的截止(off)状态。
并且，在上述半导体装置中，通过调整配置在MOSFET的源极电极与JFET的栅极电极之间的电阻的电阻值来调整开关速度。另外，以下将JFET及MOSFET中流过电流的状态也称作半导体装置是导通状态，将JFET及MOSFET中流过的电流被切断(即，不流过电流)的状态也称作半导体装置是截止状态。
现有技术文献
专利文献
专利文献1：国际公开第2015/114728号
但是，在上述那样的半导体装置中，仅具备1个调整JFET的开关速度的电阻。因此，在将半导体装置设为导通状态时及设为截止状态时，使用共通的电阻。因而，在上述半导体装置中，难以在设为导通状态时及设为截止状态时分别调整为希望的开关速度。
另外，设为导通状态时是指从截止状态向导通状态切换时(即过渡状态)，以下也称作进行接通动作时。设为截止状态时是指从导通状态向截止状态切换时(即过渡状态)，以下也称作进行断开动作时。
发明内容
本发明的目的在于，关于在JFET及MOSFET被级联连接的半导体装置，提供能够分别调整接通动作时的开关速度和断开动作时的开关速度的半导体装置。
根据本发明的一个观点，半导体装置具备：第1半导体芯片，形成有JFET；第2半导体芯片，形成有MOSFET；以及JFET用调整电阻，配置在JFET的栅极电极与MOSFET的源极电极之间；JFET的源极电极和MOSFET的漏极电极被电连接，从而JFET和MOSFET被级联连接；JFET用调整电阻具有接通动作用的第1电阻电路及断开动作用的第2电阻电路。
由此，配置在MOSFET的源极电极与JFET的栅极电极之间的JFET用调整电阻具有接通动作用的第1电阻电路和断开动作用的第2电阻电路。因此，在接通动作的情况下及断开动作的情况下，能够单独地进行调整以分别成为希望的开关速度。
另外，对各构成要素等赋予的带括弧的标号表示该构成要素等与在后述的实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是第1实施方式的半导体装置的电路图。
图2是半导体装置的平面示意图。
图3是沿着图2中的III－III线的剖视图。
图4是第1半导体芯片的平面图。
图5是沿着图4中的V－V线的剖视图。
图6是第2半导体芯片的平面图。
图7是沿着图6中的VII－VII线的剖视图。
图8是第2实施方式的半导体装置的平面示意图。
图9是第2实施方式的半导体装置的电路图。
图10是第3实施方式的半导体装置的平面示意图。
图11是表示栅极驱动电路的电路结构的框图。
图12是表示与流过半导体装置的电流和温度变化的关系有关的模拟结果的图。
图13是表示MOSFET的温度变化与JFET的温度变化的关系的图。
图14是第4实施方式的半导体装置的平面示意图。
图15是第5实施方式的半导体装置的平面示意图。
图16是表示与芯片尺寸和有效面积率的关系有关的模拟结果的图。
图17是第6实施方式的半导体装置的平面示意图。
图18是第7实施方式的半导体装置的剖视图。
图19是第8实施方式的半导体装置的剖视图。
图20是第9实施方式的半导体装置的剖视图。
图21是第10实施方式的半导体装置的剖视图。
图22是第11实施方式的半导体装置的剖视图。
图23是第12实施方式的半导体装置的电路图。
图24是逆变器电路的电路图。
图25是图24中的U层的电路图。
图26是第13实施方式的半导体装置的电路图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对第1实施方式进行说明。首先，对本实施方式的半导体装置的电路结构进行说明。如图1所示，本实施方式的半导体装置将形成于第1半导体芯片100的常导通型的JFET10和形成于第2半导体芯片200的常截止型的MOSFET20级联连接而构成。另外，在本实施方式中，JFET10及MOSFET20分别为N沟道型。
JFET10具有源极电极11、漏极电极12、栅极层(即栅极电极)13，具体结构后述。MOSFET20具有源极电极21、漏极电极22及栅极电极23，具体结构后述。
并且，JFET10及MOSFET20中，JFET10的源极电极11和MOSFET20的漏极电极22电连接。此外，JFET10的漏极电极12与第1端子31连接，MOSFET20的源极电极21与第2端子32连接。
MOSFET20的栅极电极23经由MOSFET用调整电阻41及栅极焊盘24而与栅极驱动电路51连接。JFET10的栅极层13经由JFET用调整电阻42及栅极焊盘14而与MOSFET20的源极电极21电连接。
JFET用调整电阻42，在本实施方式中，具有串联连接着第1二极管421a和第1电阻421b的第1电阻电路421、以及串联连接着第2二极管422a和第2电阻422b的第2电阻电路422。并且，第1电阻电路421及第2电阻电路422以使第1二极管421a的阴极及第2二极管422a的阳极分别与JFET10的栅极层13连接的方式被并联地配置。
另外，本实施方式的JFET用调整电阻42是包括第1电阻电路421及第2电阻电路422而被封装化的零件，是作为与第1半导体芯片100及第2半导体芯片200不同的其他零件而构成的外装零件。此外，在本实施方式中，第1电阻421b被设为比第2电阻422b大的值。详细地讲，第1电阻421b是对如后述那样将半导体装置设为导通状态时的开关速度进行控制的零件，被设为与被要求的希望的用途对应的电阻值。
在本实施方式中，JFET10的栅极层13和MOSFET20的源极电极21经由这样的JFET用调整电阻42被连接。因此，JFET10的栅极电流在接通(switching on)动作的情况和断开(switching off)动作的情况下，由不同的电阻电路来调整。即，本实施方式的半导体装置，在进行接通动作的情况和进行断开动作的情况下，由不同的电阻电路来调整开关速度。
此外，在本实施方式中，在JFET10的漏极电极12与源极电极11之间连接着二极管15。在JFET10中，如图5所示，在N－型的沟道层114内形成有P型的体层(body layer)116，具体后述。并且，二极管15包括该体层116而构成。该二极管15，其阴极与漏极电极12电连接，阳极与源极电极11电连接。
此外，在MOSFET20的漏极电极22与源极电极21之间连接着二极管25。该二极管25是在MOSFET20的结构上形成的寄生二极管，阴极与漏极电极22电连接，阳极与源极电极21电连接。
以上是本实施方式的半导体装置的电路结构。接着，对这样被级联连接的半导体装置的基本动作进行说明。这样的半导体装置由于具有常截止的MOSFET20，所以整体上常截止地进行动作。
首先，为了使半导体装置进行接通动作而成为导通状态，例如对第1端子31施加正电压，将第2端子32接地。并且，对MOSFET20的栅极电极23，从栅极驱动电路51施加规定的正的栅极电压。由此，常截止型的MOSFET20成为导通状态。此外，JFET10的栅极层13与第2端子32连接。因此，常导通型的JFET10，其栅极层13与源极电极11的电位差大致成为零，成为导通状态。因而，在第1端子31与第2端子32之间流过电流，半导体装置最终成为导通状态。
另外，JFET10在进行接通动作的情况下，由第1电阻电路421(即第1电阻421b)调整该JFET的栅极充电电流。即，在本实施方式中，JFE10在进行接通动作的情况下，栅极层13经由第1电阻电路421而与第2端子32连接。即，第1电阻电路421作为JFET10的接通动作用的速度调整电阻发挥功能。
这里，级联电路通常在上级侧配置高耐压的元件。即，使JFET10比MOSFET20高耐压。因此，在级联电路中，如果要由MOSFET用调整电阻41进行接通动作的速度调整，则可能发生以下现象。即，由于JFET10比MOSFET20高耐压，所以即使JFET10稍稍导通，则处于从截止向导通的转变状态的MOSFET20击穿而一下子导通。即，在这样的级联电路中，难以通过MOSFET用调整电阻41进行接通动作的速度调整。因而，级联电路的接通动作的速度调整优选的是将MOSFET用调整电阻41的值固定、通过第1电阻电路421来调整。在此情况下，MOSFET用调整电阻41优选设为比较小的值以使MOSFET20迅速成为导通状态。
接着，为了使半导体装置进行断开动作而成为截止状态，保持对第1端子31施加正电压且第2端子32被接地的状态，使向MOSFET20的栅极电极23施加的栅极电压变小(例如设为0V)。由此，常截止型的MOSFET20成为截止状态。此外，通过使MOSFET20成为截止状态，MOSFET20的漏极电极22和与其连接的JFET10的源极电极11的电压上升，在该源极电极11与连接于第2端子32的JFET10的栅极层13之间产生电位差。并且，源极电极11与栅极层13之间的电位差达到阈值，从而JFET10成为截止状态。由此，在第1端子31与第2端子32之间不再流过电流，半导体装置最终成为截止状态。
另外，在进行断开动作的情况下，JFET10通过第2电阻电路422(即第2电阻422b)调整该JFET10的栅极放电电流。即，在本实施方式中，JFE10在进行断开动作的情况下，栅极层13经由第2电阻电路422而与第2端子32连接。即，第2电阻电路422作为JFET10的断开动作用的速度调整电阻发挥功能。
这里，级联电路的断开动作的速度调整不同于接通动作，优选通过MOSFET用调整电阻41来调整。这是因为，如果要用第2电阻电路422进行断开动作的速度调整，则即使MOSFET20成为截止状态，也只要JFET10不完全成为截止状态，则MOSFET20击穿，可靠性下降。因而，级联电路中的断开动作的速度调整优选的是将第2电阻电路422中的第2电阻422b的值固定、由MOSFET用调整电阻41进行调整。在此情况下，第2电阻422b优选设为比较小的值，以使JFET10迅速成为截止状态。
以上是本实施方式的半导体装置的动作。接着，参照图2及图3对本实施方式的半导体装置的结构进行说明。
半导体装置具有第1半导体芯片100、第2半导体芯片200、基板300、第1端子31、第2端子32、第1～第3控制端子61～63、JFET用调整电阻42等。并且，将它们适当用模塑树脂400封固而构成。另外，JFET用调整电阻42配置在模塑树脂400的外侧，具体后述。此外，在本实施方式中，如上述那样，在第1半导体芯片100形成有JFET10，在第2半导体芯片200形成有MOSFET20。并且，图2是半导体装置的平面图，但为了容易理解模塑树脂400内的结构，将模塑树脂400内的结构等用实线表示，将模塑树脂400用虚线表示。
在本实施方式中，基板300使用DCB基板构成，DCB基板在氧化铝陶瓷基板上通过DCB(即Direct Copper Bond)法形成了由Cu(铜)构成的布线图案301～303。在本实施方式中，在基板300，在一面300a形成有第1布线图案301、第2布线图案302及第3布线图案303。并且，第1半导体芯片100配置在第1布线图案301上，第2半导体芯片200配置在第2布线图案302上。
这里，对本实施方式的第1半导体芯片100及第2半导体芯片200的结构进行说明。首先，参照图4及图5对第1半导体芯片100的结构进行说明。
第1半导体芯片100如图4所示，呈平面矩形状，具有单元区域101及将该单元区域101包围的外周区域102。并且，在单元区域101形成有JFET10。
具体而言，第1半导体芯片100如图5所示，具备具有由N++型的碳化硅(以下称作SiC)基板构成的漏极层111的半导体基板110。并且，在漏极层111上，配置有与漏极层111相比为低杂质浓度的N+型的缓冲层112，在缓冲层112上，配置有与缓冲层112相比为低杂质浓度的N－型的漂移层113。另外，缓冲层112为了抑制第1半导体芯片100的开关时的电压振动而具备，但也可以不具备。此外，缓冲层112及漂移层113通过使SiC的外延膜在构成漏极层111的SiC基板上生长而构成。
在漂移层113上，配置有杂质浓度与漂移层113相等的N－型的沟道层114，在沟道层114的表层部形成有与沟道层114相比为高杂质浓度的N+型的源极层115。另外，沟道层114通过使SiC的外延膜生长而构成，源极层115例如通过将N型杂质离子注入并进行热处理而构成。
进而，以将源极层115贯通的方式，形成有与沟道层114相比为高杂质浓度的P+型的栅极层(即栅极电极)13及P+型的体层116。这些栅极层13及体层116例如以将源极层115贯通的方式形成有沟槽，通过使SiC的外延膜生长以使其被埋入到该沟槽内而构成。
在本实施方式中，栅极层13及体层116在半导体基板110的面方向上的一个方向上延伸设置，并在该面方向上的与延伸设置方向正交的方向上交替地配置。即，在图5中，栅极层13及体层116在纸面垂直方向上延伸设置。此外，栅极层13及体层116在纸面左右方向上交替地配置。
栅极层13及体层116在本实施方式中杂质浓度被设为相等，并且沿着排列方向的宽度被设为相等。但是，体层116一直形成到比栅极层13深的位置。即，体层116采用比栅极层13向漏极层111侧突出的结构。
此外，在半导体基板110的一面110a上，形成有层间绝缘膜117。并且，在层间绝缘膜117，形成有使源极层115及体层116露出的接触孔117a。在层间绝缘膜117上，形成有经由接触孔117a而与源极层115及体层116电连接的源极电极11。
另外，源极电极11包括单元区域101的整面而形成。即，源极电极11形成为所谓的布满状。因此，源极电极11与后述的栅极布线118相比，可以说截面积充分大。换言之可以说，源极电极11的容许电流与后述的栅极布线118相比充分大。
在半导体基板110的另一面110b侧，形成有与漏极层111电连接的漏极电极12。
此外，在外周区域102，如图4所示，形成有栅极焊盘14及栅极布线118。并且，栅极布线118与栅极焊盘14连接，并且在与图5不同的截面中与栅极层13电连接。另外，虽然没有特别图示，但在外周区域102，在半导体基板110的表层部，以将单元区域101包围的方式将环状的P型的阱区域及多个P型的保护环形成为多重环构造，以使得能够实现耐压提高。
以上是本实施方式的第1半导体芯片100的结构。另外，在本实施方式的第1半导体芯片100中，N－型、N型、N+型、N++型相当于第1导电型，P+型相当于第2导电型。此外，在本实施方式中，如上述那样，包括漏极层111、缓冲层112、漂移层113、沟道层114、源极层115、栅极层13及体层116而构成半导体基板110。并且，在本实施方式中，如上述那样，漏极层111由SiC基板构成，缓冲层112、漂移层113、沟道层114等通过使SiC的外延膜生长而构成。因此，本实施方式的半导体装置也可以说是SiC半导体装置。此外，在本实施方式中，第1半导体芯片100形成有P型的体层116。因此，图1中的二极管15是具有体层116和漂移层113而构成的二极管。
在本实施方式中，这样具备体层116。因此，在发生了浪涌(surge)时，浪涌电流难以经由栅极层13流向截面积较小的栅极布线118，能够抑制栅极布线118熔断而第1半导体芯片100损坏的情况。
即，如在上述图1中说明的那样，源极电极11与MOSFET20连接。因此，如图5所示，如果将MOSFET20的耐压设为Bvd，将体层116与栅极层13之间的耐压设为Bvgb，将栅极布线118的电阻值设为Rj，将流过该栅极布线118的电流设为Igate，则由Bvd＝Rj×Igate+Bvgb表示。即，Igate＝(Bvd－Bvgb)/Rj。例如，在Bvd＝40V，Bvgb＝20V，Rj是10Ω的情况下，Igate为2A。即，流过栅极布线118的电流与浪涌电流的大小(例如几百～几千安培)无关地成为定电流，能够保护栅极层13及栅极布线118。
另一方面，在不是如本实施方式那样具备体层116的情况下，由于浪涌电流的大部分经由栅极层流向栅极布线，所以担心栅极布线被损坏(即熔断)。
即，在本实施方式中，通过具备体层116，从而与不具备体层116的情况相比，能够成为浪涌电流难以流向栅极层13的结构。另外，向体层116流入的浪涌电流经由体层116向源极电极11流入。但是，源极电极11以布满状形成，与栅极布线118相比充分大，所以源极电极11熔断的可能性低。
此外，在本实施方式中，体层116比栅极层13形成得更深。即，体层116的从半导体基板110的一面110a到底面的长度比从半导体基板110的一面110a到栅极层13的底面的长度长。即，体层116成为比栅极层13更向漏极层111侧突出的状态。因此，电场强度在体层116的底部侧容易比栅极层13的底部侧高。因而，在发生了浪涌时，容易在体层116的底部侧的区域发生击穿，浪涌电流容易向体层116流入。因此，在本实施方式中，浪涌电流更难以向栅极层13流入，能够进一步减小流过栅极布线118的浪涌电流。
接着，参照图6及图7对第2半导体芯片200的结构进行说明。
第2半导体芯片200如图6所示，呈平面矩形状，具有单元区域201及将单元区域201包围的外周区域202。并且，在单元区域201形成有MOSFET20。
具体而言，第2半导体芯片200如图7所示，具备具有由N+型的硅(以下称作Si)基板构成的漏极层211的半导体基板210。并且，在漏极层211上，配置有与漏极层211相比为低杂质浓度的N－型的漂移层212。在漂移层212上，配置有与漂移层212相比为高杂质浓度的P型的沟道层213。
此外，在半导体基板210，以将沟道层213贯通而达到漂移层212的方式形成有多个沟槽214，由该沟槽214将沟道层213分离为多个。在本实施方式中，多个沟槽214沿着半导体基板210的一面210a的面方向中的一个方向(图7中纸面进深方向)等间隔地形成为条状。另外，多个沟槽214通过使前端部环绕而成为环状构造。
此外，各沟槽214内被以将各沟槽214的壁面覆盖的方式形成的栅极绝缘膜215和形成在该栅极绝缘膜215之上的由多晶硅等构成的栅极电极23填埋。由此，构成沟槽栅构造。
并且，在沟道层213，形成有N+型的源极层216和被源极层216夹着的P+型的接触层217。源极层216比漂移层212杂质浓度高，并且形成为，终止于沟道层213内且与沟槽214的侧面相接。接触层217比沟道层213杂质浓度高，并且与源极层216同样地形成为终止于沟道层213内。
更详细地讲，源极层216在沟槽214之间的区域沿着沟槽214的长度方向以与沟槽214的侧面相接的方式以棒状延伸设置，并终止于比沟槽214的前端靠内侧的位置。此外，接触层217被2个源极层216夹着而沿着沟槽214的长度方向(即，源极层216)以棒状延伸设置。另外，本实施方式的接触层217，以半导体基板210的一面210a为基准而比源极层216形成得深。
在沟道层213(即，半导体基板210的一面210a)上，形成有层间绝缘膜218。并且，在层间绝缘膜218，形成有使源极层216的一部分及接触层217露出的接触孔218a。在层间绝缘膜218上，形成有经由接触孔218a而与源极层216及接触层217电连接的源极电极21。
在半导体基板210的另一面210b侧，形成有与漏极层211电连接的漏极电极22。
此外，在外周区域202，如图6所示，形成有栅极焊盘24及栅极布线219。并且，栅极布线219在与图7不同的截面中与栅极电极23电连接。另外，虽然没有特别图示，但在外周区域202，在半导体基板210的表层部，以将单元区域201包围的方式将环状的P型的阱区域及多个P型的保护环作为多重环构造来形成，以使得能够实现耐压提高。
以上是第2半导体芯片200的结构。另外，在本实施方式中，如上述那样，包括漏极层211、漂移层212、沟道层213、源极层216、接触层217而构成半导体基板210。
并且，如图2及图3所示，第1半导体芯片100以使漏极电极12经由接合部件501而与第1布线图案301连接的方式搭载在基板300的一面300a上。即，第1半导体芯片100以使栅极焊盘14及未图示的源极电极11成为与第1布线图案301侧相反侧的方式而被搭载。第2半导体芯片200以使漏极电极22经由接合部件502而与第2布线图案302连接的方式搭载在基板300的一面300a上。即，第2半导体芯片200以使栅极焊盘24及未图示的源极电极21成为与第2布线图案302侧相反侧的方式而被搭载。另外，第1半导体芯片100及第2半导体芯片200还与基板300热连接。
此外，第1半导体芯片100的源极电极11与第2半导体芯片200的漏极电极22经由连接部件503电连接。在本实施方式中，连接部件503由具有长度方向的Cu带(Cu ribbon)等构成，一端部经由接合部件504而与源极电极11连接，另一端部经由接合部件505而与第2布线图案302(即，漏极电极22)连接。另外，在本实施方式中，各接合部件501、502、504、505例如分别采用了钎料等。
此外，第2半导体芯片200的源极电极21经由连接部件506而与第3布线图案303连接。并且，第1布线图案301经由连接部件507而与第1端子31连接。第3布线图案303经由连接部件508而与第2端子32连接。
另外，第1端子31及第2端子32分别呈平板状，一端部侧配置在基板300侧，另一端部侧配置在与基板300相反侧。并且，第1端子31的一端部与连接部件507连接，第2端子32的一端部侧与连接部件508连接。此外，连接部件506～508例如采用Cu带等，分别经由钎料等而被连接。进而，第3布线图案303用来使连接部件507和连接部件508对同一平面进行安装。因此，也可以不具备第3布线图案303及连接部件508，将第2半导体芯片200的源极电极21和第2端子32经由连接部件506直接连接。
第1～第3控制端子61～63分别呈平板状，一端部侧配置在基板300侧，另一端部侧配置在与基板300相反侧。并且，第1控制端子61的一端部侧经由键合线71而与第2半导体芯片200的栅极焊盘24电连接，另一端部侧经由MOSFET用调整电阻41而与栅极驱动电路51连接。
第2控制端子62的一端部侧经由键合线72而与第2半导体芯片200的源极电极21电连接，另一端部侧与栅极驱动电路51连接。
第3控制端子63的一端部侧经由键合线73而与第1半导体芯片100的栅极焊盘14电连接。此外，第3控制端子63在另一端部侧经由JFET用调整电阻42而与第2控制端子62的另一端部连接。由此，如上述图1所示，成为MOSFET20的源极电极21与JFET10的栅极层13经由JFET用调整电阻42相连接的结构。另外，JFET用调整电阻42如上述那样是作为与第1半导体芯片100及第2半导体芯片200不同的零件而构成的外装零件。
并且，第1半导体芯片100、第2半导体芯片200、基板300、第1端子31、第2端子32、第1～第3控制端子61～63等被模塑树脂400封固而被一体化。具体而言，它们被模塑树脂400封固，使得基板300的与一面300a相反侧的另一面300b、第1端子31、第2端子32、第1～第3控制端子61～63的另一端部侧露出。由此，在本实施方式中，第1、第2半导体芯片100、200中产生的热在基板300的从模塑树脂400露出的部分被释放。即，本实施方式的半导体装置为所谓的单面散热构造。此外，JFET用调整电阻42设置在第2控制端子62及第3控制端子63中的从模塑树脂400露出的部分。即，JFET用调整电阻42以能够容易地拆装、更换的状态设置。
如以上说明的那样，在本实施方式中，JFET用调整电阻42以从模塑树脂400露出的方式配置。因此，能够根据用途将调整了电阻值的JFET用调整电阻42容易地拆装、更换。因而，能够得到通用性高的半导体装置。
进而，JFET用调整电阻42具有第1电阻电路421和第2电阻电路422。因此，在使半导体装置进行接通动作时以及进行断开动作的情况下，能够分别单独地调整为希望的开关速度。因而，能够得到可靠性高的半导体装置。
此外，JFET用调整电阻42的第2电阻422b是比第1电阻421b小的值。因此，例如，与第2电阻422b是比第1电阻421b大的值的情况相比，能够加快进行断开动作时的开关速度。并且，能够使JFET10的断开动作迅速地追随于MOSFET20的断开动作。因而，由于即使MOSFET20断开JFET10也不断开，所以能够抑制MOSFET20被施加过电压的状况的发生。由此，能够抑制MOSFET20发生雪崩击穿，能够提高半导体装置的可靠性。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式而言，在第1半导体芯片100中具备温度传感器，并且在第2半导体芯片200中具备电流传感器，其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图8及图9所示，在第1半导体芯片100中，形成有检测第1半导体芯片100的温度的温度传感器120，并且形成有与温度传感器120电连接的温度传感器焊盘121、122。另外，图8是半导体装置的平面图，但为了使模塑树脂400内的结构容易理解，将模塑树脂400内的结构等用实线表示，将模塑树脂400用虚线表示。
在第2半导体芯片200中，形成有用来检测流过第2半导体芯片200的电流的电流传感器220，并且形成有与电流传感器220电连接的电流传感器焊盘221。进而，在第2半导体芯片200，形成有与MOSFET20的源极层115电连接而被设为与源极层115相同电位的开尔文源极焊盘222。
此外，在本实施方式中，在第1半导体芯片100及第2半导体芯片200中，第1半导体芯片100比第2半导体芯片200导通电阻高。即，JFET10比MOSFET20导通电阻高。
在基板300的周围，除了第1、第3控制端子61、63以外，还配置有第4～第7控制端子64～67。另外，第4～第7控制端子64～67与第1、第3控制端子61、63同样地呈平板状，一端部侧配置在基板300侧，另一端部侧配置在与基板300相反侧。
并且，第4控制端子64的一端部侧经由键合线74而与第2半导体芯片200的电流传感器焊盘221电连接，另一端部侧与栅极驱动电路51电连接。由此，由电流传感器220检测到的检测结果被向栅极驱动电路51输入。
第5控制端子65的一端部侧经由键合线75而与第2半导体芯片200的开尔文源极焊盘222电连接，另一端部侧与栅极驱动电路51连接。此外，第5控制端子65在另一端部侧经由JFET用调整电阻42而与第3控制端子63的另一端部连接。进而，第5控制端子65在另一端部侧经由电阻器43而与第4控制端子64连接。
第6、第7控制端子66、67各自的一端部侧经由键合线76、77而与第1半导体芯片100的温度传感器焊盘121、122电连接。此外，第6、第7控制端子66、67的另一端部侧与栅极驱动电路51电连接。由此，由温度传感器120检测出的检测结果被向栅极驱动电路51输入。
栅极驱动电路51将电流传感器220的检测结果及温度传感器120的检测结果与阈值比较，在各检测结果不到阈值的情况下，基于来自外部电路的输入信号对施加的栅极电压进行控制。即，栅极驱动电路51在基于来自外部电路的输入信号使半导体装置进行接通动作的情况下或维持为导通状态的情况下，判定是否流过半导体装置的电流量适当并且第1半导体芯片100为适当的温度。并且，栅极驱动电路51如果判定为流过半导体装置的电流量适当并且第1半导体芯片100为适当的温度，则施加规定的正的栅极电压。另一方面，栅极驱动电路51在判定为电流传感器220的检测结果或温度传感器120的检测结果是阈值以上的情况下，不论来自外部电路的输入信号如何，都将栅极电压减小(例如，0V)，使半导体装置为截止状态。即，栅极驱动电路51在判定为流过半导体装置的电流是异常电流(即，过电流)、第1半导体芯片100是异常温度的情况下，不论来自外部电路的输入信号如何，都将栅极电压减小，使半导体装置为截止状态。
如以上说明的那样，在本实施方式中，在第1半导体芯片100中形成有温度传感器120，在第2半导体芯片200中形成有电流传感器220。因此，首先，与在第1半导体芯片100及第2半导体芯片200中分别形成电流传感器220的情况相比，能够有效地利用第1半导体芯片100内的区域。此外，与在第1半导体芯片100及第2半导体芯片200中分别形成温度传感器120的情况相比，能够有效地利用第2半导体芯片200内的区域。
此外，在第2半导体芯片200中配置有电流传感器220。并且，在本实施方式中，第2半导体芯片200使用Si基板构成，与使用SiC基板构成的第1半导体芯片100相比，制造工序容易变得容易。因而，能够实现成本的降低。即，通过在第2半导体芯片200中具备电流传感器220，能够实现半导体装置整体的成本的降低。
此外，在导通电阻高的第1半导体芯片100中配置有温度传感器120。即，温度(即，发热量)依存于导通电阻，导通电阻越大则越大，所以在温度容易变高的第1半导体芯片100中形成温度传感器120。因而，通过基于温度高的第1半导体芯片100的温度来调整栅极电压，能够抑制第1半导体芯片100被损坏。即，能够抑制半导体装置被损坏。
(第3实施方式)
对第3实施方式进行说明。本实施方式相对于第2实施方式而言，在第2半导体芯片200中形成有温度传感器120，其他与第2实施方式是同样的，所以这里省略说明。
在本实施方式中，如图10所示，温度传感器120形成在第2半导体芯片200中。并且，在第2半导体芯片200中，除了温度传感器120以外还配置有温度传感器焊盘121、122。即，在本实施方式中，由温度传感器120检测第2半导体芯片200的温度。另外，图10是半导体装置的平面图，但为了使模塑树脂400内的结构容易理解，将模塑树脂400内的结构等用实线表示，将模塑树脂400用虚线表示。
接着，参照图11对本实施方式的栅极驱动电路51进行说明。本实施方式的栅极驱动电路51如图11所示，具有第1半导体芯片温度导出电路(以下简称作温度导出电路)51a、过热保护电路51b、过电流保护电路51c、栅极输出电路51d等。
温度导出电路51a具有未图示的存储部及导出部等。并且，如果被输入来自形成于第2半导体芯片200的温度传感器120的检测信号，则基于第2半导体芯片200的温度，导出第1半导体芯片100的温度。另外，存储部例如使用存储器等非过渡性实体存储介质。
具体而言，JFET10(即第1半导体芯片100)和MOSFET20(即第2半导体芯片200)如图12所示，根据流动的电流而温度变化ΔT不同。并且，如图13所示，MOSFET20的温度变化ΔT与JFET10的温度变化ΔT的关系能够根据图12的关系导出。因而，在存储部中，预先存储有MOSFET20的温度变化ΔT与JFET10的温度变化ΔT的关系。例如，图13所示的MOSFET20的温度变化ΔT与JFET10的温度变化ΔT的关系是，MOSFET20的温度变化ΔT的4倍为JFET10的温度变化ΔT。
因此，温度导出电路51a如果被输入来自温度传感器120的检测信号，则根据该检测信号运算MOSFET20的温度变化ΔT。并且，温度导出电路51a根据MOSFET20的温度变化ΔT运算JFET10的温度变化ΔT，根据该温度变化ΔT导出JFET10的温度并向过热保护电路51b输出。
过热保护电路51b如果被从形成于第2半导体芯片200的温度传感器120输入检测信号，则判定第2半导体芯片200的温度是否是阈值温度以上。此外，过热保护电路51b如果被从温度导出电路51a输入第1半导体芯片100的温度，则判定第1半导体芯片100的温度是否是阈值以上。并且，过热保护电路51b如果判定为至少某一方的温度是阈值以上，则向栅极输出电路51d输出表示是异常温度的信号。
过电流保护电路51c如果被从形成于第2半导体芯片200的电流传感器220输入检测信号，则判定流过第2半导体芯片200的电流(即，流过半导体装置的电流)是否是阈值电流以上。并且，过电流保护电路51c如果判定为流过第2半导体芯片200的电流是阈值以上，则向栅极输出电路51d输出表示流过异常电流的信号。
栅极输出电路51d基于来自外部电路52的输入信号等，控制向MOSFET20的栅极电极23施加的栅极电压。此时，在从过热保护电路51b接收到表示是异常温度的信号、或从过电流保护电路51c接收到表示是异常电流的信号的情况下，不论来自外部电路52的输入信号如何，都使向MOSFET20的栅极电极23施加的栅极电压变小(例如，设为0V)。即，在本实施方式中，还考虑没有形成温度传感器120的第1半导体芯片100的温度而对栅极电压进行控制。由此，与上述第2实施方式同样，能够抑制半导体装置被损坏。
如以上说明的那样，在本实施方式中，在第2半导体芯片200中形成有温度传感器120。因此，如上述那样，第2半导体芯片200使用Si基板构成，与使用SiC基板构成的第1半导体芯片100相比制造工序容易变得容易。因而，能够实现成本的降低。
(第4实施方式)
对第4实施方式进行说明。本实施方式相对于第1实施方式而言，将第1半导体芯片100的源极电极11与第2布线图案302用键合线连接。此外，本实施方式相对于第1实施方式而言，将第2半导体芯片200的源极电极21与第3布线图案303用键合线连接。其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图14所示，第1半导体芯片100和第2布线图案302被作为连接部件503的多个键合线连接。此外，第2半导体芯片200和第3布线图案303被作为连接部件506的多个键合线连接。另外，图14是半导体装置的平面图，但为了使模塑树脂400内的结构容易理解，将模塑树脂400内的结构等用实线表示，模塑树脂400用虚线表示。
这样，可以将连接部件503、506用键合线构成。另外，在将连接部件503、506用键合线连接的情况下，通过将键合线的根数变更而电感变化，开关速度变化。因此，在本实施方式中，通过调整键合线的根数，也能够容易地使开关速度变化。
(第5实施方式)
对第5实施方式进行说明。本实施方式相对于第1实施方式而言，具备多个第1半导体芯片100和多个第2半导体芯片200，其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图15所示，在第1布线图案301上搭载有3个第1半导体芯片100。并且，各第1半导体芯片100的漏极电极12与第1布线图案301电连接。此外，在第2布线图案302上搭载有3个第2半导体芯片200。并且，各第2半导体芯片200的漏极电极22与第2布线图案302电连接。
此外，各第1半导体芯片100的各源极电极11经由连接部件503而与第2布线图案302电连接。此外，各第2半导体芯片200的各源极电极21经由连接部件506而与第3布线图案303电连接。即，各第1半导体芯片100及第2半导体芯片200分别被并联连接。
另外，图15将第1端子31、第2端子32、JFET用调整电阻42、第1～第3控制端子61～63、模塑树脂400等省略而表示。
这样，可以做成在基板300上搭载有多个第1半导体芯片100及第2半导体芯片200的半导体装置。此外，通过这样配置多个第1半导体芯片100及多个第2半导体芯片200，与成为同样的尺寸的配置有1个第1、第2半导体芯片100、200的情况相比，能够提高晶片的良品效率。
即，各第1半导体芯片100及各第2半导体芯片200通常通过在对晶片执行规定的制造处理后分割为芯片单位而构成。因此，例如如图16所示，在0.1cm2的半导体芯片的有效面积率(即成品率)是95％的情况下，如果使用3个0.5cm2的半导体芯片，则与使用1.5cm2的半导体芯片的情况相比能够将有效面积率提高为约2倍。即，根据本实施方式，通过提高晶片的良品效率，能够实现成本的降低。
(第6实施方式)
对第6实施方式进行说明。第6实施方式是对第5实施方式组合了第2实施方式而得到的，其他与第5实施方式是同样的，所以这里省略说明。
在本实施方式中，如图17所示，3个第1半导体芯片100沿着基板300的面方向上的一个方向(即，图17中的纸面左右方向)配置。并且，在3个第1半导体芯片100中的沿着排列方向位于中心的第1半导体芯片100中，形成有温度传感器焊盘121、122。另外，在形成有温度传感器焊盘121、122的第1半导体芯片100中，虽然没有图示，但还形成有上述温度传感器120。即，在本实施方式中，在3个第1半导体芯片100中，在受到相邻的第1半导体芯片100的发热的影响而温度最容易变高的第1半导体芯片100中，形成有温度传感器120及温度传感器焊盘121、122。
此外，3个第2半导体芯片200沿着基板300的面方向的一个方向(即，图17中的纸面左右方向)配置。并且，在3个第2半导体芯片200中的1个中，形成有电流传感器焊盘221及开尔文源极焊盘222。另外，在形成有电流传感器焊盘221的第2半导体芯片200中，虽然没有图示，但还形成有上述电流传感器220。此外，图17将第1端子31、第2端子32、JFET用调整电阻42、第1～第3控制端子61～63、模塑树脂400等省略而表示。
这样，可以对第5实施方式组合第2实施方式而具备温度传感器120及电流传感器220。此外，在本实施方式中，由于仅在1个第1半导体芯片100中形成有温度传感器120，所以能够提高其余的第1半导体芯片100的面积效率。同样，由于仅在1个第2半导体芯片200中形成有电流传感器220，所以能够提高其余的第2半导体芯片200的面积效率。
此外，温度传感器120仅形成在温度最容易变高的第1半导体芯片100中。因此，能够在检测各第1半导体芯片100中的成为最高温的温度的同时，在其他第1半导体芯片100中有效地利用面积。
(第7实施方式)
对第7实施方式进行说明。第7实施方式相对于第1实施方式而言做成了两面散热构造，其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图18所示，第1半导体芯片100的漏极电极12侧经由接合部件611而与第1下侧热沉601连接。此外，第2半导体芯片200的漏极电极22侧经由接合部件612而与第2下侧热沉602连接。
此外，在第1半导体芯片100上，经由接合部件613搭载有长方体状的第1金属块603，在第1金属块603上，经由接合部件614配置有第1上侧热沉604。另外，第1金属块603配置在形成于第1半导体芯片100的源极电极11上，是与源极电极11的平面形状大致相等的平面形状。
在第2半导体芯片200上，经由接合部件615搭载着长方体状的第2金属块605，在第2金属块605上，经由接合部件616配置有第2上侧热沉606。另外，第2金属块605配置在形成于第2半导体芯片200的源极电极21上，是与源极电极21的平面形状大致相等的平面形状。
即，在本实施方式中，第1半导体芯片100配置在对置配置的第1下侧热沉601与第1上侧热沉604之间。此外，第2半导体芯片200配置在对置配置的第2下侧热沉602与第2上侧热沉606之间。并且，第1上侧热沉604和第2下侧热沉602被中间部件607连接。在本实施方式中，中间部件607与第2下侧热沉602一体地形成，经由接合部件617而与第1上侧热沉604相接合。
另外、第1下侧热沉601、第2下侧热沉602、第1上侧热沉604、第2上侧热沉606、第1金属块603及第2金属块605例如使用Cu等构成。此外，各接合部件611～617例如使用钎料构成。
第1半导体芯片100的栅极焊盘14经由键合线73而与第3控制端子63电连接。第2半导体芯片200的栅极焊盘24经由键合线71而与第1控制端子61电连接。
另外，在与图18不同的截面中，配置有与第2半导体芯片200的源极电极21电连接的第2控制端子62，在该第2控制端子62与第3控制端子63之间配置有JFET用调整电阻42。此外，在与图18不同的截面中，第1下侧热沉601与第1端子31连接，第2上侧热沉606与第2端子32连接。但是，第1端子31也可以由第1下侧热沉601的一部分构成，第2端子32也可以由第2上侧热沉606的一部分构成。此外，中间部件607也可以构成为与第2下侧热沉602不同的部件，并经由接合部件而与第2下侧热沉602接合。进而，中间部件607也可以与第1上侧热沉604一体化，并经由接合部件而与第2下侧热沉602接合。
并且，模塑树脂400设置为，使得第1下侧热沉601及第1上侧热沉604中的与第1半导体芯片100侧相反侧的部分露出。此外，模塑树脂400设置为，使得第2下侧热沉602及第2上侧热沉606中的与第2半导体芯片200侧相反侧的部分露出。由此，在本实施方式中，在第1、第2下侧热沉601、602及第1、第2上侧热沉604、606的从模塑树脂400露出的部分，将在第1、第2半导体芯片100、200中产生的热释放。即，本实施方式的半导体装置是所谓的两面散热构造。
如果做成这样的结构，也能够实现上述图1所示的电路结构，能够得到与上述第1实施方式同样的效果。此外，通过做成两面散热构造，容易将第1半导体芯片100及第2半导体芯片200的热释放，能够抑制第1半导体芯片100及第2半导体芯片200由于变成高温而损坏。
另外，这里，具备第1下侧热沉601及第2下侧热沉602，但也可以如上述第1实施方式那样具备基板300，在基板300上搭载第1半导体芯片100及第2半导体芯片200。
(第8实施方式)
对第8实施方式进行说明。第8实施方式相对于第7实施方式而言，将第1半导体芯片100与第2半导体芯片200层叠配置，其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图19所示，在下侧热沉601上经由接合部件611层叠第1半导体芯片100，在第1半导体芯片100上经由接合部件613配置有第1金属块603。并且，在第1金属块603上，经由由钎料等构成的接合部件618配置有第2半导体芯片200。即，在第1半导体芯片100上层叠配置有第2半导体芯片200。
在第2半导体芯片200上，经由接合部件615配置有第2金属块605，在第2金属块605上经由接合部件616配置有上侧热沉604。
此外，在本实施方式中，第1半导体芯片100的平面形状比第2半导体芯片200大。并且，第1半导体芯片100配置为：当从第1半导体芯片100与第2半导体芯片200的层叠方向观察时，栅极焊盘14位于第2半导体芯片的外侧。
第1半导体芯片100经由键合线73而与第3控制端子63连接。第2半导体芯片200经由键合线71而与第1控制端子61连接。另外，在本实施方式中，与上述第7实施方式同样，在与图19不同的截面中，配置有与第2半导体芯片200的源极电极21电连接的第2控制端子62。并且，在第2控制端子62与第3控制端子63之间配置有JFET用调整电阻42。
此外，模塑树脂400设置成：使下侧热沉601及上侧热沉604中的与第1、第2半导体芯片100、200侧相反侧的部分露出。
如以上说明的那样，采用将第1半导体芯片100与第2半导体芯片200层叠配置的结构也能够得到与上述第7实施方式同样的效果。
(第9实施方式)
对第9实施方式进行说明。第9实施方式相对于第8实施方式而言，使第1半导体芯片100比第2半导体芯片200小，其他与第8实施方式是同样的，所以这里省略说明。
在本实施方式中，如图20所示，第1半导体芯片100比第2半导体芯片200小。因此，如果将长方体状的第1金属块603直接配置到第1半导体芯片100上并在第1金属块603上配置第2半导体芯片200，则成为以下结构。即，成为第2半导体芯片200的漏极电极22的一部分不与第1金属块603连接的结构。在此情况下，有可能在第1金属块603与第2半导体芯片200之间发生电连接不良及机械连接不良。
因此，在本实施方式中，在第1半导体芯片100与第1金属块603之间配置有间隔件608。并且，第1金属块603经由由钎料等构成的接合部件619而与间隔件608接合。
间隔件608由Cu等构成，平面形状呈与第1半导体芯片100对应的形状。详细地讲，间隔件608的平面形状与第1半导体芯片100的源极电极11的大小大致相等。此外，第1金属块603的平面形状呈与第2半导体芯片200对应的形状。详细地讲，第1金属块603的平面形状与第2半导体芯片200的漏极电极22的大小大致相等。由此，第2半导体芯片200与第1金属块603可靠地接合，抑制了电接合不良及机械接合不良的发生。
另外，在本实施方式中，与上述第7实施方式同样，在与图20不同的截面中，配置有与第2半导体芯片200的源极电极21电连接的第2控制端子62。并且，在该第2控制端子62与第3控制端子63之间配置有JFET用调整电阻42。
如以上说明的那样，在本实施方式中，第1半导体芯片100的平面形状比第2半导体芯片200小，但在第1半导体芯片100与第1金属块603之间配置有间隔件608。因此，能够充分确保第1金属块603与第2半导体芯片200的漏极电极22的接合面积。
此外，通过配置间隔件608，还能够扩大第1半导体芯片100与第1金属块603的间隔。因此，能够确保将第1半导体芯片100的栅极焊盘14与第3控制端子63连接的键合线73的配置空间。
进而，作为第1半导体芯片100，还能够使用平面形状比第2半导体芯片200小的芯片，还能够实现设计的自由度的提高。
(第10实施方式)
对第10实施方式进行说明。第10实施方式是将第7实施方式的半导体装置排列配置而得到的，其他与第7实施方式是同样的，所以这里省略说明。
在本实施方式中，如图21所示，如果将在上述第7实施方式中说明的除了模塑树脂400以外的部分的结构作为构成部件，则排列配置了2个构成部件631、632。并且，通过将各构成部件631、632用模塑树脂400封固而构成。
此外，构成部件631中的第2上侧热沉606和构成部件632中的第1下侧热沉601被中间部件609连接。在本实施方式中，中间部件609与构成部件632中的第1下侧热沉601一体地形成，经由接合部件620而与构成部件631中的第1上侧热沉604接合。
另外，中间部件609也可以构成为与构成部件632中的第1下侧热沉601不同的部件，并经由接合部件而与构成部件632中的第1下侧热沉601接合。此外，中间部件609也可以与构成部件631中的第1上侧热沉604一体化，并经由接合部件而与构成部件632中的第1下侧热沉601接合。进而，在与图21不同的截面中，配置有与构成部件631的第2半导体芯片200连接的第1、第2控制端子61、62。此外，配置有与构成部件632的第1半导体芯片100连接的第3控制端子63、与构成部件632的第2半导体芯片200连接的第2控制端子62。并且，在各构成部件631、632中的第2控制端子62与第3控制端子63之间，配置有JFET用调整电阻42。
这样，也可以做成具备2个构成部件631、632的半导体装置。另外，这里对具备2个构成部件631、632的结构进行了说明，但也可以具备更多个构成部件。
(第11实施方式)
对第11实施方式进行说明。第11实施方式是将第8实施方式的半导体装置排列配置而得到的，其他与第8实施方式是同样的，所以这里省略说明。
在本实施方式中，如图22所示，如果将在上述第8实施方式中说明的除了模塑树脂400以外的部分的结构作为构成部件，则排列配置了2个构成部件633、634。并且，通过将各构成部件633、634用模塑树脂400封固而构成。
此外，构成部件633中的上侧热沉604和构成部件634中的下侧热沉601被中间部件610连接。在本实施方式中，中间部件610与构成部件634中的下侧热沉601一体地形成，经由接合部件621而与构成部件633中的上侧热沉604接合。
另外，中间部件610也可以构成为与构成部件634中的下侧热沉601不同的部件，并经由接合部件而与构成部件634中的下侧热沉601接合。此外，中间部件610也可以与构成部件633中的上侧热沉604一体化，并经由接合部件而与构成部件634中的下侧热沉601接合。进而，在与图22不同的截面中，配置有与构成部件633、634的第2半导体芯片200连接的各第2控制端子62。并且，在各构成部件633、634中的第2控制端子62与第3控制端子63之间配置有JFET用调整电阻42。
这样，也可以做成具备2个构成部件633、634的半导体装置。另外，这里对具备2个构成部件634、634的结构进行了说明，但也可以具备更多个构成部件。
(第12实施方式)
对第12实施方式进行说明。本实施方式相对于第1实施方式而言，变更了MOSFET用调整电阻41的结构，其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图23所示，MOSFET用调整电阻41成为以下结构。即，MOSFET用调整电阻41具有将第3二极管411a与第3电阻411b串联地连接的第3电阻电路411、以及将第4二极管412a与第4电阻412b串联地连接的第4电阻电路412。并且，第3电阻电路411及第4电阻电路412并联配置，以使得第3二极管411a的阴极及第4二极管412a的阳极分别与MOSFET20的栅极电极23连接。
另外，本实施方式的MOSFET用调整电阻41是包括第3电阻电路411及第4电阻电路412而被封装化的零件，是作为与第1半导体芯片100及第2半导体芯片200不同的其他零件而构成的外装零件。即，MOSFET用调整电阻41以从模塑树脂400露出的方式配置。因此，能够根据用途，将调整了电阻值的MOSFET用调整电阻41容易地拆装、更换。
此外，在本实施方式中，第4电阻412b被设为比第3电阻411b大的值。详细地讲，第4电阻412b如后述那样用于控制使半导体装置为截止状态时的开关速度，被设为与所要求的希望的用途对应的电阻值。
在本实施方式中，经由这样的MOSFET用调整电阻41将MOSFET20的栅极电极23与栅极驱动电路51连接。因此，MOSFET20在进行接通动作的情况和进行断开动作的情况下，通过不同的电阻电路来调整开关速度。
具体而言，MOSFET20的栅极电极23在进行接通动作时成为经由第3电阻电路411而与栅极驱动电路51连接的状态。即，第3电阻电路411作为MOSFET20的接通动作用的速度调整电阻发挥功能。此外，MOSFET20的栅极电极23在进行断开动作时成为经由第4电阻电路412而与栅极驱动电路51连接的状态。即，第4电阻电路412作为MOSFET20的断开动作用的速度调整电阻发挥功能。因此，通过调整各电阻电路411、412的电阻值，能够适当调整MOSFET20的开关速度。
以上是本实施方式的半导体装置的结构。这样的半导体装置例如如图24所示，被用作将三相马达进行驱动的逆变器电路的开关元件。
即，如图24所示，逆变器电路为如下结构：在被施加来自电源700的电压Vcc的电源线710与被接地的地线720之间具备U相、V相、W相的三电路。并且，各层分别与栅极驱动电路51及三相马达M连接。以下，参照图25对U层的详细结构进行说明。另外，V层、W层的详细结构由于与U层相同，所以省略。此外，在图25中，为了容易理解，省略了表示第1半导体芯片100、第2半导体芯片200、MOSFET用调整电阻41、JFET用调整电阻42等的包围线。
如图25所示，U层采用具备2个图23所示的半导体装置的结构。并且，在U层中，上侧臂的JFET10的漏极电极12经由第1端子31而与电源线710连接，并且，下侧臂的MOSFET20的源极电极21经由第2端子32而与地线720连接。此外，上侧臂的MOSFET20的源极电极21与下侧臂的JFET10的漏极电极12电连接。即，上侧臂的第2端子32与下侧臂的第1端子31电连接。并且，上侧臂的第2端子32和下侧臂的第1端子31之间与三相马达M连接。此外，上侧臂及下侧臂的各MOSFET20各自的栅极电极23与栅极驱动电路51连接。
这样，还能够将本实施方式的半导体装置作为逆变器电路的开关元件使用。
如以上说明的那样，在本实施方式中，MOSFET20的栅极电极23，在进行接通动作时经由第3电阻电路411而与栅极驱动电路51连接。此外，MOSFET20的栅极电极23，在进行断开动作时经由第4电阻电路412而与栅极驱动电路51连接。因此，在使半导体装置进行接通动作时及进行断开动作的情况下，能够分别进行调整以成为希望的开关速度。因而，能够得到可靠性更高的半导体装置。
另外，在上述中，对将第12实施方式的半导体装置用于将三相马达M进行驱动的逆变器电路的例子进行了说明，但当然也能够将上述第1实施方式的半导体装置等用于将三相马达M进行驱动的逆变器电路。
(第13实施方式)
对第13实施方式进行说明。本实施方式相对于第12实施方式而言变更了MOSFET用调整电阻41及JFET用调整电阻42的结构，其他与第2实施方式是同样的，所以这里省略说明。
在本实施方式中，如图26所示，半导体装置的基本结构与第12实施方式是同样的。但是，在本实施方式中，JFET用调整电阻42的第2电阻422b由布线电阻、寄生电阻等构成，不使用外装电阻。例如，第1电阻421b为几十到几百Ω，第2电阻422b为几Ω的量级。
此外，MOSFET用调整电阻41的第3电阻411b由布线电阻、寄生电阻等构成，不使用外装电阻。例如，第3电阻411b为几Ω，第4电阻412b为几十到几百Ω的量级。
并且，在本实施方式中，在JFET用调整电阻42中，第1电阻电路421不具备第1二极管421a。同样，在MOSFET用调整电阻41中，第4电阻电路412不具备第4二极管412a。
在这样的半导体装置中，第2电阻422b与第1电阻421b相比被设为极小的值。因此，在JFET10进行断开动作的情况下，即使在第1电阻电路421中不配置第1二极管421a，也成为JFET10的栅极层13实质上经由第2电阻422b而与MOSFET20的源极电极21相连接的状态。同样，第3电阻411b与第4电阻412b相比被设为极小的值。因此，在使MOSFET20进行接通动作时，即使不配置第4二极管412a，也成为MOSFET20的栅极电极23实质上经由第3电阻411b而与栅极驱动电路51相连接的状态。
因此，根据本实施方式，能够在实现零件件数的削减的同时，得到与上述第12实施方式同样的效果。另外，本实施方式也能够仅对MOSFET用调整电阻41及JFET用调整电阻42的某一方应用。即，例如也可以做成在JFET用调整电阻42的第1电阻电路421中不配置第1二极管421a的结构，在MOSFET用调整电阻41的第4电阻电路412中配置第4二极管412a。此外，MOSFET用调整电阻41也可以如上述第1实施方式那样仅由电阻成分构成。
(其他实施方式)
将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式及构造。本发明也包含各种各样的变形例及均等范围内的变形。除此以外，各种各样的组合及形态、进而在它们中仅包含一要素、包含其以上或其以下的其他组合及形态也落入在本发明的范畴及思想范围中。
例如，在上述各实施方式中，第1半导体芯片100(即，JFET10)也可以做成不具备体层116的结构。
此外，在上述各实施方式中，只要是体层116的底部侧与栅极层13的底部侧相比电场强度容易变高的结构，则也可以不使体层116比栅极层13深。例如，也可以采用通过将体层116的底部做成尖细形状或使体层116的宽度比栅极层13的宽度窄、从而体层116的底部侧与栅极层13的底部侧相比电场强度容易变高的结构。此外，也可以采用通过使与体层116的底面相连的区域为杂质浓度比与栅极层13的底面相连的区域高的N型区域、从而体层116的底部侧与栅极层13的底部侧相比电场强度容易变高的结构。
进而，在上述各实施方式中，也可以将JFET用调整电阻42的结构变更。例如，也可以是，具备开关，当使半导体装置进行接通动作时通过第1电阻421b调整栅极电流，当进行断开动作时通过第2电阻422b调整栅极电流。
并且，在上述各实施方式中，JFET10及MOSFET20也可以适当设为P沟道型。
进而，在上述第2实施方式中，也可以是，在第1半导体芯片100及第2半导体芯片200中分别具备温度传感器120及电流传感器220等。
此外，在上述第3实施方式中，由于第1半导体芯片100与第2半导体芯片200相比温度容易变高，所以过热保护电路51b也可以仅判定由温度导出电路51a导出的第1半导体芯片100的温度。
并且，在上述第6实施方式中，也可以是，在各第1半导体芯片100中分别形成温度传感器120及温度传感器焊盘121、122。此外，也可以是，在各第2半导体芯片200中分别具备电流传感器220、电流传感器焊盘221及开尔文源极焊盘222。
进而，在上述第9实施方式中，也可以将第1金属块603与间隔件608一体化。例如，第1金属块603也可以是通过将第1半导体芯片100侧的部分适当切削或研磨等而做成具有作为间隔件608发挥功能的突出部的结构。
并且，在上述各实施方式中，也可以将JFET10做成常截止的结构，也可以将MOSFET20做成常导通的结构。
进而，在上述各实施方式中，JFET用调整电阻42只要具有第1电阻电路421及第2电阻电路422，则也可以配置在模塑树脂400内。
此外，在上述第1～第12实施方式中，也可以将第1电阻421b和第2电阻422b设为相同的大小，也可以使第1电阻421b比第2电阻422b小。同样，在上述第12实施方式中，也可以将第3电阻411b和第4电阻412b设为相同的大小，也可以使第3电阻411b比第4电阻412b小。
此外，也可以将上述各实施方式适当组合。例如，也可以将上述第2实施方式与上述第7～第13实施方式组合，形成温度传感器120及电流传感器220等。同样，也可以将上述第3实施方式与上述第6～第13实施方式组合，在第2半导体芯片200中形成温度传感器120及电流传感器220等。此外，也可以将上述第5、第6实施方式与上述第7～第13实施方式组合，具备多个第1半导体芯片100及第2半导体芯片200。并且，也可以将上述第7～第11实施方式与上述第12、第13实施方式组合。进而，也可以将组合了上述各实施方式的形态彼此进一步组合。

Claims (14)

1.一种半导体装置，具有形成有结型FET(10)的第1半导体芯片(100)和形成有MOSFET(20)的第2半导体芯片(200)，其特征在于，
具备：
上述第1半导体芯片，形成有上述结型FET；
上述第2半导体芯片，形成有上述MOSFET；以及
结型FET用调整电阻(42)，配置在上述结型FET的栅极电极(13)与上述MOSFET的源极电极(21)之间；
上述结型FET的源极电极(11)和上述MOSFET的漏极电极(22)电连接从而上述结型FET和上述MOSFET被级联连接；
上述结型FET用调整电阻具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。
2.如权利要求1所述的半导体装置，其特征在于，
具备将上述第1半导体芯片及上述第2半导体芯片封固的模塑树脂(400)；
上述结型FET用调整电阻以从上述模塑树脂露出的状态配置。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述第1电阻电路具有第1二极管(421a)和第1电阻(421b)，上述第1二极管和上述第1电阻被串联地连接；
上述第2电阻电路具有第2二极管(422a)和第2电阻(422b)，上述第2二极管和上述第2电阻被串联地连接；
上述第1电阻电路及上述第2电阻电路以使上述第1二极管的阴极及上述第2二极管的阳极与上述结型FET的栅极电极相连接的方式并联地连接。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
具有配置在上述MOSFET的栅极电极(23)与栅极驱动电路(51)之间的MOSFET用调整电阻(41)；
上述MOSFET用调整电阻具有接通动作用的第3电阻电路(411)及断开动作用的第4电阻电路(412)。
5.如权利要求4所述的半导体装置，其特征在于，
上述第3电阻电路具有第3二极管(411a)和第3电阻(411b)，上述第3二极管和上述第3电阻被串联地连接；
上述第4电阻电路具有第4二极管(412a)和第4电阻(412b)，上述第4二极管和上述第4电阻被串联地连接；
上述第3电阻电路及上述第4电阻电路以使上述第3二极管的阴极及上述第4二极管的阳极与上述MOSFET的栅极电极相连接的方式被并联地连接。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
上述第1半导体芯片具备：
第1导电型的漂移层(113)；
第1导电型的沟道层(114)，被配置在上述漂移层上；
第1导电型的源极层(115)，形成在上述沟道层的表层部，与上述沟道层相比为高杂质浓度；
作为上述栅极电极的第2导电型的栅极层(13)，在上述沟道层中形成得比上述源极层深；
漏极层(111)，隔着上述漂移层而配置在与上述源极层相反侧；
栅极布线(118)，与上述栅极层电连接；
上述源极电极，与上述源极层电连接；以及
漏极电极(12)，与上述漏极层电连接；
在上述沟道层形成有第2导电型的体层(116)，该体层形成得比上述源极层深且与上述源极电极电连接。
7.如权利要求6所述的半导体装置，其特征在于，
在上述体层的底部侧，与上述栅极层的底部侧相比，电场强度更高。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
在上述第1半导体芯片及上述第2半导体芯片中，在某一方形成有检测温度的温度传感器(120)，并且在某一方形成有检测电流的电流传感器(220)；
上述MOSFET的栅极电极(23)被施加基于上述电流传感器的检测结果及上述温度传感器的检测结果的栅极电压。
9.如权利要求8所述的半导体装置，其特征在于，
上述第1半导体芯片用碳化硅基板构成；
上述第2半导体芯片用硅基板构成；
上述电流传感器形成于上述第2半导体芯片。
10.如权利要求8或9所述的半导体装置，其特征在于，
上述第1半导体芯片，与上述第2半导体芯片相比，导通电阻更高；
上述温度传感器形成于上述第1半导体芯片。
11.如权利要求8或9所述的半导体装置，其特征在于，
上述第1半导体芯片，与上述第2半导体芯片相比，导通电阻更高；
上述温度传感器形成于上述第2半导体芯片；
具有向上述MOSFET的栅极电极施加上述栅极电压的栅极驱动电路(51)；
上述栅极驱动电路具有根据上述温度传感器所检测到的温度导出上述第1半导体芯片的温度的温度导出电路(51a)，施加还考虑了上述温度导出电路所导出的上述第1半导体芯片的温度的上述栅极电压。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于，
具有：
对置配置的第1下侧热沉(601)及第1上侧热沉(604)；
对置配置的第2下侧热沉(602)及第2上侧热沉(606)；以及
模塑树脂(400)，将上述第1半导体芯片及上述第2半导体芯片封固；
上述第1半导体芯片配置在上述第1下侧热沉及上述第1上侧热沉之间，与上述第1下侧热沉及上述第1上侧热沉电连接及热连接；
上述第2半导体芯片配置在上述第2下侧热沉及上述第2上侧热沉之间，与上述第2下侧热沉及上述第2上侧热沉电连接及热连接；
上述第1上侧热沉和上述第2下侧热沉被电连接；
上述模塑树脂，在上述第1下侧热沉及上述第1上侧热沉中的与上述第1半导体芯片侧相反侧的部分、以及上述第2下侧热沉及上述第2上侧热沉中的与上述第2半导体芯片侧相反侧的部分露出的状态下，将上述第1半导体芯片及上述第2半导体芯片封固。
13.如权利要求1～11中任一项所述的半导体装置，其特征在于，
具有：
对置配置的下侧热沉(601)及上侧热沉(604)；以及
模塑树脂(400)，将上述第1半导体芯片及上述第2半导体芯片封固；
上述第1半导体芯片及上述第2半导体芯片被层叠配置在上述下侧热沉与上述上侧热沉之间；
上述模塑树脂，在上述下侧热沉及上述上侧热沉中的与上述第1半导体芯片及上述第2半导体芯片侧相反侧的部分露出的状态下，将上述第1半导体芯片及上述第2半导体芯片封固。
14.如权利要求13所述的半导体装置，其特征在于，
上述第1半导体芯片，与上述第2半导体芯片相比，平面形状更小；
在上述第1半导体芯片与上述第2半导体芯片之间，在上述第1半导体芯片侧，配置有与上述第1半导体芯片连接并且与上述第1半导体芯片的平面形状对应的形状的间隔件(608)，在上述间隔件与上述第2半导体芯片之间，配置有与上述第2半导体芯片连接并且与上述第2半导体芯片的平面形状对应的形状的金属块(603)。
CN201880048889.7A 2017-07-26 2018-07-26 半导体装置 Active CN110998810B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-144727 2017-07-26
JP2017144727 2017-07-26
JP2018-117317 2018-06-20
JP2018117317A JP6769458B2 (ja) 2017-07-26 2018-06-20 半導体装置
PCT/JP2018/028143 WO2019022206A1 (ja) 2017-07-26 2018-07-26 半導体装置

Publications (2)

Publication Number Publication Date
CN110998810A true CN110998810A (zh) 2020-04-10
CN110998810B CN110998810B (zh) 2023-07-18

Family

ID=65478975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048889.7A Active CN110998810B (zh) 2017-07-26 2018-07-26 半导体装置

Country Status (3)

Country Link
US (1) US11101259B2 (zh)
JP (1) JP6769458B2 (zh)
CN (1) CN110998810B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7207361B2 (ja) * 2020-04-22 2023-01-18 株式会社デンソー 半導体装置
JP7211393B2 (ja) * 2020-04-22 2023-01-24 株式会社デンソー 半導体装置
CN113658949B (zh) * 2021-08-12 2022-06-14 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造工艺
CN113764407B (zh) * 2021-08-12 2024-03-12 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺
CN114334936A (zh) * 2021-12-29 2022-04-12 蔚来动力科技(合肥)有限公司 用于功率模块的封装结构、封装方法和电动汽车
DE102022205737A1 (de) 2022-06-07 2023-12-07 Robert Bosch Gesellschaft mit beschränkter Haftung Kaskodenanordnung und Halbleitermodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522410A (ja) * 2009-03-27 2012-09-20 エー・テー・ハー・チューリッヒ カスコード回路を有するスイッチング装置
JP2013153079A (ja) * 2012-01-25 2013-08-08 Toyota Motor Corp 半導体装置およびその製造方法
JP2014220434A (ja) * 2013-05-09 2014-11-20 古河電気工業株式会社 半導体装置
JP2015015301A (ja) * 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
JP2017051049A (ja) * 2015-09-04 2017-03-09 富士電機株式会社 半導体素子の駆動装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663547A (en) 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
US5406096A (en) 1993-02-22 1995-04-11 Texas Instruments Incorporated Device and method for high performance high voltage operation
DE19926715C1 (de) 1999-06-11 2001-01-18 Siemens Ag Verfahren und Vorrichtung zum Abschalten einer Kaskodenschaltung mit spannungsgesteuerten Halbleiterschaltern
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5676771B2 (ja) * 2011-09-30 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置
US9263440B2 (en) 2013-02-11 2016-02-16 Infineon Technologies Austria Ag Power transistor arrangement and package having the same
JP6201422B2 (ja) 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
JP2015056564A (ja) 2013-09-12 2015-03-23 古河電気工業株式会社 半導体装置及びその製造方法
US9048838B2 (en) * 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
WO2015114728A1 (ja) 2014-01-28 2015-08-06 株式会社日立製作所 パワーモジュール、電力変換装置、および鉄道車両
JPWO2015166523A1 (ja) * 2014-04-28 2017-04-20 株式会社日立産機システム 半導体装置および電力変換装置
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522410A (ja) * 2009-03-27 2012-09-20 エー・テー・ハー・チューリッヒ カスコード回路を有するスイッチング装置
JP2013153079A (ja) * 2012-01-25 2013-08-08 Toyota Motor Corp 半導体装置およびその製造方法
JP2014220434A (ja) * 2013-05-09 2014-11-20 古河電気工業株式会社 半導体装置
JP2015015301A (ja) * 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
JP2017051049A (ja) * 2015-09-04 2017-03-09 富士電機株式会社 半導体素子の駆動装置

Also Published As

Publication number Publication date
JP2019029997A (ja) 2019-02-21
JP6769458B2 (ja) 2020-10-14
US11101259B2 (en) 2021-08-24
US20200126962A1 (en) 2020-04-23
CN110998810B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN110998810B (zh) 半导体装置
US8624379B2 (en) Semiconductor device
KR101672605B1 (ko) 반도체 장치
US10192978B2 (en) Semiconductor apparatus
US8564112B2 (en) Semiconductor device
US6180966B1 (en) Trench gate type semiconductor device with current sensing cell
US9530766B2 (en) Semiconductor device
US10256212B2 (en) Semiconductor chip having multiple pads and semiconductor module including the same
CN112117997A (zh) 开关器件及电子电路
JP2012517699A (ja) Ｉｉｉ族窒化物デバイスおよび回路
US20220321118A1 (en) Semiconductor device
JP2011254387A (ja) 交流スイッチ
JP2017005153A (ja) 半導体装置
JP2014099535A (ja) 半導体装置
US7875928B2 (en) Component arrangement having an evaluation circuit for detecting wear on connections
US10163890B2 (en) Semiconductor device
WO2019022206A1 (ja) 半導体装置
WO2018159018A1 (ja) 半導体装置
JP7211393B2 (ja) 半導体装置
JP2007287919A (ja) 温度検出機能付き半導体装置
US10727228B2 (en) Stacked integrated circuit
JP2010199149A (ja) 半導体装置
US10886207B2 (en) Semiconductor device
WO2022239550A1 (ja) 半導体装置
US10796979B2 (en) Power module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant