CN110996566B - 一种高精细多层线路板的制作方法 - Google Patents

一种高精细多层线路板的制作方法 Download PDF

Info

Publication number
CN110996566B
CN110996566B CN201911401485.4A CN201911401485A CN110996566B CN 110996566 B CN110996566 B CN 110996566B CN 201911401485 A CN201911401485 A CN 201911401485A CN 110996566 B CN110996566 B CN 110996566B
Authority
CN
China
Prior art keywords
electroplating
multilayer
production
pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911401485.4A
Other languages
English (en)
Other versions
CN110996566A (zh
Inventor
李克海
孙淼
谷建伏
郝燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian Chongda Circuit Co Ltd
Original Assignee
Dalian Chongda Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian Chongda Circuit Co Ltd filed Critical Dalian Chongda Circuit Co Ltd
Priority to CN201911401485.4A priority Critical patent/CN110996566B/zh
Publication of CN110996566A publication Critical patent/CN110996566A/zh
Application granted granted Critical
Publication of CN110996566B publication Critical patent/CN110996566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00—Technologies related to metal processing
    • Y02P10/20—Recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及印制电路板技术领域，具体为一种高精细多层线路板的制作方法。本发明对多层生产板，尤其是外层铜箔厚度为0.33OZ的多层生产板，采用VCP连续电镀生产线进行全板电镀并镀5‑12μm厚的镀铜层，采用龙门式电镀生产线进行图形电镀并在所述电镀液中按所述电流密度大小进行电镀，同时在所述蚀刻液中按所述蚀刻速度进行蚀刻，可避免出现电镀夹膜或过蚀的问题，尤其是要求线宽和线距小于或等于0.09mm的线路板，可显著提高良品率，保障产品品质。

Description

一种高精细多层线路板的制作方法
技术领域
本发明涉及印制电路板技术领域，尤其涉及一种高精细多层线路板的制作方法。
背景技术
随着多层线路板需求的不断增加，由于绝大部分的多层线路板对外层线路的精密度要求比单/双面线路板的要求高，随着多层线路板需求的不断增加，生产过程中图形电镀及碱性蚀刻的作业难度造成的问题逐渐凸显，报废率持续超标，报废板件类型主要集中在外层线宽和线距均≤0.08mm的多层正片板板件上，报废项目主要是夹膜、去膜不净、蚀刻不净、线细(过蚀)及擦断线。
高精细线路板(线宽和线距均≤0.08mm的板件)的生产制作中，在制作外层线路进行碱性蚀刻时，若全板电镀形成了较厚的铜镀层，会影响蚀刻效果，会出现严重的过蚀现象，若全板电镀形成的铜镀层较薄，则势必会造成后续图形电镀时需电镀较厚的铜，而图形电镀时电镀了较厚的铜则容易出现夹膜。因此，高精细多层线路板的报废率远高于单/双面线路板的报废率。
发明内容
本发明针对现有高精细多层线路板的制作中因图形电镀和碱性蚀刻导致报废率高的问题，提供一种通过改进全板电镀、图形电镀和碱性蚀刻过程而提高产品品质和降低报废率的高精细多层线路板的制备方法。
为实现上述目的，本发明采用以下技术方案。
一种高精细多层线路板的制作方法，包括以下步骤：
S1、经外层钻孔加工后的多层生产板通过VCP连续电镀生产线进行全板电镀加工，通过全板电镀在多层生产板的外层铜箔上电镀厚度为5-12μm的镀铜层，VCP连续电镀生产线上放设在多层生产板前后的陪镀板的数量分别为3张。
优选的，所述多层生产板的外层铜箔的厚度为0.33OZ。
优选的，所述高精细多层线路板的线宽和线距均≤0.09mm时，通过全板电镀在多层生产板的外层铜箔上电镀厚度为10-12μm的镀铜层。
优选的，对VCP连续电镀生产线的阳极进行清洗的时间间隔≤3个月，对VCP连续电镀生产线的铜球进行清洗的时间间隔≤2天。
优选的，所述高精度多层线路板的外层线路的线宽和线距≤0.09mm。
S2、采用正片工艺在多层生产板上制作外层线路，包括在多层生产板上制作外层图形，然后通过龙门式电镀生产线对多层生产板进行图形电镀加工，电镀至多层生产板表面的铜层厚度至产品设计要求，图形电镀的电流密度≤1.1ASD，电镀铜药水的工艺参数控制如下：CuSO4的浓度为55-75g/L，H2SO4的浓度为110-140mL/L，Cl-1的浓度为50-70ppm。
优选的，用于制作所述外层图形的干膜的厚度为38μm，图形电镀的电流密度≤1.0ASD。
优选的，用于制作所述外层图形的干膜的厚度为38μm，所述多层生产板上设置有孤立的差分线和/或孤立的排孔时，图形电镀的电流密度≤0.9ASD。
优选的，用于制作所述外层图形的干膜的厚度为38μm，所述多层生产板的板边宽度≥10mm，且外层图形上设计有孤立的图形时，图形电镀的电流密度≤0.8ASD。
优选的，用于制作所述外层图形的干膜的厚度为2mli，图形电镀的电流密度≤1.2ASD。
优选的，用于制作所述外层图形的干膜的厚度为2mli，所述多层生产板上设置有孤立的差分线和/或孤立的排孔时，图形电镀的电流密度≤1.1ASD。
优选的，用于制作所述外层图形的干膜的厚度为2mli，所述多层生产板的板边宽度≥10mm，且外层图形上设计有孤立的图形时，图形电镀的电流密度≤1.0ASD。
优选的，所述多层生产板的线宽和线距均≤0.12mm时，多层生产板的第一表面的电镀面积百分比与第二表面的电镀面积百分比之间的差值≤25％。即若按原设计，多层生产板的第一表面的电镀面积百分比比第二表面的电镀面积百分比大25％以上，线宽和线距均≤0.12mm时，则在外层线路的布局设计时对线路布局进行调整，减少第一表面和第二表面两者电镀面积百分比的差值。
优选的，所述高精细多层线路板上外层线路的线宽和线距均≤0.01mm，设置有独立的PAD和/或蚀刻字体，且锡镀层的厚度要求＞4μm时，电镀锡的电流密度≥1.4ASD。
优选的，对龙门式电镀生产线的阳极进行清洗的时间间隔≤6个月，对龙门式电镀生产线的铜球进行清洗的时间间隔≤10天。
S3、用退膜生产线对生产板进行退膜处理，退膜速度为3.6-4m/min；退膜液是质量百分浓度为4％的NaOH溶液。
S4、用蚀刻生产线对多层生产板进行蚀刻处理，各多层生产板的第一表面均朝上或均朝下，完成蚀刻处理后进行退锡处理。
优选的，完成蚀刻处理和退锡处理后，从生产线中取出多层生产板后，在多层生产板上放置胶片后再与另一多层生产板叠放。
S5、对多层生产板依次进行丝印阻焊层、表面处理和成型加工，制得线路板。
与现有技术相比，本发明的有益效果是：
本发明对多层生产板，尤其是外层铜箔厚度为0.33OZ的多层生产板，采用VCP连续电镀生产线进行全板电镀并镀5-12μm厚的镀铜层，采用龙门式电镀生产线进行图形电镀并在所述电镀液中按所述电流密度大小进行电镀，同时在所述蚀刻液中按所述蚀刻速度进行蚀刻，可避免出现电镀夹膜或过蚀的问题，尤其是要求线宽和线距小于或等于0.09mm的线路板，可显著提高良品率，保障产品品质。
附图说明
图1为实施例1制备的线路板的布局示例示意图。
具体实施方式
为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例1
本实施例提供一种高精细多层线路板的制作方法。该线路板的规格参数：线宽为0.09mm，线距为0.09mm，线路板上设有孤立的差分线和孤立的排孔，多层生产板的板边宽度设置为10mm，线路板的外层线路包括主线路区和孤立的线路区，如图1所示。
具体制备方法如下：
1、开料：按拼板尺寸开出芯板，芯板厚度为0.15mm，0.5OZ/0.5OZ。
2、内层：在芯板两面涂湿膜，膜厚控制8μm；采用全自动曝光机，以5-6格曝光尺(21格曝光尺)完成内层线路曝光；显影后蚀刻出线路图形，内层最小线宽/线隙为0.09mm/0.09mm。
3、内层AOI：检查内层的开短路、线路缺口、针孔等缺陷,有缺陷的内层芯板作报废处理，无缺陷的内层芯板进入下一流程。
4、压合：内层芯板过棕化处理，选择铜箔(铜箔的厚度为0.33OZ)、不流胶PP，按照产品设计顺序叠板，再根据板料Tg选用合适的层压条件进行压合，压合形成多层生产板。
5、外层钻孔：根据钻带资料在多层生产板上钻孔。
6、沉铜：使上一步骤所钻的孔金属化，且沉铜前过化学除胶渣一次。
7、全板电镀：通过VCP连续电镀生产线进行全板电镀加工，通过全板电镀在多层生产板的外层铜箔上电镀厚度为10-12μm的镀铜层，VCP连续电镀生产线上放设在多层生产板前后的陪镀板的数量分别为3张。
整板电镀药水的工艺参数控制如下：CuSO4的浓度为55-75g/L，H2SO4的浓度为110-140mL/L，Cl-1的浓度为50-70ppm。
对VCP连续电镀生产线的养护要求是：清洗阳极的时间间隔必须≤3个月，清洗铜球的时间间隔必须≤2天，否则会出现镀层厚度不均匀的问题。
8、图形电镀：以正片工艺的方式在多层生产板上制作外层线路，包括用厚度为38μm的干膜在多层生产板上制作外层图形，然后通过龙门式电镀生产线对多层生产板进行图形电镀加工，电镀至多层生产板表面的铜层厚度至产品设计要求，并且在铜层上加镀锡保护层。
电镀铜的电流密度为0.8ASD，电镀铜药水的工艺参数控制如下：CuSO4的浓度为55-75g/L，H2SO4的浓度为110-140mL/L，Cl-1的浓度为50-70ppm。
对龙门式电镀生产线的养护要求是：清洗阳极的时间间隔必须≤6个月，清洗铜球的时间间隔必须≤10天，否则会出现夹膜问题。
9、退膜：用退膜生产线对生产板进行退膜处理，退膜速度为3.6-4m/min；退膜液是质量百分浓度为4％的NaOH溶液。
10、碱性蚀刻及退锡：用蚀刻生产线对多层生产板进行蚀刻处理，各多层生产板的第一表面均朝上或均朝下，蚀刻后进行退锡处理，使原被锡层保护的铜面裸露出来。
完成碱性蚀刻和退锡处理的多层生产板，在生产线中取出后，在多层生产板上放置胶片后再与另一多层生产板叠放。
11、外层AOI：使用自动光学检测系统，通过与CAM资料的对比，检测外层线路是否有开路、缺口、蚀刻不净、短路等缺陷。
12、阻焊、丝印字符：通过在多层生产板外层制作绿油层并丝印字符，绿油厚度为：10-50μm，从而可以使多层生产板在后续的使用过程中可以减少环境变化对其的影响。
13、表面处理(沉镍金)：阻焊开窗位的焊盘铜面通化学原理，均匀沉积一定要求厚度的镍层和金层，镍层厚度为：3-5μm；金层厚度为：0.05-0.1μm。
14、成型：根据现有技术并按设计要求锣外形，外型公差+/-0.05mm，制得PCB。
15、电测试：测试成品板的电气导通性能，此板使用测试方法为：飞针测试。
16、FQC：检查成品板的外观、孔壁铜厚、介质层厚度、绿油厚度、内层铜厚等是否符合客户的要求。
17、包装：按照客户要求的包装方式以及包装数量，对成品板进行密封包装，并放干燥剂及湿度卡，然后出货。
通过本实施例方法制备的线路板，差分线、排孔等各外层线路处均未出现夹膜问题，且未出现过渡蚀刻而导致报废的问题。
实施例2
本实施例提供一种高精细多层线路板的制作方法。该线路板的规格参数与实施例1的相同，制备方法与实施例1的基本相同，不同之处在于，图形电镀的步骤中，电镀铜的电流密度为1.1ASD。
在制备过程中发现，孤立的差分线和孤立的排孔处出现夹膜问题。
实施例3
本实施例提供一种高精细多层线路板的制作方法。该线路板的规格参数与实施例1的相同，制备方法与实施例1的基本相同，不同之处在于图形电镀的步骤，本实施例的图形电镀步骤如下：以正片工艺的方式在多层生产板上制作外层线路，包括用厚度为2mli的干膜在多层生产板上制作外层图形，然后通过龙门式电镀生产线对多层生产板进行图形电镀加工，电镀至多层生产板表面的铜层厚度至产品设计要求，并且在铜层上加镀锡保护层。
电镀铜的电流密度为1.0ASD，电镀铜药水的工艺参数控制如下：CuSO4的浓度为55-75g/L，H2SO4的浓度为110-140mL/L，Cl-1的浓度为50-70ppm。
通过本实施例方法制备的线路板，差分线、排孔等各外层线路处均未出现夹膜问题，且未出现过渡蚀刻而导致报废的问题。
实施例4
本实施例提供一种高精细多层线路板的制作方法。该线路板的规格参数与实施例3的相同，制备方法与实施例3的基本相同，不同之处在于，图形电镀的步骤中，电镀铜的电流密度为1.2ASD。
在制备过程中发现，孤立的差分线和孤立的排孔处出现夹膜问题。
在其他实施方案中，若线路板要求外层线路的线宽和线距均≤0.01mm，设置有独立的PAD和/或蚀刻字体，且锡镀层的厚度要求＞4μm时，电镀锡的电流密度≥1.4ASD，否则容易出现夹膜问题。另外，多层生产板的线宽和线距均≤0.12mm时，多层生产板的第一表面的电镀面积百分比与第二表面的电镀面积百分比之间的差值应≤25％，即若按原设计，多层生产板的第一表面的电镀面积百分比比第二表面的电镀面积百分比大25％以上，线宽和线距均≤0.12mm时，则在外层线路的布局设计时通过对线路布局进行调整，减少第一表面和第二表面两者电镀面积百分比的差值，例如通过调整线路布局使第一表面的电镀面积百分比增加20％，第二表面的电镀面积百分比减少20％，否则会出现铜镀层厚度不均匀的问题。
实施例5
本实施例提供一种高精细多层线路板的制作方法。该线路板的规格参数与实施例1的相同，制备方法与实施例1的基本相同，不同之处在于：通过龙门式电镀生产线进行全板电镀。全板电镀的其它电镀参数与实施例1的相同。
通过本实施例的方式进行全板电镀，镀铜层的厚度不均匀，难以将镀铜层厚度控制在10-12μm的范围内，从而影响后续碱性蚀刻的效果。
以上所述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。

Claims (6)

1.一种高精细多层线路板的制作方法，其特征在于，包括以下步骤：
S1、经外层钻孔加工后的多层生产板通过VCP连续电镀生产线进行全板电镀加工，通过全板电镀在多层生产板的外层铜箔上电镀厚度为5-12μm的镀铜层，VCP连续电镀生产线上放设在多层生产板前后的陪镀板的数量分别为3张；对VCP连续电镀生产线的阳极进行清洗的时间间隔≤3个月，对VCP连续电镀生产线的铜球进行清洗的时间间隔≤2天；
S2、采用正片工艺在多层生产板上制作外层线路，包括在多层生产板上制作外层图形，然后通过龙门式电镀生产线对多层生产板进行图形电镀加工，电镀至多层生产板表面的铜层厚度至产品设计要求，图形电镀的电流密度≤1.1ASD，电镀铜药水的工艺参数控制如下：CuSO4的浓度为55-75g/L，H2SO4的浓度为110-140mL/L，C1-1的浓度为50-70ppm；对龙门式电镀生产线的阳极进行清洗的时间间隔≤6个月，对龙门式电镀生产线的铜球进行清洗的时间间隔≤10天；
当用于制作所述外层图形的干膜的厚度为38μm，所述多层生产板上设置有孤立的差分线和/或孤立的排孔时，图形电镀的电流密度≤0.9ASD；
当用于制作所述外层图形的干膜的厚度为2mli，所述多层生产板上设置有孤立的差分线和/或孤立的排孔时，图形电镀的电流密度≤1.1ASD；
S3、用退膜生产线对生产板进行退膜处理，退膜速度3.6-4m/min；退膜液是质量百分浓度为4％的NaOH溶液；
S4、用蚀刻生产线对多层生产板进行蚀刻处理，各多层生产板的第一表面均朝上或均朝下，完成蚀刻处理后进行退锡处理；
S5、对多层生产板依次进行丝印阻焊层、表面处理和成型加工，制得线路板。
2.根据权利要求1所述的高精细多层线路板的制作方法，其特征在于，步骤S1中，所述多层生产板的外层铜箔的厚度为0.33OZ。
3.根据权利要求1所述的高精细多层线路板的制作方法，其特征在于，步骤S2中，用于制作所述外层图形的干膜的厚度为38μm，所述多层生产板的板边宽度≥10mm，且外层图形上设计有孤立的图形时，图形电镀的电流密度≤0.8ASD。
4.根据权利要求1所述的高精细多层线路板的制作方法，其特征在于，步骤S2中，用于制作所述外层图形的干膜的厚度为2mli，所述多层生产板的板边宽度≥10mm，且外层图形上设计有孤立的图形时，图形电镀的电流密度≤1.0ASD。
5.根据权利要求1所述的高精细多层线路板的制作方法，其特征在于，步骤S2中，所述多层生产板的线宽和线距均≤0.12mm时，多层生产板的第一表面的电镀面积百分比与第二表面的电镀面积百分比之间的差值≤25％。
6.根据权利要求1所述的高精细多层线路板的制作方法，其特征在于，步骤S2中，所述高精细多层线路板上外层线路的线宽和线距≤0.01mm，设置有独立的PAD和/或蚀刻字体，且锡镀层的厚度要求＞4μm时，电镀锡的电流密度≥1.4ASD。
CN201911401485.4A 2019-12-27 2019-12-27 一种高精细多层线路板的制作方法 Active CN110996566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911401485.4A CN110996566B (zh) 2019-12-27 2019-12-27 一种高精细多层线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911401485.4A CN110996566B (zh) 2019-12-27 2019-12-27 一种高精细多层线路板的制作方法

Publications (2)

Publication Number Publication Date
CN110996566A CN110996566A (zh) 2020-04-10
CN110996566B true CN110996566B (zh) 2023-09-12

Family

ID=70079215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911401485.4A Active CN110996566B (zh) 2019-12-27 2019-12-27 一种高精细多层线路板的制作方法

Country Status (1)

Country Link
CN (1) CN110996566B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802633B (zh) * 2022-11-28 2023-12-26 福莱盈电子股份有限公司 线路板的电镀均匀性方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977482B (zh) * 2010-11-09 2012-03-28 深圳崇达多层线路板有限公司 一种高纵横比的pcb产品外层线路蚀刻方法
CN105282986B (zh) * 2015-10-14 2018-06-26 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺
CN106341939A (zh) * 2016-08-31 2017-01-18 景旺电子科技(龙川)有限公司 一种多层线路板结构及其制作方法
CN107241867B (zh) * 2017-06-21 2019-11-22 深圳崇达多层线路板有限公司 一种降低碱性蚀刻时出现电镀夹膜的工艺方法
CN107708316A (zh) * 2017-08-30 2018-02-16 深圳崇达多层线路板有限公司 一种超精细线路的制作方法
CN109219251B (zh) * 2018-08-30 2020-11-13 广州广合科技股份有限公司 一种挠性电路板精细线路的制作方法
CN109195344B (zh) * 2018-09-25 2021-11-16 深圳崇达多层线路板有限公司 一种增强精细线路印制板干膜附着力的方法
CN109587968A (zh) * 2018-12-11 2019-04-05 深圳崇达多层线路板有限公司 一种防止出现塞孔或镀孔不良的pcb制作方法
CN110267443A (zh) * 2019-06-17 2019-09-20 江门崇达电路技术有限公司 一种具有阶梯线路的正片线路板的制作方法

Also Published As

Publication number Publication date
CN110996566A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN109195344B (zh) 一种增强精细线路印制板干膜附着力的方法
CN111050484B (zh) 一种超精密线路的制作方法
CN108770238B (zh) 一种改善钻孔扯铜的内层图形设计方法
CN104284520B (zh) 一种pcb表面处理方法
CN110430677B (zh) 一种改善背钻孔披锋及压接孔偏小的pcb制备方法
CN112739069B (zh) 一种改善电镀铜层剥离不净的方法
CN114222434B (zh) 一种阶梯线路的制作方法及线路板
CN111107715A (zh) 一种hdi板背钻孔的制作方法
CN111867266A (zh) 一种防止pcb孤立线路短路的线路设计方法
CN110839319A (zh) 一种制作高精度阻抗线路的方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN111405761A (zh) 一种树脂塞孔板的制作方法
CN109548321B (zh) 一种正凹蚀pcb的制作方法
CN110996566B (zh) 一种高精细多层线路板的制作方法
CN108551731B (zh) 一种线路板上孔口无基材裸露的非金属化孔的制作方法
CN108401381B (zh) 一种断接金手指类印制电路板的制作方法
CN108366497B (zh) 一种喷锡表面处理的精密线路板的制作方法
CN113873762A (zh) 一种具有沉镍金及抗氧化两种表面处理的pcb及其制作方法
CN110839315B (zh) 一种沉金工艺测试板的设计方法
CN113660794A (zh) 一种高可靠性印制电路板的制作方法
CN111246676A (zh) 一种防止形成二次钻孔披锋的除电金引线方法
CN111163591A (zh) 一种在线路板上制作控深金属化微孔的方法
CN111050494A (zh) 一种线路板上背钻孔的制作方法
CN116546736A (zh) 一种含有两种表面处理的pcb板制作方法及pcb板
CN105682380A (zh) 一种局部电镀厚金pcb的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant