CN110993339B - 层叠陶瓷电子部件的制造装置及制造方法 - Google Patents

层叠陶瓷电子部件的制造装置及制造方法 Download PDF

Info

Publication number
CN110993339B
CN110993339B CN201910931875.6A CN201910931875A CN110993339B CN 110993339 B CN110993339 B CN 110993339B CN 201910931875 A CN201910931875 A CN 201910931875A CN 110993339 B CN110993339 B CN 110993339B
Authority
CN
China
Prior art keywords
ceramic green
green sheet
laminated
electronic component
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910931875.6A
Other languages
English (en)
Other versions
CN110993339A (zh
Inventor
奥野和也
都筑勋
佐野正治
狩野英司
片寄好浩
犬山政幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110993339A publication Critical patent/CN110993339A/zh
Application granted granted Critical
Publication of CN110993339B publication Critical patent/CN110993339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种不发生堆叠偏移的层叠陶瓷电子部件的制造装置以及层叠陶瓷电子部件的制造方法。一种具备将多个陶瓷生片叠置而构成的层叠体(12)的层叠陶瓷电子部件(10)的制造装置,具备:第一工作台(50),其用于保持在载体膜(52)上形成的陶瓷生片(54);切刀(74),其用于在第一工作台(50)上切断陶瓷生片(54);吸引单元(70),其用于吸引被切断的陶瓷生片(56a),并将其剥离;以及层叠单元,其将通过吸引单元(70)剥离出的陶瓷生片(56a)从第一工作台(50)移动到第二工作台(90),并在第二工作台(90)上将陶瓷生片(56a)叠置,在层叠单元中还具备对陶瓷生片(56a)涂布水的涂布单元(80)。

Description

层叠陶瓷电子部件的制造装置及制造方法
技术领域
本发明涉及一种层叠陶瓷电子部件的制造装置以及制造方法,特别地,涉及一种用于制造使用了陶瓷生片的、例如层叠陶瓷电容器等层叠陶瓷电子部件的制造装置以及制造方法。
背景技术
一般地,当制造层叠陶瓷电容器那样的层叠陶瓷电子部件时,如专利文献1记载的那样,在载体膜上通过切刀将陶瓷生片切断为给定大小。然后,切断后的陶瓷生片被吸附于吸附面上的同时,从载体膜被剥离。之后,保持吸附于吸附面上的状态不变,利用吸附头将其输送到叠置台,并在叠置台上依次进行叠置。
在先技术文献
专利文献
专利文献1:日本特开平9-115765号公报
发明内容
-发明要解决的课题-
然而,当在叠置台上依次叠置陶瓷生片时,因层叠中的偏移、夹具的操作所导致的偏移,导致层叠后的陶瓷生片有时会在横向上发生偏移,发生因堆叠偏移导致的不良。
作为层叠中的偏移的具体例,可以列举:因吸引板与叠置工作台的平行度差(表面压力分布存在偏差)导致的偏移;在层叠中进行压制时因设备的摇动、变形导致的偏移;因夹具下层的橡胶、PET或者外层薄片在层叠时移动而导致的偏移;因陶瓷生片彼此间的层间粘结力低而导致的层叠时的偏移等。
此外,作为因夹具的操作导致的偏移的具体例,可以列举:当将放入了层叠后的薄片的夹具在设备内或设备外进行输送时,施加冲击,使得夹具内的层叠后的薄片发生偏移的情况等。
为了抑制这样的堆叠偏移,在设备运转时,存在压接时间的长时间化、压接推力的高推力化的制约。由于这些制约,因而无法在剥离工序或层叠工序中使生产能力提高。
因此,本发明的目的在于,提供一种不发生堆叠偏移的层叠陶瓷电子部件的制造装置以及层叠陶瓷电子部件的制造方法。
-解决课题的手段-
本发明的层叠陶瓷电子部件的制造装置,是具备将多个陶瓷生片叠置而构成的层叠体的层叠陶瓷电子部件的制造装置,其特征在于,具备:第一工作台,其用于从载体膜一侧对在载体膜上形成的陶瓷生片进行保持;切刀,其用于在第一工作台上将陶瓷生片切断成给定形状;吸引单元,其用于吸引被切断成给定形状的陶瓷生片,并将其从载体膜剥离;以及层叠单元,其将通过吸引单元剥离出的被切断成给定形状的陶瓷生片从第一工作台移动到第二工作台,并在第二工作台上将被切断成给定形状的陶瓷生片叠置,在层叠单元中还具备对被切断成给定形状的陶瓷生片涂布水的涂布单元。
此外,本发明的层叠陶瓷电子部件的制造方法是具备将多个陶瓷生片叠置而构成的层叠体的层叠陶瓷电子部件的制造方法,其特征在于,具备如下工序:在第一工作台上将在载体膜上形成的陶瓷生片切断成给定形状的工序;为了将被切断成给定形状的陶瓷生片从载体膜剥离,利用吸引单元进行吸引的工序;将通过吸引单元剥离出的被切断成给定形状的陶瓷生片从第一工作台移动到第二工作台,并在第二工作台上将被切断成给定形状的陶瓷生片叠置的工序;以及对通过吸引单元剥离出的被切断成给定形状的陶瓷生片涂布水的工序。
通过在陶瓷生片上涂布水来进行层叠,涂布的水在层叠时在陶瓷生片的层间溃散。由此,能够在陶瓷生片的层间发生被称作分离压的现象,并使陶瓷生片间的粘结力提高。此外,通过使陶瓷生片间的粘结力提高,在制造方法、设备的方面,能够获得如下效果。由于能够将以往通过延长压接时间来担保的陶瓷生片之间的粘结力替换成本发明中基于水的分离压的粘结力,因此能够缩短层叠时基于吸引板的压接时间(生产节拍缩短)。此外,以往通过使压接时的推力增大来担保陶瓷生片之间的粘结力,但本发明中能够替换为基于水的分离压的粘结力,因此,能够使层叠时的吸引板的推力减小。由此,降低了因压制而对层叠薄片造成的负荷,因此,能够抑制因设备的摇动、变形造成的堆叠偏移。
-发明效果-
根据本发明,能够提供一种不发生堆叠偏移的层叠陶瓷电子部件的制造装置以及层叠陶瓷电子部件的制造方法。
本发明的上述目的、其他目的、特征以及优点,根据参照附图进行的用于实施以下发明的实施方式的说明,而变得更加明确。
附图说明
图1是表示本发明的层叠陶瓷电容器的一例的外观立体图。
图2是表示本发明的层叠陶瓷电容器的图1的在II-II线处的剖面图。
图3是表示本发明的层叠陶瓷电容器的图1的在III-III线处的剖面图。
图4中的(a)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为两个而得的构造的图。图4中的(b)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为三个而得的构造的图。图4中的(c)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为四个而得的构造的图。
图5是本发明的层叠陶瓷电子部件的制造工序的流程图。
图6是在本发明的层叠陶瓷电子部件的制造工序中,切断陶瓷生片,并将给定大小的陶瓷生片进行层叠时的流程图。
图7是表示本发明的层叠陶瓷电子部件的制造装置的图。
图8是表示在本发明的层叠陶瓷电子部件的制造中的切断陶瓷生片的工序的图。
图9是表示在本发明的层叠陶瓷电子部件的制造中的剥离被切断的陶瓷生片的工序的图。
图10是表示在本发明的层叠陶瓷电子部件的制造中的移动被切断的陶瓷生片的工序的图。
图11是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片涂布水的工序的图。
图12是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片进行层叠的工序的图。
图13是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片进行层叠、并将吸引单元从陶瓷生片分隔的工序的图。
图14是表示本发明的层叠陶瓷电子部件的涂布水的位置的一例的图。
图15是表示本发明的层叠陶瓷电子部件的涂布水的位置的一例的图。
图16是表示将本发明的层叠陶瓷电子部件的陶瓷生片划分为4块时的涂布水的位置的一例的图。
图17是表示将本发明的层叠陶瓷电子部件的陶瓷生片划分为4块时的涂布水的位置的一例的图。
图18中的(a)是表示实验例1的设计间隙量的图。图18中的(b)是表示实验例1的实际间隙量的图。
图19是表示实验例1的层叠状态的结果的图。
图20中的(a)是表示实验例2的间隙量不良时的图。图20中的(b)是表示实验例2的间隙量为良品标准以上时的图。图20中的(c)是表示实验例2的间隙量为良品标准以上时的图。
图21是表示实验例2中当改变了水涂布点数时的层叠状态、间隙量以及判定结果的图。
图22是实验例3的(A)中的粘结力测定方法的说明图。
图23是表示实验例3的(B)中的偏斜量的图。
图24是表示实验例3的(C)中的鼓起的照片。
附图标记的说明:
10 层叠陶瓷电子部件(层叠陶瓷电容器);
12 层叠体;
12a 第一主面;
12b 第二主面;
12c 第一侧面;
12d 第二侧面;
12e 第一端面;
12f 第二端面;
14 电介质层;
14a 外层部;
14b 内层部;
16 内部电极层;
16a 第一内部电极层;
16b 第二内部电极层;
16c 浮置内部电极层;
18 对置电极部;
1Sa 第一对置电极部;
18b 第二对置电极部;
20 引出电极部;
20a 第一引出电极部;
20b 第二引出电极部;
22a W间隙;
22b L间隙;
24 外部电极;
24a 第一外部电极;
24b 第二外部电极;
26 基底电极层;
26a 第一基底电极层;
26b 第二基底电极层;
28 镀层;
28a 第一镀层;
28b 第二镀层;
40 层叠陶瓷电子部件的制造装置;
50 第一工作台(吸引工作台);
52 载体膜;
54 陶瓷生片;
54a 外层用陶瓷生片;
54a 内层用陶瓷生片;
56a、56b 切断的陶瓷生片;
58 端部;
58a 上端部;
58b 下端部;
58c 左端部;
58d 右端部;
60 产品区;
60a 产品区的端部;
62 切割线;
70 吸引单元(吸引板);
72 吸附面;
74 切刀;
80 涂布单元(分配器);
82 水;
84a 第一给定间隔(水彼此间的间隔);
84b 第二给定间隔(从产品区到水的间隔);
90 第二工作台(叠置工作台);
92 层叠夹具;
94 层叠薄片;
96 层叠块;
98 浮起(鼓起);
100 试验片;
102 拉伸试验机;
D1 设计间隙(Gap)量;
D2 实际间隙量;
D3 良品标准间隙量;
E 偏斜量;
x 层叠方向;
y 宽度方向;
z 长度方向;
L 层叠体的长度方向的长度;
W 层叠体的宽度方向的长度;
T 层叠体的层叠方向的长度;
LM 层叠陶瓷电子部件的长度方向的长度;
WM 层叠陶瓷电子部件的宽度方向的长度;
TM 层叠陶瓷电子部件的层叠方向的长度。
具体实施方式
1.层叠陶瓷电子部件
作为能够应用本发明的层叠陶瓷电子部件的一例,在本实施方式中说明层叠陶瓷电容器,但是,当然,压敏电阻等层叠陶瓷电子部件也是可以的。
作为能够应用本发明的层叠陶瓷电子部件的一例,来说明层叠陶瓷电容器10。图1是表示本发明的层叠陶瓷电容器的一例的外观立体图。图2是表示本发明的层叠陶瓷电容器的图1的在II-II线处的剖面图。图3是表示本发明的层叠陶瓷电容器的图1的在III-III线处的剖面图。图4中的(a)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为两个而得的构造的图。图4中的(b)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为三个而得的构造的图。图4中的(c)是表示本发明的层叠陶瓷电容器中的层叠体的内部电极层的对置电极部被分割为四个而得的构造的图。
如图1至图4所示那样,层叠陶瓷电容器10包括具有长方体形状的层叠体12。
(层叠体12)
层叠体12包括被层叠的多个电介质层14和多个内部电极层16,并包括:在层叠方向x上相对的第一主面12a和第二主面12b;在与层叠方向x垂直的宽度方向y上相对的第一侧面12c和第二侧面12d;以及在与层叠方向x和宽度方向y垂直的长度方向z上相对的第一端面12e和第二端面12f。此外,优选地,层叠体12在角部和棱线部是带有圆角的。此外,角部是层叠体12的相邻的三个面相交的部分,棱线部是层叠体12的相邻的两个面相交的部分。此外,在第一主面12a和第二主面12b、第一侧面12c和第二侧面12d、以及第一端面12e和第二端面12f的一部分或者全部可以形成有凹凸等。
关于层叠体12的尺寸,优选地,连接第一端面12e与第二端面12f的长度方向z的尺寸L是0.6mm以上3.2mm以下;连接第一侧面12c与第二侧面12d的宽度方向y的尺寸W是0.3mm以上2.5mm以下;连接第一主面12a与第二主面12b的层叠方向x的尺寸T是0.5mm以上2.5mm以下。
(电介质层14)
电介质层14包括由多个电介质层14构成的外层部14a、以及由多个电介质层14与多个内部电极层16构成的内层部14b。外层部14a是位于层叠体12的第一主面12a侧和第二主面12b侧,并位于第一主面12a及第二主面12b与最靠近第一主面12a或第二主面12b的内部电极层16之间的电介质层14。此外,被夹在两个外层部14a之间的区域是内层部14b。
作为层叠体12的电介质层14的陶瓷材料,例如能够使用由BaTiO3、CaTiO3、SrTiO3、CaZrO3等主要成分构成的电介质陶瓷。此外,还可以使用在这些主要成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等次要成分而得的材料。
优选地,电介质层14的厚度是0.7μm以上4.0μm以下。优选地,关于电介质层的层数,包括外层部14a在内是300层以上1200层以下。优选地,外层部14a的厚度是50μm以上200μm以下。
(内部电极层16)
内部电极层16具有与多个电介质层14交替地进行层叠并露出到第一端面12e的多个第一内部电极层16a;以及与多个电介质层14交替地进行层叠并露出到第二端面12f的多个第二内部电极层16b。
第一内部电极层16a具备与第二内部电极层16b互相对置的第一对置电极部18a、以及从第一对置电极部18a引出到层叠体12的第一端面12e的第一引出电极部20a。关于第一内部电极层16a的第一引出电极部20a,其端部被引出到层叠体12的第一端面12e的表面,形成露出部。
第二内部电极层16b具备与第一内部电极层16a互相对置的第二对置电极部18b、以及从第二对置电极部18b引出到层叠体12的第二端面12f的第二引出电极部20b。关于第二内部电极层16b的第二引出电极部20b,其端部被引出到层叠体12的第二端面12f的表面,形成露出部。
对置电极部18由第一内部电极层16a的第一对置电极部18a、以及第二内部电极层16b的第二对置电极部18b构成。第一对置电极部18a和第二对置电极部18b的形状不受特别的限制,但优选是矩形形状。不过,第一对置电极部18a和第二对置电极部18b的角部可以被做圆,例如,可以倾斜地形成为锥状。
引出电极部20由第一内部电极层16a的第一引出电极部20a、以及第二内部电极层16b的第二引出电极部20b构成。第一引出电极部20a和第二引出电极部20b的形状不受特别的限制,但优选是矩形形状。不过,第一引出电极部20a和第二引出电极部20b的角部可以被做圆,例如,可以倾斜地形成为锥状。
关于第一内部电极层16a的第一对置电极部18a以及第二内部电极层16b的第二对置电极部18b的宽度、和第一内部电极层16a的第一引出电极部20a以及第二内部电极层16b的第二引出电极部20b的宽度,可以按照相同宽度来形成,也可以将某一方的宽度形成得较窄。
此外,层叠体12包括:第一内部电极层16a和第二内部电极层16b;第一内部电极层16a和第二内部电极层16b所对置的第一对置电极部18a和第二对置电极部18b;位于第一对置电极部18a和第二对置电极部18b与第一侧面12c和第二侧面12d之间的层叠体12的侧部22a(W间隙);以及位于第一对置电极部18a和第二对置电极部18b与第一端面12e和第二端面12f之间、并包含第一内部电极层16a和第二内部电极层16b的任一者的第一引出电极部20a和第二引出电极部20b的层叠体12的端部22b(L间隙)。
此外,如图4所示那样可以设为如下构造:在内部电极层16中设置有未引出到第一端面12e和第二端面12f的任一端面的浮置内部电极层16c,通过浮置内部电极层16c将对置电极部18分割为多个。例如是两串构造(参照图4中的(a))、三串构造(参照图4中的(b))、四串构造(参照图4中的(c))。当然也可以是四串以上的构造。这样,成为如下的结构:通过设为将对置电极部18分割为多个的结构,在对置的内部电极层16之间形成多个电容器成分,且这些电容器成分串联连接。因此,对各个电容器成分施加的电压变低,能够实现层叠陶瓷电容器10的高耐压化。
第一内部电极层16a和第二内部电极层16b能够通过例如Ni、Cu、Ag、Pd、Au等金属、Ag-Pd合金等包含这些金属的至少一种的合金等适宜的导电材料而构成。
在本实施方式中,第一对置电极部18a和第二对置电极部18b彼此间隔着电介质层14而对置,由此形成了静电电容,并表现出电容器的特性。
优选地,第一内部电极层16a和第二内部电极层16b各自的厚度例如是0.2μm以上2.0μm以下。优选地,内部电极层16的层数是15层以上200层以下。
(外部电极24)
外部电极24具有与第一内部电极层16a连接并配置在第一端面12e上的第一外部电极24a;以及与第二内部电极层16b连接并配置在第二端面12f上的第二外部电极24b。此外,优选地,第一外部电极24a和第二外部电极24b被配置成延伸到第一主面12a上的一部分和第二主面12b上的一部分、第一侧面12c上的一部分和第二侧面12d上的一部分。优选地,第一外部电极24a和第二外部电极24b被形成为至少延伸到位于安装面一侧的第二主面12b上的一部分。
优选地,第一外部电极24a和第二外部电极24b具有基底电极层26和镀层28。
基底电极层26具有第一基底电极层26a和第二基底电极层26b。基底电极层26包括选自烧接层、导电性树脂层、以及薄膜层等中的至少一者。
烧接层包含玻璃成分和金属。烧接层的玻璃成分包含选自B、Si、Ba、Mg、Al、Li等中的至少一种。烧接层的金属包含例如选自Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中的至少一种。烧接层也可以是多层。
烧接层是将包含玻璃和金属的导电性膏在层叠体12上进行涂布并烧接而得的,可以与内部电极层16同时烧成,也可以在对内部电极层16进行烧成之后进行烧接。
优选地,位于第一端面12e和第二端面12f的第一基底电极层26a和第二基底电极层26b的在层叠方向x的中央部的第一和第二烧接层的厚度例如是15μm以上160μm以下。此外,优选地,在第一主面12a和第二主面12b、第一侧面12c和第二侧面12d上设置基底电极层26的情况下,位于第一主面12a和第二主面12b、第一侧面12c和第二侧面12d上的第一基底电极层26a和第二基底电极层26b即长度方向z的中央部的第一烧接层和第二烧接层的厚度例如是5μm以上40μm以下。
导电性树脂层包含热固化性树脂和金属。导电性树脂层可以是多层。导电性树脂层可以配置成在烧接层上覆盖烧接层,或也可以直接配置在层叠体12上。
作为导电性树脂层的热固化性树脂,例如能够使用环氧树脂、酚醛树脂、聚氨酯树脂、硅酮树脂、聚酰亚胺树脂等公知的各种热固化性树脂。其中,耐热性、耐湿性、粘接性等优异的环氧树脂是最适合的树脂之一。
优选地,相对于导电性树脂整体的体积,导电性树脂层中包含的热固化性树脂被包含了25vol%以上65vol%以下。
此外,优选地,在导电性树脂层中,连同热固化性树脂一起还包含固化剂。在使用环氧树脂作为基体树脂的情况下,作为环氧树脂的固化剂,能够使用酚醛类、胺类、酸酐类、咪唑类等公知的各种化合物。
导电性树脂层中包含的金属主要承担导电性树脂层的通电性。具体地,导电性树脂层中包含的金属彼此进行接触,由此在导电性树脂层的内部形成通电路径。
导电性树脂层中包含的金属的形状不受特别的限制。关于导电性树脂层中包含的金属,能够使用球状、扁平状等的金属,但优选地将球状金属粉与扁平状金属粉混合来使用。此外,导电性树脂层中包含的金属的平均粒径不受特别的限制。导电性树脂层中包含的金属的平均粒径例如可以是0.3μm以上10μm以下。
作为导电性树脂层中包含的金属,能够使用Ag、Cu、或者它们的合金。此外,能够使用在金属粉的表面进行Ag涂覆而得的物质。当使用在金属粉的表面进行Ag涂覆而得的物质时,作为金属粉,优选使用Cu、Ni。此外,还能够使用对Cu实施了防止氧化的处理而得的物质。
作为导电性树脂层的金属使用Ag的导电性金属粉的理由是,在金属中Ag的比电阻最低因而适合用于电极材料,Ag是贵金属因而耐候性高而不会氧化。此外,作为使用Ag涂覆后的金属的理由是,能够保持上述的Ag的特性,并且能够使母材的金属为廉价的材料。
优选地,相对于导电性树脂整体的体积,导电性树脂层中包含的金属被包含了35vol%以上75vol%以下。
优选地,位于第一端面12e和第二端面12f的第一基底电极层26a和第二基底电极层26b的在层叠方向x的中央部的第一导电性树脂层和第二导电性树脂层的厚度例如是10μm以上120μm以下。此外,优选地,在第一主面12a和第二主面12b、第一侧面12c和第二侧面12d上设置基底电极层26的情况下,位于第一主面12a和第二主面12b、第一侧面12c和第二侧面12d上的第一基底电极层26a和第二基底电极层26b即长度方向z的中央部的第一导电性树脂层和第二导电性树脂层的厚度例如是5μm以上40μm以下。
导电性树脂层包含热固化性树脂,因而比例如由镀膜、导电性膏的烧成物构成的基底电极层26更富有柔软性。因此,即使在对层叠陶瓷电容器10施加了物理冲击、因热循环带来的冲击的情况下,导电性树脂层也能够作为缓冲层而发挥功能,并能够防止层叠陶瓷电容器10产生裂纹。
薄膜层是通过溅射法或蒸镀法等薄膜形成法而形成的、由金属粒子堆积而得的1μm以下的层。
(镀层28)
镀层28具有第一镀层28a和第二镀层28b。第一镀层28a被配置成覆盖第一基底电极层26a。第二镀层28b被配置成覆盖第二基底电极层26b。
作为镀层28,包含例如选自Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中的至少一种。
镀层28可以由多层而形成。优选地,是Ni镀层、Sn镀层的两层构造。Ni镀层能够防止基底电极层26被安装层叠陶瓷电容器10时的焊料侵蚀;Sn镀层能够使安装层叠陶瓷电容器10时的焊料的润湿性提高,并容易安装。
优选地,镀层28的每一层的厚度是2μm以上15μm以下。
此外,也可以不设置基底电极层26,仅由镀层28来形成外部电极24。
以下,说明未设置基底电极层26而设置镀层28的构造。
关于第一外部电极24a和第二外部电极24b的每一个,也可以不设置基底电极层26,而在层叠体12的表面直接形成镀层28。即,层叠陶瓷电容器10也可以是包含与第一内部电极层16a或第二内部电极层16b电连接的镀层28的构造。这种情况下,作为预处理,可以在层叠体12的表面配设催化剂之后,形成镀层28。
优选地,镀层28包含在层叠体12的表面形成的下层镀层、以及在下层镀层的表面形成的上层镀层。
优选地,下层镀层和上层镀层各自包含例如选自Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi或Zn中的至少一种金属、或者包含该金属的合金。
优选使用具有焊料阻隔性能的Ni来形成下层镀层;优选使用焊料润湿性良好的Sn、Au来形成上层镀层。
此外,例如,在使用Ni形成第一内部电极层16a和第二内部电极层16b的情况下,优选使用与Ni接合性好的Cu来形成下层镀层。此外,根据需要来形成上层镀层即可,第一外部电极24a和第二外部电极24b可以分别仅由下层镀层构成。
关于镀层28,可以将上层镀层设为最外层,也可以在上层镀层的表面进一步形成其他镀层。
优选地,在不设置基底电极层26而设置镀层28的构造中的镀层28的每一层的厚度是1μm以上15μm以下。
优选地,镀层28不包含玻璃。优选地,镀层28的每单位体积的金属比例是99体积%以上。
将包含层叠体12和外部电极24的层叠陶瓷电容器10的长度方向z的尺寸设为LM尺寸。LM尺寸优选是0.6mm以上3.2mm以下。将包含层叠体12和外部电极24的层叠陶瓷电容器10的宽度方向y的尺寸设为WM尺寸。WM尺寸优选是0.3mm以上2.5mm以下。将包含层叠体12和外部电极24的层叠陶瓷电容器10的层叠方向x的尺寸设为TM尺寸。TM尺寸优选是0.5mm以上2.5mm以下。
2.层叠陶瓷电子部件的制造方法
接着,说明本发明的层叠陶瓷电子部件的制造方法、以及在本发明的层叠陶瓷电子部件的制造方法中使用的制造装置。在本实施方式中,作为层叠陶瓷电子部件的一例,说明层叠陶瓷电容器10。图5是本发明的层叠陶瓷电子部件的制造方法的流程图。
首先,准备陶瓷生片(电介质薄片)以及内部电极层用的导电性膏(工序S01)。此外,陶瓷生片、内部电极层用的导电性膏中包含粘合剂和溶剂,能够使用公知的粘合剂、溶剂。
接着,在陶瓷生片上通过例如丝网印刷、凹版印刷等,按照给定的图案印刷内部电极层用的导电性膏,形成内部电极图案(工序S02)。
将未印刷有内部电极图案的外层用陶瓷生片54a以给定层数进行层叠,并在其上依次层叠被印刷了内部电极图案的内层用陶瓷生片54b,进一步地,在其上以给定层数层叠外层用陶瓷生片54a,制作层叠薄片94(工序S03)。
通过压接单元将层叠薄片94在层叠方向z上进行压接,制作层叠块96(工序S04)。作为压接单元,能够使用刚性压力机、流体静压力机等。在本实施方式中,通过流体静压力机进行压接。
将层叠块96切割成给定大小,并切出层叠基片(chip)(工序S05)。此时,可以通过滚磨等,使层叠基片的角部和棱线部具有圆角。
对层叠基片进行烧成,制作层叠体12(工序S06)。烧成温度根据电介质层14、内部电极层16的材料来确定,但优选是900度以上1300度以下。
在层叠体12的两个端面12e、12f涂布成为基底电极层26的导电性膏,形成基底电极层26(工序S07)。在本实施方式中,形成了烧接层来作为基底电极层26。在形成烧接层的情况下,通过例如浸渍等方法来涂布包含玻璃成分和金属的导电性膏,之后,进行烧接处理,形成基底电极层26。此时的烧接处理的温度优选是700度以上900度以下。
此外,在由导电性树脂层形成基底电极层26的情况下,能够通过以下方法来形成导电性树脂层。此外,导电性树脂层可以形成在烧接层的表面,也可以不形成烧接层而将导电性树脂层以单体直接形成在层叠体12上。
作为形成导电性树脂层的方法,将包含热固化性树脂和金属成分的导电性树脂膏涂布到烧接层上或层叠体12上,在250度以上550度以下的温度下进行热处理,使树脂热固化,形成导电性树脂层。此时的热处理时气氛优选是N2气氛。此外,为了防止导电性树脂的飞散并且防止各种金属成分的氧化,优选将氧浓度抑制在100ppm以下。
此外,在由薄膜层形成基底电极层26的情况下,能够通过溅射法或蒸镀法等薄膜形成法来形成基底电极层26。设由薄膜层形成的基底电极层为堆积金属粒子而得的1μm以下的层。
此外,也可以不设置基底电极层26而在层叠体12的内部电极层16的露出部设置镀层28。这种情况下,能够通过以下方法来形成。
对层叠体12的第一端面12e和第二端面12f实施镀覆处理,在内部电极层16的露出部上形成基底镀膜(工序S09)。在进行镀覆处理时,可以采用电解镀、非电解镀中的任何一种,但优选采用电解镀。作为镀覆方法,优选使用滚镀。此外,可以根据需要来同样地形成在下层镀层的表面形成的上层镀层。
之后,在基底电极层26的表面、导电性树脂层的表面或者下层镀层的表面、上层镀层的表面,形成镀层28(工序S08)。在本实施方式中,在烧接层上形成了Ni镀层和Sn镀层。Ni镀层和Sn镀层例如通过滚镀法来依次形成。
如上述那样,制造本实施方式的层叠陶瓷电容器10。
关于上述层叠陶瓷电子部件的制造方法中的工序S03,基于图6至图13来更详细地说明。图6是切断陶瓷生片,并将给定大小的陶瓷生片进行层叠时的流程图。图7是表示本发明的层叠陶瓷电子部件的制造装置的图。图8是表示在本发明的层叠陶瓷电子部件的制造中的切断陶瓷生片的工序的图。图9是表示在本发明的层叠陶瓷电子部件的制造中的剥离被切断的陶瓷生片的工序的图。图10是表示在本发明的层叠陶瓷电子部件的制造中的移动被切断的陶瓷生片的工序的图。图11是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片涂布水的工序的图。图12是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片进行层叠的工序的图。图13是表示在本发明的层叠陶瓷电子部件的制造中的对陶瓷生片进行层叠、并将吸引单元从陶瓷生片分隔的工序的图。
如图7所示那样,在第一工作台即吸引工作台50,在载体膜52上分别形成有外层用陶瓷生片54a和内层用陶瓷生片54b。将载体膜52上形成的陶瓷生片54在由载体膜52保持的状态下,沿着吸引工作台50输送到吸引单元即吸引板70的下方的位置。
在吸引工作台50,空出了多个吸引孔,载体膜52通过吸引工作台50的真空吸引而被当场保持。
吸引板70能够上下左右动作。在吸引板70的下表面具备吸附面72,在该吸附面72空出了与吸引工作台同样的吸引孔,并基于真空吸引来吸附陶瓷生片54。此外,在吸引板70设置有切刀74。切刀74在要切断陶瓷生片54时,向陶瓷生片54侧移动并从吸引板70的吸附面72突出。然后,切刀74在切断陶瓷生片54之后,向与陶瓷生片54相反的一侧移动并返回到不从吸引板70的吸附面72突出的位置。
之后,如图8所示那样,当吸引板70下降直至与载体膜52上的陶瓷生片54接触时,通过切刀74将陶瓷生片54切断成给定大小(工序S21)。被切断的陶瓷生片56通过吸引板70的吸附面72的真空吸引被吸附到吸附面72(工序S22)。
如图9所示那样,在被切断的陶瓷生片56a被吸附于吸引板70的吸附面72的状态下,通过使吸引板70上升,从而将被切断的陶瓷生片56a从载体膜52剥离。
如图10所示那样,将剥离后的陶瓷生片56a在保持于吸引板70的吸附面72的状态下,通过层叠单元(未图示)向右方向移动,向第二工作台即叠置工作台90的上部输送(工序S23)。
当将被切断的陶瓷生片56a向叠置工作台90上部输送时,如图11所示那样,通过涂布单元80在切断成给定形状的陶瓷生片56a上涂布水82(工序S24)。
接下来,如图12所示那样,通过层叠单元(未图示),吸引板70向下方动作,在其终端,被输送来的陶瓷生片56a在叠置工作台90上的层叠夹具92上依次进行叠置(工序S25)。此外,吸引板70通过层叠单元(未图示)能够上下左右自由地改变移动方向。
这样,如图13所示那样,结束了向叠置工作台90供给陶瓷生片56a的吸引板70向上升端移动,并经向左方向移动,来重复上述的动作。
如上述,制作层叠薄片94。
此外,层叠单元(未图示)是用于使通过吸引板70剥离出的被切断成给定形状的陶瓷生片56a从吸引工作台50移动到叠置工作台90,并在叠置工作台90上将被切断成给定形状的陶瓷生片56a进行叠置的单元。
此外,具有涂布单元80,其在工序S24中,在将被切断的陶瓷生片56a向叠置工作台90的上部输送时,在切断成给定形状的陶瓷生片56a上涂布水。在本实施方式中,当通过层叠单元(未图示)将被切断成给定形状的陶瓷生片56a从吸引工作台50向叠置工作台90移动时,在所述被切断成给定形状的陶瓷生片56a的端部58涂布了水82。具体地,在将从载体膜52剥离出的被切断的陶瓷生片56a从吸引工作台50上向叠置工作台90上移动时,通过在吸引工作台50与叠置工作台90之间配置的涂布单元即分配器(dispenser)80对陶瓷生片56a的端部58涂布了水82。在本实施方式中,水82被从下向上吐出,并涂布在被切断的陶瓷生片56a的下表面。但是,水82的吐出方向不受限制,分配器80可以设置在与设置吸引工作台50和叠置工作台90的一侧相同的一侧,也可以设置在吸引板70侧,使水82从上向下吐出,并涂布在被切断的陶瓷生片56a的上表面。此外,在将分配器80设置在吸引板70侧,并使水82从上向下吐出,并涂布在被切断的陶瓷生片56a的上表面的情况下,也可以不使吸引板70上下左右地移动,而移动分配器80来涂布水82。进而,分配器80也可以设置在设置吸引工作台50和叠置工作台90的一侧、以及吸引板70侧这两侧。
水82优选是纯水。
此外,水82的涂布量优选是0.02mg以上。由此,能够充分确保被切断的陶瓷生片56a之间的粘结力。其结果,能够获得如下效果。由于能够将以往通过延长压接时间来担保的陶瓷生片之间的粘结力替换成本发明中基于水的分离压的粘结力,因此能够缩短层叠时基于吸引板70的压接时间(生产节拍缩短)。此外,以往通过使压接时的推力增大来担保陶瓷生片之间的粘结力,但本发明中能够替换为基于水的分离压的粘结力,因此,能够使层叠时的吸引板的推力减小。由此,由于降低因压制而对层叠薄片94造成的负荷,因此,能够抑制因设备的摇动、变形造成的堆叠偏移。
此外,水82的涂布量优选是0.1mg以下。由此,能够抑制通过上述工序S04制作的层叠薄片94压制后的层叠块96的偏斜。
优选地,水82的涂布单元是分配器80。分配器80必须是能够高精度地吐出微量的水82的装置。为了调整吐出量,可以根据需要来变更吐出部的喷嘴的直径、喷嘴长度。
优选地,如图14那样,在涂布单元80中,在被切断成给定形状的陶瓷生片56a的单面侧,对被切断成给定形状的陶瓷生片56a的至少两个端部58(例如,上端部58a、下端部58b)隔开第一给定间隔84a地涂布水82。由此,能够使本发明的效果更显著。第一给定间隔84a是对被切断成给定形状的陶瓷生片56a的至少两个端部58涂布的水82彼此间的间隔。假设,在未将水82隔开第一给定间隔84a而以直线喷涂的情况下,与以点喷涂时相比水的量增多,有时在陶瓷生片56a层叠时水82会从陶瓷生片56a挤出并附着于吸引板70。当吸引板70上附着水82时,陶瓷生片56a粘在吸引板70上,在层叠时陶瓷生片难以部分地从吸引板70脱离,层叠后的陶瓷生片是部分地翻卷的状态、水的量增多,由此,压制偏斜的量增多,导致在之后的切割工序中的切割不良增多。
此外,如图15那样,不仅是两个端部58(例如,上端部58a、下端部58b),还可以将水82涂布在被切断成给定形状的陶瓷生片56a的周围的端部58(例如,左端部58c、右端部58d)。
进而,关于层叠薄片94,可以将一个层叠薄片94划分为多个。当将层叠薄片94划分为多个时,优选地,对位于划分后的多个层叠薄片94′的端部58的各个陶瓷生片的至少两个端部58,隔开第一给定间隔84a地涂布水。例如,在将层叠薄片94分为4部分的情况下,如图16那样,可以对在切割线62处划分后的多个层叠薄片94′的两个端部58涂布水。此外,当然也可以将层叠薄片94分为4部分以上。
此外,不仅是位于划分后的多个层叠薄片94′的端部58的各个陶瓷生片的至少两个端部58,也可以如图17那样,对位于在切割线62处划分后的多个层叠薄片94′的周围的端部58的各个陶瓷生片,隔开第一给定间隔84a地涂布水。
优选地,将纯水间的第一给定间隔84a设定成:对于从载体膜52剥离的陶瓷生片56a的两个端部58(例如,上端部58a、下端部58b)的长度,分别分割4份至分割16份。由此,能够得到确保陶瓷生片56a之间的粘结力、且难以发生层叠偏移的层叠块96。特别地,通过设定成分割8份至分割16份,能够可靠地抑制层叠偏移。
此外,优选地,在层叠薄片94,被涂布水82的被切断成给定形状的陶瓷生片56a的至少两个端部58(例如,上端部58a、下端部58b)是对最终产品即层叠陶瓷电子部件没有贡献的部分(被切割而消失的部分)。换言之,关于涂布水82的部位,优选地,从陶瓷生片的成为最终产品区60的端部60a起以第二给定间隔84b进行涂布。
第二给定间隔84b是从陶瓷生片的成为最终产品区60的端部60a起直到水82为止的间隔。如图14那样,第二给定的间隔84b优选被设定成:在从成为最终产品区60的陶瓷生片的两个端部60a起开始延伸的对最终产品没有贡献的部分(被切割而消失的部分)中,将对所述最终产品没有贡献的陶瓷生片部分的、从成为最终产品区60的陶瓷生片的两个端部60a起延伸的长度方向的尺寸进行2等分。由此,更容易得到确保陶瓷生片之间的粘结力、且不会发生层叠偏移的层叠块96。
4.实验例
(1)实验例1
按照上述的层叠陶瓷电子部件的制造方法,制作层叠陶瓷电容器10,并在制造过程中的被单片化的层叠基片中,确认了层叠状态。
实施例中使用的层叠陶瓷电容器10的规格如下。
(a)层叠陶瓷电容器的尺寸:LM×WM×TM=1.6mm×0.8mm×0.8mm
(b)电介质层:BaTiO3
电介质层的厚度:烧成后17μm
(c)内部电极层:Ni
(d)静电电容:0.022μF
(e)额定电压:50/100V
(f)外部电极的构造
(i)基底电极层:包含导电性金属(Cu)和玻璃成分的电极层
(ii)镀层:形成Ni镀层和Sn镀层这两层
作为陶瓷生片56a层叠时的纯水涂布点数,在陶瓷生片56a的单侧的端部58涂布了8点,即,在陶瓷生片56a的两侧的端部58涂布了16点(8等分)。此外,纯水仅涂布在陶瓷生片56a的单面。此外,设纯水的涂布量是每一点0.09mg。
此外,为了对按照上述得到的陶瓷生片的层叠偏移进行确认,在将层叠后的块体在压制工序中进行压制之后,通过切割工序使块体单片化,并对单片化的产品的剖面(W-T面)进行确认,并确认了基片端面与电极端面的最小距离D(间隙量)。测定图18中的(a)所示的设计间隙量D1和图18中的(b)所示的实际间隙量D2,将从设计间隙量D1减去实际间隙量D2而得的值设为层叠偏移量。
图19表示按照上述涂布了水的情况下的层叠状态、以及未涂布水的情况下的层叠状态。此外,通过目测来确认实际间隙量D2,确认了在涂布了水的情况下,层叠偏移量得到改善。
从以上结果可知,通过对陶瓷生片56a涂布水82来进行层叠,能够提高陶瓷生片56a间的粘结力,并能够抑制层叠偏移。其结果,能够得到以下效果。由于能够将以往通过延长压接时间来担保的陶瓷生片之间的粘结力替换成基于水的分离压的粘结力,因此能够缩短层叠时基于吸引板70的压接时间(生产节拍缩短)。此外,以往通过使压接时的推力增大来担保陶瓷生片56a之间的粘结力,但能够替换为基于水的分离压的粘结力,因此,能够使层叠时的吸引板70的推力减小。由此,降低了因压制而对层叠薄片94造成的负荷,因此,能够抑制因设备的摇动、变形造成的堆叠偏移。
(2)实验例2
接下来,改变纯水的涂布间隔,进行了层叠偏移的确认。纯水的涂布间隔通过涂布点数来控制。
实施例中使用的层叠陶瓷电容器10的规格如下。
(a)层叠陶瓷电容器的尺寸:LM×WM×TM=1.6mm×0.8mm×0.8mm
(b)电介质层:BaTiO3
电介质层的厚度:烧成后20μm
(c)内部电极层:Ni
(d)静电电容:0.022μF
(e)额定电压:50V
(f)外部电极的构造
(i)基底电极层:包含导电性金属(Cu)和玻璃成分的电极层
(ii)镀层:形成Ni镀层和Sn镀层这两层
将纯水的涂布量设为每一点0.09mg。此外,在纯水间的间隔处也隔开第一给定间隔,来涂布纯水。此外,关于纯水的涂布,仅涂布在陶瓷生片的单面。
此外,为了对陶瓷生片的层叠偏移进行确认,在将层叠后的块体在压制工序中进行压制之后,通过切割工序使块体单片化,并对单片化的产品的剖面(W-T面)进行确认,并确认了基片端面与电极端面的最小距离D(间隙量)(参照图20)。在本实验中,将设计间隙量D1设为300μm,将良品标准间隙量D3设为100μm以上。将实际间隙量D2不足良品标准间隙量D3即100μm的情况设为“×”,将实际间隙量D2为良品标准间隙量D3即100μm以上的情况设为“△”,并将实际间隙量D2为250μm以上设为“○”。此外,在本次的实验例中,将能够使良品标准间隙量D3具有足够余量的250μm以上设为“○”。
图21是实验例2中的改变了纯水涂布点数时的层叠状态、间隙量以及判定结果。确认了通过将纯水的涂布间隔设定为对于从载体膜52切断的陶瓷生片56a的两个端部58的长度分别分割4份至分割16份,从而改善了层叠偏移量。
从以上结果可知,纯水的涂布间隔优选设定成:对于从载体膜52切断的陶瓷生片56a的两个端部58的长度,分别分割4份至分割16份。由此,能够得到确保陶瓷生片之间的粘结力、且难以发生层叠偏移的层叠块96。特别地,通过设定成分割8份至分割16份,能够可靠地抑制层叠偏移。
此外,关于纯水的涂布间隔,更优选的是:对于从载体膜52剥离的陶瓷生片的两个端部58的长度进行4等分至16等分。由此,能够可靠地抑制层叠偏移。
此外,在将涂布间隔设为32等分(涂布点数:单侧32点,在两侧是64点)的情况下,需要减慢吸引板70的动作速度。当减慢吸引板70的动作速度时,从涂布水82起直至进行层叠为止的时间变长,因此,在进行层叠之前所涂布的水82会变干。因此,当所涂布的水82变干时粘结力下降,会发生堆叠偏移。此外,在涂布间隔为2等分的情况下,无法充分获得粘结力,层叠偏移会多发。
(3)实验例3
接着,改变纯水的涂布量,来进行粘结力、层叠块的偏斜、层叠块的热处理时的鼓起(“鼓起”是指,层叠块、陶瓷生片的上浮、鼓起)的确认。
实施例中使用的层叠陶瓷电容器10的规格如下。
(a)层叠陶瓷电容器的尺寸:LM×WM×TM=1.6mm×0.8mm×0.8mm
(b)电介质层:BaTiO3
电介质层的厚度:烧成后17μm
(c)内部电极层:Ni
(d)静电电容:0.022μF
(e)额定电压:50/100V
(f)外部电极的构造
(i)基底电极层:包含导电性金属(Cu)和玻璃成分的电极层
(ii)镀层:形成Ni镀层和Sn镀层这两层
关于纯水的涂布间隔,在陶瓷生片的单侧的端部58涂布了8点,即,在陶瓷生片的两侧的端部58涂布了16点(8等分)。此外,纯水仅涂布在陶瓷生片的单面。
关于纯水的涂布量,按照表1进行控制。
(A)水平方向粘结力测定
图22是表示测定水平方向粘结力的方法的说明图。制作了两个与实施例中使用的陶瓷生片54相同条件的带有载体膜52的陶瓷生片的试验片100(参照图22中的(a))。关于制作的试验片100的载体膜52,设横向的长度为20mm,设纵向的长度为15mm。此外,关于制作的试验片100的陶瓷生片54,设横向的长度为15mm,设纵向的长度为15mm。之后,对一个试验片100通过实施例中使用的分配器80涂布纯水82(参照图22中的(b))。将涂布了纯水82的陶瓷生片与未涂布纯水82的陶瓷生片在与实施例相同的条件下进行贴合(参照图22中的(c))。关于贴合后的陶瓷生片,将一侧安装于拉伸试验机102,并在水平方向上拉伸陶瓷生片(参照图22中的(d))。关于拉伸试验机102,使用数字测力计(日本电产公司制)。拉伸试验机102的测定范围是±100.0N,测定精度是0.1N。记录此时的拉伸力的最大值。将这里得到的结果表示在表1中。此外,关于本次是否合格的基准,设0.08N以上的情况为合格,设为“○”。
(B)压制后的层叠块的偏斜测定
通过X射线装置对层叠后的层叠块96照射X射线。之后,通过对层叠后的层叠块96照射X射线,来了解陶瓷生片56a的内部电极层的位置。内部电极层16在印刷/层叠时如图23中的(a)那样是整齐地排列的,但是在压制后,如图23中的(b)那样,其位置发生变化。将压制后的电极位置从印刷时的电极位置发生了怎样的移动,定义为偏斜量E。此外,在本次的测定中,将偏斜量为30μm以上的情况设为“×”。
(C)浮起(鼓起)的确认
涂布纯水82进行层叠而得的层叠块96,经过压制工序,在热处理工序中以给定的温度和给定的时间,被热处理加工。若在热处理工序中,在涂布了纯水82的部位(在层叠块96的表面)发生浮起(鼓起),则会产生通电不良。因此,在热处理工序之后确认层叠块96的表面,并通过目测确认在涂布了纯水的部位是否存在图24那样的浮起(鼓起)98。此外,在本次的测定中,将发生了浮起(鼓起)98的情况设为“×”。
将上述(A)、(B)、(C)的测定以及确认的结果记载在表1中。
[表1]
每一点的涂布量[mg] 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.10 0.11 0.12 1.20
需要的粘结力 ×
压制后的块体偏斜 × × ×
块体热处理中的浮起 ×
判定 NG G G G G G G G G G NG NG NG
从以上结果可知,关于纯水82的涂布量。优选每一点0.02mg以上0.1mg以下。如果每一点的纯水82的涂布量是0.02mg以上0.1mg以下,则在粘结力、层叠块的偏斜以及鼓起不良的全部观点中,能够得到良好的结果。
此外,在每一点的纯水82的涂布量是0.01mg的情况下,需要的粘结力不足,但是关于块体的偏斜、热处理后的鼓起98,得到了良好的结果。此外,在每一点的纯水82的涂布量是1.2mg的情况下,在层叠块96的热处理工序中发生鼓起98,产品变得不良。因此,每一点的纯水82的涂布量必须是少于1.2mg的量。
(效果)
通过在陶瓷生片56a上涂布水82,能够充分确保陶瓷生片56a间的粘结力。其结果,由于能够将以往通过延长压接时间来担保的陶瓷生片56a之间的粘结力替换成本发明中基于水的分离压的粘结力,因此能够缩短层叠时基于吸引板70的压接时间(生产节拍缩短)。
此外,以往通过使压接时的推力增大来担保陶瓷生片56a之间的粘结力,但本发明中能够替换为基于水的分离压的粘结力,因此,能够使层叠时的吸引板70的推力减小。由此,降低了因压制而对层叠薄片94造成的负荷,因此,能够抑制因设备的摇动、变形造成的堆叠偏移。此外,水82的涂布量优选是0.1mg以下。由此,能够抑制层叠薄片94压制后的层叠体块96的偏斜。
此外,本发明并不受限于所述实施方式,在其要点的范围内能够进行各种变更。

Claims (12)

1.一种层叠陶瓷电子部件的制造装置,所述层叠陶瓷电子部件具备将多个陶瓷生片叠置而构成的层叠体,该层叠陶瓷电子部件的制造装置的特征在于,具备:
第一工作台,其用于对在载体膜上形成的陶瓷生片从所述载体膜一侧进行保持;
切刀,其用于在所述第一工作台上将所述陶瓷生片切断成给定形状;
吸引单元,其用于吸引被切断成给定形状的所述陶瓷生片,并将其从所述载体膜剥离;以及
层叠单元,其将通过所述吸引单元剥离出的被切断成给定形状的所述陶瓷生片从所述第一工作台移动到第二工作台,并在所述第二工作台上将被切断成给定形状的所述陶瓷生片叠置,
在所述层叠单元中,还具备对被切断成给定形状的所述陶瓷生片涂布水的涂布单元,
被涂布所述水的部位是被切断成给定形状的所述陶瓷生片的至少两个端部,且是对作为最终产品的层叠陶瓷电子部件没有贡献的部分。
2.根据权利要求1所述的层叠陶瓷电子部件的制造装置,其特征在于,
利用所述涂布单元,在被切断成给定形状的所述陶瓷生片的单面侧,对被切断成给定形状的所述陶瓷生片的至少两个端部隔开给定间隔地涂布水。
3.根据权利要求1或2所述的层叠陶瓷电子部件的制造装置,其特征在于,
将被切断成给定形状的所述陶瓷生片层叠多层,在得到一个层叠薄片之后,能够将所述一个层叠薄片划分为多个,在将所述一个层叠薄片划分为多个时,利用所述涂布单元,在位于划分后的多个层叠薄片的端部的各个陶瓷生片的至少两个端部,隔开给定间隔地涂布水。
4.根据权利要求1或2所述的层叠陶瓷电子部件的制造装置,其特征在于,
所述涂布单元是分配器。
5.一种层叠陶瓷电子部件的制造方法,所述层叠陶瓷电子部件具备将多个陶瓷生片叠置而构成的层叠体,所述层叠陶瓷电子部件的制造方法的特征在于,具备如下工序:
在第一工作台上将在载体膜上形成的陶瓷生片切断成给定形状的工序;
为了将被切断成给定形状的所述陶瓷生片从所述载体膜剥离而利用吸引单元进行吸引的工序;
将通过所述吸引单元剥离出的被切断成给定形状的所述陶瓷生片从所述第一工作台移动到第二工作台,并在所述第二工作台上将被切断成给定形状的所述陶瓷生片叠置的工序;以及
利用涂布单元,对通过所述吸引单元剥离出的被切断成给定形状的所述陶瓷生片涂布水的工序,
被涂布所述水的部位是被切断成给定形状的所述陶瓷生片的至少两个端部,且是对作为最终产品的层叠陶瓷电子部件没有贡献的部分。
6.根据权利要求5所述的层叠陶瓷电子部件的制造方法,其特征在于,
利用所述涂布单元,在被切断成给定形状的所述陶瓷生片的单面侧,对被切断成给定形状的所述陶瓷生片的至少两个端部隔开给定间隔地涂布水。
7.根据权利要求5或6所述的层叠陶瓷电子部件的制造方法,其特征在于,
将被切断成给定形状的所述陶瓷生片层叠多层,在得到一个层叠薄片之后,能够将所述一个层叠薄片划分为多个,在将所述一个层叠薄片划分为多个时,利用所述涂布单元,在位于划分后的多个层叠薄片的端部的各个陶瓷生片的至少两个端部,隔开给定间隔地涂布水。
8.根据权利要求5或6所述的层叠陶瓷电子部件的制造方法,其特征在于,
所述涂布单元是分配器。
9.根据权利要求5或6所述的层叠陶瓷电子部件的制造方法,其特征在于,
被涂布所述水的部位是从成为最终产品区的陶瓷生片的两个端部起延伸的、对最终产品没有贡献的陶瓷生片部分,是对所述最终产品没有贡献的陶瓷生片部分的、对从成为最终产品区的陶瓷生片的两个端部起延伸的长度方向尺寸进行2等分的位置。
10.根据权利要求7所述的层叠陶瓷电子部件的制造方法,其特征在于,
所述给定间隔被设定成:对于从所述载体膜剥离出的陶瓷生片的两个端部的长度、或者位于划分后的所述多个层叠薄片的端部的陶瓷生片的两个端部的长度,分别分割4份至分割16份。
11.根据权利要求7所述的层叠陶瓷电子部件的制造方法,其特征在于,
所述给定间隔被设定成:对于从所述载体膜剥离出的陶瓷生片的两个端部的长度、或者位于划分后的所述多个层叠薄片的端部的陶瓷生片的两个端部的长度,分别分割8份至分割16份。
12.根据权利要求5或6所述的层叠陶瓷电子部件的制造方法,其特征在于,
所述水的每一点的涂布量是0.02mg以上0.1mg以下。
CN201910931875.6A 2018-10-02 2019-09-27 层叠陶瓷电子部件的制造装置及制造方法 Active CN110993339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018187765A JP6943231B2 (ja) 2018-10-02 2018-10-02 積層セラミック電子部品の製造装置および製造方法
JP2018-187765 2018-10-02

Publications (2)

Publication Number Publication Date
CN110993339A CN110993339A (zh) 2020-04-10
CN110993339B true CN110993339B (zh) 2022-08-12

Family

ID=70081842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910931875.6A Active CN110993339B (zh) 2018-10-02 2019-09-27 层叠陶瓷电子部件的制造装置及制造方法

Country Status (2)

Country Link
JP (1) JP6943231B2 (zh)
CN (1) CN110993339B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198794A (ja) * 1983-04-25 1984-11-10 松下電器産業株式会社 セラミツク回路基板の製造法
JPS62224012A (ja) * 1986-03-26 1987-10-02 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH0779068B2 (ja) * 1991-03-07 1995-08-23 太陽誘電株式会社 セラミックグリ−ンシ−トの積層方法
JPH05261718A (ja) * 1992-03-19 1993-10-12 Ngk Insulators Ltd グリーンシート積層体の異物除去装置
JPH05291074A (ja) * 1992-04-14 1993-11-05 Matsushita Electric Ind Co Ltd 積層型セラミック素子の製造方法
JPH0919981A (ja) * 1995-07-05 1997-01-21 Toyota Motor Corp 積層粉末シートの貼り付き防止方法
JP3549009B2 (ja) * 1995-10-23 2004-08-04 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH10224035A (ja) * 1997-02-13 1998-08-21 Hitachi Ltd 多層回路基板の製造方法
JP2000332312A (ja) * 1999-05-19 2000-11-30 Matsushita Electric Ind Co Ltd 積層型圧電セラミック部品の製造方法
AU4719599A (en) * 1999-06-25 2001-01-31 E.I. Du Pont De Nemours And Company Interlayer composite structure for laminated glass with controlled bonding between the layers and the process for the production of the interlayer structure
JP3740991B2 (ja) * 2001-03-19 2006-02-01 株式会社村田製作所 グリーンシート積層装置、グリーンシートの積層方法及び積層セラミック電子部品の製造方法
JP2003282352A (ja) * 2002-03-27 2003-10-03 Kyocera Corp 積層セラミックコンデンサの製造方法
JP4525421B2 (ja) * 2005-03-30 2010-08-18 Tdk株式会社 セラミックグリーンシートの積層装置及び積層方法
CN102315022B (zh) * 2010-05-13 2013-10-16 株式会社村田制作所 层叠型电子元器件制造装置及层叠型电子元器件制造方法
CN102315020B (zh) * 2010-05-13 2013-04-24 株式会社村田制作所 层叠型电子元器件制造装置及层叠型电子元器件制造方法

Also Published As

Publication number Publication date
JP2020057705A (ja) 2020-04-09
CN110993339A (zh) 2020-04-10
JP6943231B2 (ja) 2021-09-29

Similar Documents

Publication Publication Date Title
EP1347476B1 (en) Ceramic electronic device and method of production of same
US8988850B1 (en) Ceramic electronic component
US11062848B2 (en) Multilayer ceramic electronic component
US10361033B2 (en) Multilayer ceramic electronic component
US10249436B2 (en) Multilayer ceramic electronic component including external electrodes and insulating coating portions
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
US9779875B2 (en) Multilayer ceramic electronic component
US11101070B2 (en) Printing plate for gravure printing and method for manufacturing multilayer ceramic electronic component using the same
CN115763071A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US10395835B2 (en) Multilayer ceramic electronic component
US11302482B2 (en) Multilayer ceramic capacitor
CN110993339B (zh) 层叠陶瓷电子部件的制造装置及制造方法
US10395836B2 (en) Multilayer ceramic electronic component
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
CN107293404B (zh) 层叠电子部件及其制造方法
US11495404B2 (en) Multilayer ceramic electronic component
JP2019197845A (ja) 積層セラミック電子部品の製造方法
JP2019169496A (ja) 積層セラミックコンデンサの製造方法
WO2024029150A1 (ja) 積層セラミックコンデンサ
US20220068560A1 (en) Multilayer ceramic capacitor
JP2023069478A (ja) 積層セラミックコンデンサ
JP2022129066A (ja) 積層セラミックコンデンサ
JP2023046622A (ja) 積層セラミックコンデンサ
JP2022077451A (ja) 積層セラミックコンデンサ
JP2004153027A (ja) 多連型コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant