CN110941126B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN110941126B
CN110941126B CN201911370884.9A CN201911370884A CN110941126B CN 110941126 B CN110941126 B CN 110941126B CN 201911370884 A CN201911370884 A CN 201911370884A CN 110941126 B CN110941126 B CN 110941126B
Authority
CN
China
Prior art keywords
layer
pixel
pixel electrode
via hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911370884.9A
Other languages
English (en)
Other versions
CN110941126A (zh
Inventor
余佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN201911370884.9A priority Critical patent/CN110941126B/zh
Priority to US16/648,417 priority patent/US11454852B2/en
Priority to PCT/CN2020/076528 priority patent/WO2021128565A1/zh
Publication of CN110941126A publication Critical patent/CN110941126A/zh
Application granted granted Critical
Publication of CN110941126B publication Critical patent/CN110941126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种阵列基板及其制作方法，该包括衬底、位于该衬底上的驱动电路层、位于该驱动电路层上的像素电极层，该像素电极层通过第一过孔与该驱动电路层电连接；该像素电极层还包括位于该第一过孔内的至少一第二过孔，该第二过孔使部分该驱动电路层裸露。本申请通过在第一过孔内形成至少一个第二过孔，使得残留在该第一过孔内的含氟气体从该第二过孔内溢出，避免了像素电极层出现气泡的技术问题，提高了像素电极层与源/漏极的接触效果。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。
背景技术
在现有显示面板一般包括用于驱动面板发光的驱动电路层，例如液晶显示面板和有机发光显示面板均包括驱动面板发光的阵列基板。阵列基板上通常设置有提供面板发光的像素电极层，像素电极层通过电连接过孔与驱动电路层电连接，从而驱动电路层向像素电极层提供驱动电压。
在目前的过孔工艺中，通常采用含氟气体的干法蚀刻在阵列基板上形成上述电连接过孔。而由于蚀刻后，在过孔内还存在部分含氟的化合物，在后续工艺中，该含氟化合物将挥发而导致像素电极层上形成气泡，使得像素电极层与源/漏极的接触出现异常，影响了产品的品质。
因此，目前亟需一种阵列基板以解决上述技术问题。
发明内容
本申请提供了一种阵列基板及其制作方法，以解决现有像素电极层上出现气泡的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提出了一种阵列基板，其包括衬底、位于所述衬底上的驱动电路层、位于所述驱动电路层上的像素电极层，所述像素电极层通过第一过孔与所述驱动电路层电连接；
其中，所述像素电极层还包括位于所述第一过孔内的至少一第二过孔，所述第二过孔使部分所述驱动电路层裸露。
在本申请的阵列基板中，所述驱动电路层包括栅极层和源漏极层；
所述栅极层包括多条扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条数据线；
所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；
所述像素电极层通过第一过孔与所述源/漏极电连接。
在本申请的阵列基板中，所述阵列基板包括由多条所述扫描线及多条所述数据线分割而成的多个驱动区；
所述驱动区包括像素发光区和像素非发光区；
其中，所述第二过孔位于所述像素非发光区。
在本申请的阵列基板中，所述像素电极层包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区，所述第一像素区内的像素电极通过所述第二像素区内的像素电极与所述驱动电路层电连接；
所述第一像素区内设置有第一主干电极、与所述第一主干电极垂直设置的第二主干电极、及与所述第一主干电极或所述第二主干电极电连接的多条分支电极；
其中，所述第一主干电极或/和所述第二主干电极上还设置有多个第三过孔，所述第三过孔的孔径与所述第二过孔的孔径相等。
在本申请的阵列基板中，所述阵列基板还包括靠近所述第一过孔设置的多个第四过孔；
其中，所述第四过孔贯穿所述像素电极层及所述第一绝缘层，所述第四过孔使部分所述源/漏极裸露。
本申请还提出了一种阵列基板的制作方法，其包括：
在衬底上形成驱动电路层；
在所述驱动电路层上形成第一绝缘层；
在所述第一绝缘层上形成第一过孔，以使所述驱动电路层的第一部分裸露；
在所述第一绝缘层上形成像素电极层，以使所述像素电极层通过所述第一过孔与所述驱动电路层电连接；
在所述像素电极层中所述第一过孔对应的区域形成第二过孔，以使所述像素电极层的第二部分裸露。
在本申请的阵列基板的制作方法中，在衬底上形成驱动电路层的步骤包括：
在所述衬底上形成栅极层；
在所述栅极层上形成源漏极层；或者
在所述衬底上形成源漏极层；
在所述源漏极层上形成栅极层；
其中，所述栅极层包括多条扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条数据线；
所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；
所述像素电极层通过第一过孔与所述源/漏极电连接。
在本申请的阵列基板的制作方法中，所述阵列基板包括由多条所述扫描线及多条所述数据线分割而成的多个驱动区；
所述驱动区包括像素发光区和像素非发光区；
其中，所述第二过孔位于所述像素非发光区。
在本申请的阵列基板的制作方法中，在所述第一绝缘层上形成像素电极层的步骤包括：
在所述第一绝缘层上形成一像素电极薄膜；
所述像素电极薄膜经第一次图案化处理使所述像素电极薄膜形成包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区的像素电极层；
在所述第一像素区内的像素电极上形成多个第三过孔；
其中，所述第一像素区内设置有第一主干电极、与所述第一主干电极垂直设置的第二主干电极、及与所述第一主干电极或所述第二主干电极电连接的多条分支电极，多个所述第三过孔位于所述第一主干电极或/和所述第二主干电极上。
在本申请的阵列基板的制作方法中，所述阵列基板的制作方法还包括：
在靠近所述第一过孔的区域形成多个第四过孔；
其中，所述第四过孔贯穿所述像素电极层及所述第一绝缘层，所述第四过孔使部分所述源/漏极裸露。
有益效果：本申请通过在第一过孔内形成至少一个第二过孔，使得残留在所述第一过孔内的含氟气体从所述第二过孔内溢出，避免了像素电极层出现气泡的技术问题，提高了像素电极层与源/漏极的接触效果。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请阵列基板的第一种结构图；
图2为本申请阵列基板的俯视结构图；
图3为本申请阵列基板的第二种结构图；
图4为本申请阵列基板的制作方法的步骤图；
图5A～5E为本申请阵列基板的制作方法的工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
在目前的过孔工艺中，通常采用含氟气体的干法蚀刻在阵列基板上形成上述电连接过孔。而由于蚀刻后，在过孔内还存在部分含氟的化合物，在后续工艺中，该含氟化合物将挥发而导致像素电极层上形成气泡，使得像素电极层与源/漏极的接触出现异常，影响了产品的品质。本申请基于上述技术问题提出了一种阵列基板及其制作方法的技术方案。
请参阅图1～3，所述阵列基板100包括衬底10、位于所述衬底10上的驱动电路层20、位于所述驱动电路层20上的像素电极层30，所述像素电极层30通过第一过孔40与所述驱动电路层20电连接。
在本实施例中，所述像素电极层30还包括位于所述第一过孔40内的至少一第二过孔50，所述第二过孔50使部分所述驱动电路层20裸露。
本申请通过在第一过孔40内形成至少一个第二过孔50，使得残留在所述第一过孔40内的含氟气体从所述第二过孔50内溢出，避免了像素电极层30出现气泡的技术问题，提高了像素电极层30与源/漏极252的接触效果。
下面根据具体实施例对本申请的技术方案进行说明。
请参阅图1，所述衬底10可以为玻璃基板、石英基板、树脂基板等中的一种。或者，所述衬底10可以由柔性材料构成，例如聚酰亚胺(PI)。
所述驱动电路层20位于所述衬底10上。所述驱动电路层20包括多个薄膜晶体管，所述薄膜晶体管可以为蚀刻阻挡型、背沟道蚀刻型、底栅极、或顶栅极薄膜晶体管型等结构，具体没有限制。下面以背沟道蚀刻型薄膜晶体管为例进行说明。
在本实施例中，所述驱动电路层20包括位于所述衬底10上的栅极层21、位于所述栅极层21上的栅绝缘层22、位于所述栅绝缘层22上的半导体层23、位于所述半导体层23上的欧姆阻挡层24、位于所述欧姆阻挡层24上源漏极层25。
本实施例中的所述栅极层21、所述栅绝缘层22、所述半导体层23、所述欧姆阻挡层24、及所述源漏极层25的材料及形成工艺均为现有技术，此处不再一一赘述。
在本实施例中，所述栅极层21包括多条扫描线211和栅极212。所述源漏极层25包括源/漏极252和与所述扫描线211垂直设置的多条数据线251。多条所述数据线251与多条所述扫描线211横纵交错而形成多个驱动区70，一所述驱动区70对应一所述像素单元。
请参阅图1，所述阵列基板100还包括位于所述源漏极层25与所述像素电极之间的第一绝缘层60，所述第一绝缘层60可以由氮化硅、碳化硅等无机物构成。
在本实施例中，所述第一过孔40可以位于所述第一绝缘层60上，所述第一过孔40使所述源/漏极252中的第一部分裸露。
所述像素电极层30位于所述第一绝缘层60上，所述像素电极层30通过第一过孔40与所述源/漏极252的所述第一部分电连接。
在本实施例中，所述像素电极层30的材料可以氧化铟锡(ITO)。
请参阅图1，所述阵列基板100还包括位于所述像素电极层30上的第二过孔50。所述第二过孔50贯穿所述像素电极层30，以及使所述源/漏极252的第二部分裸露。所述源/漏极252的第一部分与所述第一过孔40对应，所述源/漏极252的第二部分与所述第二过孔50对应。
在本实施例中，所述第二过孔50位于所述第一过孔40内。
在本实施例中，所述第一过孔40内可以设置多个所述第二过孔50，所述第二过孔50均匀的分布与所述第一过孔40内。
在本实施例中，所述源/漏极252的第二部分在所述衬底10上的正投影位于所述源/漏极252的第一部分在所述衬底10上的正投影内。
在本申请通过在所述第一过孔40内设置至少一所述第二过孔50，使得所述第一过孔40内的含氟化合物在受热挥发时，其可以通过所述第二过孔50从所述第一过孔40内溢出，避免了像素电极层30出现气泡的技术问题，提高了像素电极层30与源/漏极252的接触效果。
请参阅图2，所述阵列基板100包括由多条所述扫描线211及多条所述数据线251分割而成的多个驱动区70。所述驱动区70包括像素发光区71和像素非发光区72。
在本实施例中，所述第二过孔50可以位于所述像素非发光区72。
所述像素电极层30包括位于所述像素发光区71的第一像素区31和位于所述像素非发光区72的第二像素区32。所述第一像素区31内的像素电极通过所述第二像素区32内的像素电极与所述驱动电路层20电连接。
所述第一像素区31内设置有第一主干电极311、与所述第一主干电极311垂直设置的第二主干电极312、及与所述第一主干电极311或所述第二主干电极312电连接的多条分支电极313。
在本实施例中，所述第一主干电极311或/和所述第二主干电极312上还设置有多个第三过孔90。所述第三过孔90的孔径可以与所述第二过孔50的孔径相等或者不等。
对于液晶显示面板，由于横纵交错的主干电极的存在，因此横纵交错的主干电极对应的区域存在暗纹。另外，由于主干电极对应的区域一般为无机材料，而该区域也可能存在一定的气泡。因此，本申请通过在横纵交错的主干电极上设置至少一所述第三过孔90，以释放对所述第三过孔90对应的区域产生的气泡，避免了所述第一像素区31内出现气泡以降低像素电极的平坦度，以影响后续液晶层的配向。
请参阅图3，所述阵列基板100还包括靠近所述第一过孔40设置的多个第四过孔80。
在本实施例中，所述第四过孔80贯穿所述像素电极层30及所述第一绝缘层60，所述第四过孔80使所述源/漏极252的所述第三部分裸露。
在图1的基础上，本实施例在所述第一过孔40的外围增加了所述第四过孔80，给予含氟化合物的溢出提供了另一通道，进一步避免了所述像素电极层30产生气泡的技术问题，提高了像素电极层30与源/漏极252的接触效果。
请参阅图4，本申请还提出了一种阵列基板100的制作方法，其包括：
S10、在衬底10上形成驱动电路层20；
请参阅图5A，所述驱动电路层20包括多个薄膜晶体管，所述薄膜晶体管可以为蚀刻阻挡型、背沟道蚀刻型、底栅极、或顶栅极薄膜晶体管型等结构，具体没有限制。
例如，以背沟道蚀刻型薄膜晶体管为例进行说明时，在所述衬底10上形成驱动电路层20的步骤具体可以包括：
S101、在所述衬底10上形成栅极层21；
S102、在所述栅极层21上形成源漏极层25。
或者，以顶栅极薄膜晶体管为例进行说明时，在所述衬底10上形成驱动电路层20的步骤具体可以包括：
S111、在所述衬底10上形成源漏极层25；
S112、在所述源漏极层25上形成栅极层21。
在下面结构中，本申请以背沟道蚀刻型薄膜晶体管为例进行说明。
在步骤S101～S102之间，步骤S10还包括：
在所述栅极层21上形成栅绝缘层22；
在所述栅绝缘层22上形成半导体层23；
在所述半导体层23与所述源漏极层25之间形成欧姆阻挡层24。
在本实施例中，所述衬底10可以为玻璃基板、石英基板、树脂基板等中的一种。或者，所述衬底10可以由柔性材料构成，例如聚酰亚胺(PI)。
本实施例中的所述栅极层21、所述栅绝缘层22、所述半导体层23、所述欧姆阻挡层24、及所述源漏极层25的材料及形成工艺均为现有技术，此处不再一一赘述。
在本实施例中，所述栅极层21包括多条扫描线211和栅极，所述源漏极层25包括源/漏极252和与所述扫描线211垂直设置的多条数据线251。多条所述数据线251与多条所述扫描线211横纵交错而形成多个驱动区70，一所述驱动区70可以对应一所述像素单元。
在本实施例中，所述驱动区70可以包括像素发光区71和像素非发光区72。
S20、在所述驱动电路层20上形成第一绝缘层60；
请参阅图5B，所述第一绝缘层60位于所述源漏极层25与所述像素电极之间，所述第一绝缘层60可以由氮化硅、碳化硅等无机物构成。
S30、在所述第一绝缘层60上形成第一过孔40，以使所述驱动电路层20的第一部分裸露；
请参阅图5B，所述第一过孔40可以由蚀刻工艺形成。本实施例采用含氟气体的干法蚀刻工艺形成所述第一过孔40。
S40、在所述第一绝缘层60上形成像素电极层30，以使所述像素电极层30通过所述第一过孔40与所述驱动电路层20电连接；
请参阅图5C及图2，步骤S40具体包括：
S401、在所述第一绝缘层60上形成一像素电极薄膜；
S402、所述像素电极薄膜经第一次图案化处理使所述像素电极薄膜形成包括位于所述像素发光区71的第一像素区31和位于所述像素非发光区72的第二像素区32的像素电极层30。
在本实施例中，所述像素电极层30通过第一过孔40与所述源/漏极252的所述第一部分电连接。所述像素电极层30的材料可以氧化铟锡(ITO)。
S50、在所述像素电极层30中所述第一过孔40对应的区域形成第二过孔50，以使所述像素电极层30的第二部分裸露。
请参阅图5D，所述第二过孔50贯穿所述像素电极层30，以及使所述源/漏极252的第二部分裸露。所述源/漏极252的第一部分与所述第一过孔40对应，所述源/漏极252的第二部分与所述第二过孔50对应。
在本实施例中，所述第二过孔50位于所述第一过孔40内。
在本实施例中，所述第一过孔40内可以设置多个所述第二过孔50，所述第二过孔50均匀的分布与所述第一过孔40内。
在本实施例中，所述源/漏极252的第二部分在所述衬底10上的正投影位于所述源/漏极252的第一部分在所述衬底10上的正投影内。
在本申请通过在所述第一过孔40内设置至少一所述第二过孔50，使得所述第一过孔40内的含氟化合物在受热挥发时，其可以通过所述第二过孔50从所述第一过孔40内溢出，避免了像素电极层30出现气泡的技术问题，提高了像素电极层30与源/漏极252的接触效果。
请参阅图2，步骤S40还可以包括：
S403、在所述第一像素区31内的像素电极上形成多个第三过孔90；
在本实施例中，所述第一像素区31内设置有第一主干电极311、与所述第一主干电极311垂直设置的第二主干电极312、及与所述第一主干电极311或所述第二主干电极312电连接的多条分支电极313，多个所述第三过孔90位于所述第一主干电极311或/和所述第二主干电极312上。
在本实施例中，所述第三过孔90的孔径可以与所述第二过孔50的孔径相等或者不等。
对于液晶显示面板，由于横纵交错的主干电极的存在，因此横纵交错的主干电极对应的区域存在暗纹。另外，由于主干电极对应的区域一般为无机材料，而该区域也可能存在一定的气泡。因此，本申请通过在横纵交错的主干电极上设置至少一所述第三过孔90，以释放对所述第三过孔90对应的区域产生的气泡，避免了所述第一像素区31内出现气泡以降低像素电极的平坦度，以影响后续液晶层的配向。
请参阅图5E，所述阵列基板100的制作方法还包括：
S60、在靠近所述第一过孔40的区域形成多个第四过孔80；
在本实施例中，所述第四过孔80贯穿所述像素电极层30及所述第一绝缘层60，所述第四过孔80使部分所述源/漏极252裸露。
在图5D的基础上，本步骤在所述第一过孔40的外围增加了所述第四过孔80，给予含氟化合物的溢出提供了另一通道，进一步避免了所述像素电极层30产生气泡的技术问题，提高了像素电极层30与源/漏极252的接触效果。
本申请还提出了一种显示面板，所述显示面板包括上述阵列基板、与该阵列基板相对设置的彩膜基板、及位于所述阵列基板与所述彩膜基板之间的液晶层。所述显示面板的工作原理与上述阵列基板的工作原理相同或相似，此处不再赘述。
本申请提出了一种阵列基板及其制作方法，该包括衬底、位于所述衬底上的驱动电路层、位于所述驱动电路层上的像素电极层，所述像素电极层通过第一过孔与所述驱动电路层电连接；所述像素电极层还包括位于所述第一过孔内的至少一第二过孔，所述第二过孔使部分所述驱动电路层裸露。本申请通过在第一过孔内形成至少一个第二过孔，使得残留在所述第一过孔内的含氟气体从所述第二过孔内溢出，避免了像素电极层出现气泡的技术问题，提高了像素电极层与源/漏极的接触效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种电子装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种阵列基板，其特征在于，包括衬底、位于所述衬底上的驱动电路层、位于所述驱动电路层上的像素电极层，所述像素电极层通过第一过孔与所述驱动电路层电连接，所述像素电极层还包括位于所述第一过孔内的至少一第二过孔，所述第二过孔使部分所述驱动电路层裸露；
所述阵列基板包括由多条扫描线及多条数据线分割而成的多个驱动区，所述驱动区包括像素发光区和像素非发光区；
所述像素电极层包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区，所述第一像素区内的像素电极通过所述第二像素区内的像素电极与所述驱动电路层电连接，所述第二过孔位于所述像素非发光区内；
其中，所述第一像素区内设置有第一主干电极、与所述第一主干电极垂直设置的第二主干电极、及与所述第一主干电极或所述第二主干电极电连接的多条分支电极，所述第一主干电极或/和所述第二主干电极上还设置有多个第三过孔，所述第三过孔的孔径与所述第二过孔的孔径相等。
2.根据权利要求1所述的阵列基板，其特征在于，
所述驱动电路层包括栅极层和源漏极层；
所述栅极层包括多条所述扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条所述数据线；
所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；
所述像素电极层通过第一过孔与所述源/漏极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括靠近所述第一过孔设置的多个第四过孔，所述第四过孔贯穿所述像素电极层及所述第一绝缘层，所述第四过孔使部分所述源/漏极裸露。
4.一种阵列基板的制作方法，其特征在于，包括：
在衬底上形成驱动电路层；
在所述驱动电路层上形成第一绝缘层；
在所述第一绝缘层上形成第一过孔，以使所述驱动电路层的第一部分裸露；
在所述第一绝缘层上形成像素电极层，以使所述像素电极层通过所述第一过孔与所述驱动电路层电连接；
在所述像素电极层中所述第一过孔对应的区域形成第二过孔，以使所述像素电极层的第二部分裸露；
所述阵列基板包括由多条扫描线及多条数据线分割而成的多个驱动区，所述驱动区包括像素发光区和像素非发光区；
所述像素电极层包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区，所述第一像素区内的像素电极通过所述第二像素区内的像素电极与所述驱动电路层电连接，所述第二过孔位于所述像素非发光区内；
其中，所述第一像素区内设置有第一主干电极、与所述第一主干电极垂直设置的第二主干电极、及与所述第一主干电极或所述第二主干电极电连接的多条分支电极，所述第一主干电极或/和所述第二主干电极上还设置有多个第三过孔，所述第三过孔的孔径与所述第二过孔的孔径相等。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，
在衬底上形成驱动电路层的步骤包括：
在所述衬底上形成栅极层；
在所述栅极层上形成源漏极层；或者
在所述衬底上形成源漏极层；
在所述源漏极层上形成栅极层；
其中，所述栅极层包括多条所述扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条所述数据线；
所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；
所述像素电极层通过第一过孔与所述源/漏极电连接。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，
所述阵列基板的制作方法还包括：
在靠近所述第一过孔的区域形成多个第四过孔；
其中，所述第四过孔贯穿所述像素电极层及所述第一绝缘层，所述第四过孔使部分所述源/漏极裸露。
CN201911370884.9A 2019-12-27 2019-12-27 阵列基板及其制作方法 Active CN110941126B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911370884.9A CN110941126B (zh) 2019-12-27 2019-12-27 阵列基板及其制作方法
US16/648,417 US11454852B2 (en) 2019-12-27 2020-02-25 Array substrate, manufacturing method thereof, and display panel
PCT/CN2020/076528 WO2021128565A1 (zh) 2019-12-27 2020-02-25 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911370884.9A CN110941126B (zh) 2019-12-27 2019-12-27 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN110941126A CN110941126A (zh) 2020-03-31
CN110941126B true CN110941126B (zh) 2021-04-27

Family

ID=69912520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911370884.9A Active CN110941126B (zh) 2019-12-27 2019-12-27 阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US11454852B2 (zh)
CN (1) CN110941126B (zh)
WO (1) WO2021128565A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800240A (zh) * 2009-02-06 2010-08-11 精工爱普生株式会社 有机电致发光装置、电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079330B2 (ja) 2003-09-22 2012-11-21 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置の製造方法
KR100745332B1 (ko) * 2005-09-28 2007-08-02 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
JP5269254B2 (ja) * 2010-08-03 2013-08-21 シャープ株式会社 薄膜トランジスタ基板
JP5437971B2 (ja) 2010-10-29 2014-03-12 株式会社ジャパンディスプレイ 液晶表示装置
KR101407310B1 (ko) 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101961145B1 (ko) * 2012-10-17 2019-03-26 삼성디스플레이 주식회사 표시 장치
CN203134796U (zh) * 2012-12-26 2013-08-14 厦门天马微电子有限公司 一种阵列基板及其平板显示器
CN104965358A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 反射式tft阵列面板及其制备方法和液晶显示器
CN208384312U (zh) * 2018-07-16 2019-01-15 惠科股份有限公司 显示面板以及显示装置
CN110085621B (zh) * 2019-05-15 2021-03-26 京东方科技集团股份有限公司 电子设备、显示面板、驱动背板及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800240A (zh) * 2009-02-06 2010-08-11 精工爱普生株式会社 有机电致发光装置、电子设备

Also Published As

Publication number Publication date
CN110941126A (zh) 2020-03-31
US11454852B2 (en) 2022-09-27
US20210405477A1 (en) 2021-12-30
WO2021128565A1 (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
KR100635042B1 (ko) 전면전극을 구비한 평판표시장치 및 그의 제조방법
KR100936881B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US8400589B2 (en) Flat panel display device and method of manufacturing the same
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
US11075258B2 (en) Display substrate, manufacturing method thereof, corresponding display panel and encapsulation method for the same
CN107579003B (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
TW201503358A (zh) 有機發光顯示裝置及其製造方法
US9070897B2 (en) Display panel
CN102142427B (zh) 平板显示设备及其制造方法
CN108258147B (zh) Oled基板及其封装方法、显示装置
KR20140140147A (ko) 표시장치 및 이의 제조방법
CN111952341A (zh) 一种显示基板及其制作方法、显示面板及显示装置
KR101592012B1 (ko) 유기 발광표시 장치 및 그 제조 방법
US20190363154A1 (en) Flexible display device and method of manufacturing flexible display device
KR100852252B1 (ko) 표시장치 및 그 제조 방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
US20200350519A1 (en) Display device and method of manufacturing display device
CN110941126B (zh) 阵列基板及其制作方法
CN109728063B (zh) 显示基板及显示装置
CN111312766B (zh) 显示面板及其制作方法
KR102046297B1 (ko) 표시장치
JP5237600B2 (ja) 表示装置およびその製造方法
CN110600493A (zh) 显示面板及其制作方法
KR20060030437A (ko) 유기 ｅｌ 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Array substrate and its fabrication method

Effective date of registration: 20221212

Granted publication date: 20210427

Pledgee: Shenzhen Branch of Postal Savings Bank of China Co.,Ltd.

Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd.

Registration number: Y2022980026550

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20231016

Granted publication date: 20210427

Pledgee: Shenzhen Branch of Postal Savings Bank of China Co.,Ltd.

Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd.

Registration number: Y2022980026550

PC01 Cancellation of the registration of the contract for pledge of patent right