CN110895648A - 功率器件及其电阻的仿真方法与功率器件的仿真工具 - Google Patents

功率器件及其电阻的仿真方法与功率器件的仿真工具 Download PDF

Info

Publication number
CN110895648A
CN110895648A CN201810961688.8A CN201810961688A CN110895648A CN 110895648 A CN110895648 A CN 110895648A CN 201810961688 A CN201810961688 A CN 201810961688A CN 110895648 A CN110895648 A CN 110895648A
Authority
CN
China
Prior art keywords
power device
resistance
resistor
metal strip
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810961688.8A
Other languages
English (en)
Other versions
CN110895648B (zh
Inventor
张楠
周晶
王浩
高瞻
祝茂倩
周程
李志进
吴林
郭术明
黄勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201810961688.8A priority Critical patent/CN110895648B/zh
Priority to PCT/CN2019/100683 priority patent/WO2020038268A1/zh
Priority to KR1020217008200A priority patent/KR102506118B1/ko
Priority to US17/053,550 priority patent/US11188700B2/en
Publication of CN110895648A publication Critical patent/CN110895648A/zh
Application granted granted Critical
Publication of CN110895648B publication Critical patent/CN110895648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种功率器件电阻的仿真方法，包括建立功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的输入端通过电阻Ra连接，相邻电阻Rb的输出端通过电阻Rc连接，
Figure DDA0001773973250000011
Figure DDA0001773973250000012
Rb＝RDEV*N+RS+RD，其中，R0和R1分别为源极金属条和漏极金属条的电阻，RS为连接一源区至源极金属条的第一中间层的金属电阻，RD为连接一漏区至漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；计算等效电阻模型的电阻作为功率器件的电阻。本发明还涉及一种功率器件仿真方法及功率器件仿真工具。本方案得到的寄生电阻精度较高，使得仿真结果更加可靠。

Description

功率器件及其电阻的仿真方法与功率器件的仿真工具
技术领域
本发明涉及半导体领域，特别是涉及一种功率器件及其电阻的仿真方法和功率器件的仿真工具。
背景技术
由于存在寄生参数的影响，器件的实际输出结果与理想状态下的效果有一定的偏差，因此，在进行器件设计时，一般需在设计初期利用仿真工具对器件版图进行仿真，在器件制备前能够及时发现问题并修正，如此能够节省器件设计时间和成本。而由于寄生电阻会随着器件具体结构的改变而变化，因此很难获取到寄生电阻的精确值。目前，考虑寄生参数的仿真方法有两种，一种是根据设计经验估算该尺寸下的器件对应的寄生参数，并将该寄生参数代入仿真；另一种是在版图设计完成后利用仿真工具如LPE(Layout ParameterExtraction，布局参数提取)工具自动提取版图中的寄生参数并代入进行后仿真。这两种方法获取的器件寄生参数并不准确，使得仿真结果与器件实际效果偏差较大，尤其是当器件自身沟道导通阻抗较小时，寄生电阻对整个器件电阻的贡献较大，对寄生电阻的提取偏差较大时，会使得最终得到的产品无法满足需求。
发明内容
基于此，有必要针对功率器件中寄生参数提取精度不高的问题，提供一种功率器件及其寄生电阻的仿真方法和功率器件的仿真工具。
一种功率器件电阻的仿真方法，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层包括连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极；
所述电阻的仿真方法包括：
根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Ra连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000021
Figure BDA0001773973230000022
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；
计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻。
上述功率器件电阻的仿真方法，通过根据功率器件的具体版图结构建立功率器件的等效电阻模型，由于单功率管在版图设计时考虑到版图尺寸的限制，通常会将一个功率管拆分为N个相同的指条(finger)结构，各指条对应以及栅极并包含一个源区和一个漏极，各指条的源区通过第一中间层引出至顶层的源极金属条形成共同的源极，各指条的漏区通过第二之间层引出至顶层的漏极金属条形成共同的漏极，即可指条的源区相互连接，各指条的漏区也相互连接，因此，可以将N个指条结构的连接关系等效为N个电阻Rb并联，Rb＝RDEV*N+RS+RD，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻，即电阻Rb是单个插指的沟道电阻、引出单个插指源区的第一中间层的金属电阻和引出单个插指漏区的第二中间层的金属电阻之和。由于相邻指条的源区通过第一中间层引出后与顶层源极金属条上的连接位置具有一定间隔，因此该连接关系可等效为相邻电阻Rb的电流输入端通过电阻Ra连接，
Figure BDA0001773973230000031
R0为源极金属条的电阻，同理，由于相邻指条的漏区通过第一中间层引出后与顶层漏极金属条上的连接位置具有一定间隔，因此该连接关系可等效为相邻电阻Rb的电流输出端通过电阻Rc连接，
Figure BDA0001773973230000032
R1为漏极金属条的电阻，由此建立等效电阻模型。然后计算等效电阻模型的电阻，功率器件的电阻即为等效电阻模型的总电阻R，可根据电路关系可以建立方程组，得到R与Ra、Rb、Rc的关系，由于上述电阻Ra、电阻Rb与电阻Rc均可计算出，则电阻R也可以计算出。在本方案中，通过建立等效电阻模型来获取功率器件的电阻，其结果经过流片验证，精度较高，结果更加可靠。
本发明还公开了一种功率器件仿真方法，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极，所述功率器件仿真方法包括：
步骤A：获取所述功率器件的电阻，所述获取所述功率器件电阻的方法包括：
根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000041
Figure BDA0001773973230000042
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；
计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻；
步骤B：读取所述功率器件的电阻并计算所述功率器件的寄生电阻，所述功率器件的寄生电阻等于所述功率器件的电阻减去所述功率器件的沟道电阻；
步骤C：获取所述功率器件的寄生电阻并根据所述功率器件的寄生电阻对所述功率器件进行前仿真。
上述功率器件仿真方法，由于考虑了功率器件中金属层的寄生电阻，且通过建模方法计算得到的寄生电阻的阻值精度较高，从而使得器件仿真结果精度更高。
在其中一个实施例中，在所述获取所述功率器件寄生电阻之前还包括：设置所述功率器件的参数和版图参数，生成所述功率器件的版图，所述获取所述功率器件的寄生电阻具体为获取当前版图下的功率器件的寄生电阻。
在其中一个实施例中，所述设置所述功率器件的参数包括设置所述功率器件的长和宽；
所述设置所述版图的参数包括设置所述功率器件指条数和设置金属层。
在其中一个实施例中，还包括，在获取到所述功率器件寄生电阻后将所述寄生电阻在参数显示界面显示出来。
在其中一个实施例中，所述仿真方法的仿真工具为spectre仿真工具，所述读取所述功率器件的寄生电阻具体为将所述寄生电阻写入spectre网表中以进行前仿真。
在其中一个实施例中，在仿真之前，还包括对所述功率器件进行判断，当所述功率器件的总沟道宽度大于5㎜或者沟道阻抗小于500mΩ时，利用所述仿真方法对所述功率器件进行仿真。
本发明还涉及一种仿真工具，用于对功率器件进行仿真，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极；
所述仿真工具包括：
参数化单元，所述参数化单元包括一算法单元，所述算法单元用于根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000051
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻，还用于计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻以及根据所述功率器件的电阻获取所述功率器件的寄生电阻，所述功率器件的寄生电阻等于所述功率器件的电阻减去所述功率器件的沟道电阻；
前仿真单元：用于读取所述功率器件的寄生电阻并根据所述寄生电阻对所述功率器件进行前仿真。
在其中一个实施例中，所述参数化单元还包括参数设置单元，所述参数设置单元用于设置所述功率器件参数和版图参数的参数设置单元。
在其中一个实施例中，所述仿真工具还包含参数显示界面，用于显示所述寄生电阻。
附图说明
图1为一实施例中功率器件的半导体衬底俯视示意图；
图2为一实施例中功率器件立体结构图；
图3为一实施例中等效电阻模型图；
图4为本发明涉及的功率器件电阻仿真方法的步骤流程图；
图5为本发明涉及的功率器件仿真方法的步骤流程图；
图6为一实施例中仿真工具模块示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，功率器件制备于半导体衬底上，功率器件包括半导体衬底10，在衬底10上设有有源区，有源区包括源区12和漏区13，在源区12和漏区13之间设置有栅极11。在版图设计时，考虑到版图布局限制，模拟电路中一个功率管的宽长比比较大时，一般会将功率管做成指条结构，即在结构上将一个功率管拆分成多个小功率管，通过将各指条结构中的源区从同一源极中引出并将各指条结构的漏区从同一漏极中引出，即可相当于一个功率管。在本方案中，半导体衬底上包含有N个指条结构，每个指条结构包含一个源区和一个漏区，对应地，栅极11的个数也为N。源区和漏区分别设有接触孔14，通过接触孔14可与实现有源区与金属层的电连接。如图2所示，功率器件还包括有金属层，该金属层一方面用于连接各源区12并引出共同的源极，另一方面还用于连接各漏区13并引出共同的漏极，各源区通过第一中间层引出至源极金属条41，各漏区通过第二中间层引出至漏极金属条42，中间金属层至少包括一层金属层。
在本方案中，如图4所示，上述功率器件寄生电阻的仿真方法包括以下步骤：
步骤S110：根据各指条结构的连接关系建立所述功率器件的等效电阻模型。
首先明确功率器件版图的连接关系，以金属层为3层金属层的结构进行说明，如图2所示，在半导体衬底10上形成源区12和漏区13后，在半导体衬底上形成第一金属层20，其中，第一金属层20包括与源区12连接的第一金属条21，还包括与漏区13连接的第二金属条21，第一金属条21和第二金属条21间隔设置且互不相连。由于衬底上具有多个指条结构，因此具有多个源区和多个漏区，在第一层金属层中，需设置多个第一金属条21，每个源区均连接至一个第一金属条，同时还需设置多个第二金属条21，每个漏区均连接至一个第二金属条，由此实现第一金属层20与半导体衬底10中有源区的电连接。再在第一金属层20上方形成第二金属层30，第二金属层30包括第三金属条31和第四金属条32，其中，第三金属条31与第一金属条21一一对应连接，即第二金属层30中也包含多个第三金属条31，一个第三金属条31对应连接一个第一金属条21，同理，第四金属条32与第二金属条21一一对应连接，即第二金属层30中也包含有多个第四金属条32，一个第四金属条32对应连接一个第二金属条21，由此即实现第一金属层20与第二金属层30的电连接。然后再在第二金属层上形成最顶层金属层40，最顶层金属层40包括第五金属条41和第六金属条42，第五金属条41与第二金属层30中的各第三金属条31连接，即指条结构中的各源区12在最顶层金属层中的第五金属条41处相互连接，并可通过第五金属条41引出源极，第五金属条41为源极金属条；第六金属条42与第二金属层30中的各第四金属条32连接，即指条结构中的各漏区22在最顶层金属层中的第六金属条42处相互连接，并可通过第六金属条42引出漏极，第六金属条42为漏极金属条。从连接关系可知，第一金属条21、第三金属条31以及第五金属条41构成源区互连层，第五金属条41为源极金属条，第一金属条21和第三金属条31为连接每一源区至源极金属条的第一中间层；第二金属条22、第四金属条32、第六金属条42构成漏区互连层，第六金属条42为漏极金属条，第二金属条22和第四金属条32为连接每一漏区至漏极金属条的第二中间层。上下层金属之间、金属层与半导体之间可通过导体50连接。该功率器件的结构不限于本实施例，在本实施例中，中间金属层为2层结构，在其他实施例中，中间金属层可为1层或多层的结构。
根据上述金属层的连接关系建立等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000091
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，通常，在版图设计时，源极金属条和漏极金属条的尺寸相同，其电阻也相同，即因此R0＝R1，Ra＝Rc，RS为连接一源区至源极金属条的第一中间层的金属电阻，RD为连接一漏区至漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻。
每个指条(finger)包含有自身沟道电阻，当功率器件的尺寸确定，其沟道电阻可以确定为RDEV，在具体的实施方式中，沟道电阻可通过前仿真的手段获取。当功率器件被拆分为N个指条时，由于功率器件的沟道宽度为单个指条(finger)沟道宽度的N倍，因此每个指条的沟道电阻为RG＝N*RDEV。单个指条的源区通过第一中间层连接至源极金属条，因此单个指条的源区连接电阻为RS，RS为第一中间层的金属电阻，而金属层的金属电阻是可计算出来的，例如在版图设计时确定了各金属条的宽和长以及金属层的方块电阻，即可求出对应的金属电阻，在本方案中，中间金属层为两层时，第一中间层的金属电阻RS为第一金属条21和第三金属条31的并联电阻；单个指条的漏区连接电阻为RD，RD为第二中间层的金属电阻，在本方案中，中间金属层为两层时，第二中间层的金属电阻RD为第二金属条22和第四金属条32的并联电阻，由第一中间层的金属电阻RS、第二中间层的金属电阻RD和单个指条(finger)的沟道电阻构成等效电阻Rb。根据功率器件的连接关系可知，当功率器件包含有N个指条时，等效于N个Rb并联，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，此处第一和第N指的是在并联关系中处于最前面和最后面的并联电阻。同时，考虑到相邻指条的源区引出至顶层源极金属条时，与源极金属条上的连接位置存在一定的间隔，该间隔区域的金属也会具有一金属电阻，该金属电阻等效为
Figure BDA0001773973230000101
同理，相邻指条的漏区引出至顶层漏极金属条时，与漏极金属条上的连接位置存在一定的间隔，该间隔区域的金属也会具有一金属电阻，该电阻等效为
Figure BDA0001773973230000102
因此，相邻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，由此等效电阻模型建立完成。以N＝3为例，即一个功率单管被拆分为3个指条(finger)结构，如图3所示为N＝3的等效电阻模型图，图中各等效电阻的阻值均能计算出来。在一实施例中，漏极金属条与源极金属条的电阻相同，即R0＝R1，因此Ra＝Rc。
步骤S120：计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻。
等效电阻模型确定后，由于等效电阻模型中各等效电阻阻值可以计算得到，因此等效模型总的电阻也可以计算出来，该总电阻即为功率器件的电阻。
以N＝3，Ra＝Rc为例说明等效电阻模型总电阻的计算过程。如图3所示，等效电阻模型输入的总电流为I，根据等效电阻模型的对称关系可获知流经各支路的电流关系，其中，支路ac的电流为I1，支路ab的电流为I2，支路cb的电流为I3，支路bd的电流为I1，支路cd的电流为I2，源极到漏极的总电压为VDS。可建立以下方程组：
I2＝I-I1； (1)
I3＝I1-I2； (2)
Ra*I1+Rb*I3＝(Rc+Rb)*I2； (3)
Ra＝Rc； (4)
VDS＝Ra*I1+(Ra+Rb)*I2； (5)
Figure BDA0001773973230000111
根据上述方程组可得到等效电阻模型的总电阻
Figure BDA0001773973230000112
由于Ra＜＜Rb，上述结果可取近似值
Figure BDA0001773973230000113
以上为N＝3时的计算过程，同理也可以计算N取其他数值的总电阻。
需要注意的是，源极和漏极金属引线也具有一定的电阻，该电阻与金属层连接关系无关，是一个常量，在计算功率器件电阻时，还可包含该引线电阻。
本方案中的功率器件寄生电阻的仿真方法，考虑了金属层所引起的寄生电阻，可使得得到的功率器件的电阻阻值精度更高。由于寄生电阻的产生原因很复杂，导致计算寄生电阻的方法也很复杂，很难获得寄生电阻的精确值，一般是通过仿真手段来对寄生电阻进行估算。在本方案中，将功率器件各金属层的连接关系考虑进来建立等效电阻模型，将等效模型的总电阻等效于功率器件的电阻，通过流片验证，这种方法获取的电阻精度较高，结果更加可靠。
本发明还公开了一种功率器件的仿真方法，功率器件包含N个指条结构，各指条结构包含一源区和一漏区，功率器件还包括金属层，金属层包括位于顶层的一源极金属条和一漏极金属条，还包括连接各源区至源极金属条以引出共同源极的第一中间层和连接各漏区至漏极金属条以引出共同漏极的第二中间层，功率器件的结构已在上文中进行详细描述，此处不再赘述。如图5所示，该仿真方法包括：
步骤S210：获取所述功率器件的电阻，所述获取所述功率器件电阻的方法包括：
步骤S211：根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000121
Figure BDA0001773973230000122
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；
步骤S212：计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻；
为提高仿真精度，在进行仿真时，需考虑器件的寄生参数如寄生电阻。在本方案中，通过建立等效电阻模型获取直接获取包含有寄生电阻的功率器件总电阻，获取过程已在上文中详细描述，在此不再赘述。
步骤S220：读取所述功率器件的电阻并计算所述功率器件的寄生电阻，所述功率器件的寄生电阻等于所述功率器件的电阻减去所述功率器件的沟道电阻。
通过上述方法获取到功率器件总电阻后，已知功率器件的沟道电阻，利用总电电阻减去沟道电阻即为功率器件的寄生电阻。
为了方便读取寄生电阻的阻值，可以在获取到寄生电阻后将寄生电阻的阻值自动显示在功率器件的参数显示界面。
步骤S230：读取所述功率器件的寄生电阻并根据所述功率器件的寄生电阻对所述功率器件进行前仿真。
在进行前仿真之前，将获取到的寄生电阻写入前仿真的仿真网表，即仿真网表还包含有寄生电阻的信息。在一实施例中，仿真工具为spectre仿真工具，寄生电阻具体是带入spectre网表中。
未代入器件的寄生电阻进行前仿真时，前仿真只根据器件的尺寸得到当前尺寸下的导通沟道电阻并进行仿真，由于未考虑寄生电阻的影响，前仿真的精度较低。在本方案中，由于代入了寄生电阻，在进行仿真时采用的导通电阻为导通沟道电阻和寄生电阻的叠加，因此仿真精度较高。如下表所示为传统前仿真、后仿真、本方案三种方法的仿真结果的对比，对同一尺寸的器件进行仿真，器件的总长为0.2μm，器件的总宽为48㎜，在版图设计时，将该器件拆分为N个指条，在下表中，分别为N取300、160、100三种情况的仿真，下表中的w代表指条宽，器件的总宽＝w*N。由下表可知，本方案得到的结果与器件的实际值最为接近，即本方案的仿真精度最高。
Figure BDA0001773973230000131
由于寄生电阻是根据器件的版图而定，在获取寄生电阻前，需先确定器件的版图。在一实施例中，在获取功率器件寄生电阻之前，还包括：设置功率器件的参数和版图参数，生成功率器件的版图，获取功率器件的寄生电阻具体为获取当前版图下的功率器件的寄生电阻，即生成功率器件版图后，读取版图中的相关参数信息，将相关参数代入上述寄生电阻的计算步骤中，得到当前版图参数下的功率器件寄生电阻的阻值。在一实施例中，设置功率器件的参数包括设置功率器件的长和宽，由此确定功率器件的尺寸，设置版图参数包括设置功率器件的指条数和金属层结构。根据器件的尺寸和指条数可以确定版图中单个指条的尺寸，其中，器件总宽＝单个指条的宽度*指条数，指条数越多，版图的宽长比越小，因此可通过参数设置单元调节版图的宽长比。金属层包括顶层金属层和中间金属层，中间金属层一部分与各指条的源区连接并在顶层金属层处相互连接以引出共同的源极，另一部分与各指条的漏区连接并在顶层金属层处相互连接以引出共同的漏极，中间金属层的层数可根据实际情况设定，层数越多，寄生电阻越小，但是也会导致电极引出区域越厚。
在计算功率器件寄生电阻之前，还包括输入电路图，该电路图为功率器件的电路图，电路图为逻辑关系图，在明确电路图的基础上生成具体的器件版图。
在功率器件沟道阻抗较小时，如功率器件的总沟道宽度大于5㎜或者沟道阻抗小于500mΩ时，器件的寄生阻抗影响比较大，采用传统的仿真方法偏差较大，此时可采用本方案的仿真方法进行高精度的仿真，当功率器件沟道阻抗较大时，器件的寄生阻抗影响比较小或忽略不计时，为节省仿真时间，可采用常规方法进行仿真，因此在利用本方案的仿真方法进行仿真之前还可包括对功率器件进行判断，当功率器件的总沟道宽度大于5㎜或者沟道阻抗小于500mΩ时，利用本方案的仿真方法对功率器件进行仿真。
本发明还公开了一种仿真工具，用于对功率器件进行仿真，功率器件包含N个指条结构，各指条结构包含一源区和一漏区，功率器件还包括金属层，金属层包括位于顶层的一源极金属条和一漏极金属条，还包括连接各源区至源极金属条以引出共同源极的第一中间层和连接各漏区至漏极金属条以引出共同漏极的第二中间层。功率器件的结构已在上文中详细介绍，此处不再赘述。
如图6，仿真工具包括参数化单元和前仿真单元。其中，参数化单元包括一算法单元，算法单元用于算法单元用于根据各指条结构的连接关系建立功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure BDA0001773973230000151
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，Rc为漏极金属条的电阻，RS为连接一源区至源极金属条的第一中间层的金属电阻，RD为连接一漏区至漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻，还用于计算等效电阻模型的电阻，功率器件的电阻为等效电阻模型的电阻以及根据功率器件的电阻获取功率器件的寄生电阻，功率器件的寄生电阻等于功率器件的电阻减去功率器件的沟道电阻。前仿真单元用于读取功率器件的寄生电阻并根据寄生电阻对功率器件进行前仿真。
上述仿真工具，由于设置有参数化单元，利用参数化单元可以获取高精度的寄生电阻。仿真工具中的前仿真单元可以读取到参数化单元中的寄生电阻值，并根据寄生电阻进行前仿真，即相比于传统的前仿真，本方案中的前仿真单元考虑了功率器件的寄生电阻并进行仿真，因此仿真结果的精度也更高。
在一实施例中，如图6所示，参数化单元还包含有一参数设置单元，参数设置单元用于设置功率器件参数和版图参数。由于寄生电阻是根据器件的版图而定，在获取寄生电阻前，需先确定器件的版图。通过参数设置单元可设置功率器件的参数和版图参数，在参数设置完成后仿真工具会自动生成对应的版图，然后算法单元会获取版图的相关参数，通过内设的算法完成寄生电阻的计算。在一实施例中，为方便读取具体的寄生电阻值，仿真工具还包括参数显示界面，可以自动显示寄生电阻的阻值。具体的，设置功率器件的参数包括设置功率器件的长和宽，由此确定功率器件的尺寸，设置版图参数包括设置功率器件的指条数和金属层结构。根据器件的尺寸和指条数可以确定版图中单个指条的尺寸，其中，器件总宽＝单个指条的宽度*指条数，指条数越多，版图的宽长比越小，因此可通过参数设置单元调节版图的宽长比。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种功率器件电阻的仿真方法，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极；
其特征在于，所述电阻的仿真方法包括：
根据N个所述指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure FDA0001773973220000011
Figure FDA0001773973220000012
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；
计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻。
2.一种功率器件仿真方法，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极；
其特征在于，所述功率器件仿真方法包括：
步骤A：获取所述功率器件的电阻，所述获取所述功率器件电阻的方法包括：
根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure FDA0001773973220000021
Figure FDA0001773973220000022
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻；
计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻；
步骤B：读取所述功率器件的电阻并计算所述功率器件的寄生电阻，所述功率器件的寄生电阻等于所述功率器件的电阻减去所述功率器件的沟道电阻；
步骤C：获取所述功率器件的寄生电阻并根据所述功率器件的寄生电阻对所述功率器件进行前仿真。
3.如权利要求2所述的仿真方法，其特征在于，在所述获取所述功率器件寄生电阻之前还包括：设置所述功率器件的参数和版图参数，生成所述功率器件的版图，所述获取所述功率器件的电阻具体为获取当前版图下的功率器件的电阻。
4.如权利要求3所述的仿真方法，其特征在于，
所述设置所述功率器件的参数包括设置所述功率器件的长和宽；
所述设置所述版图的参数包括设置所述功率器件指条数和设置金属层。
5.如权利要求2所述的仿真方法，其特征在于，还包括，在获取到所述功率器件的寄生电阻后将所述寄生电阻在参数显示界面显示出来。
6.如权利要求2所述的仿真方法，其特征在于，所述仿真方法的仿真工具为spectre仿真工具，所述获取所述功率器件的寄生电阻具体为将所述寄生电阻写入spectre网表中以进行前仿真。
7.如权利要求2所述的仿真方法，其特征在于，在仿真之前，还包括对所述功率器件进行判断，当所述功率器件的总沟道宽度大于5㎜或者沟道阻抗小于500mΩ时，利用所述仿真方法对所述功率器件进行仿真。
8.一种仿真工具，用于对功率器件进行仿真，所述功率器件包括：
N个指条结构，每个所述指条结构包含一源区和一漏区；
顶层金属层，包括位于顶层的一源极金属条和一漏极金属条；
中间金属层，包括第一中间层和第二中间层，所述第一中间层连接各所述源区至所述源极金属条以引出共同源极，所述第二中间层连接各所述漏区至所述漏极金属条以引出共同漏极；
其特征在于，所述仿真工具包括：
参数化单元，所述参数化单元包括一算法单元，所述算法单元用于根据各指条结构的连接关系建立所述功率器件的等效电阻模型，其中，N个指条的连接关系等效于N个电阻Rb并联，且相邻电阻Rb的电流输入端通过电阻Ra连接，相邻电阻Rb的电流输出端通过电阻Rc连接，源极为第一个电阻Rb的电流输入端，漏极为第N个电阻Rb的电流输出端，
Figure FDA0001773973220000031
Rb＝RDEV*N+RS+RD，其中，R0为源极金属条的电阻，R1为漏极金属条的电阻，RS为连接一所述源区至所述源极金属条的第一中间层的金属电阻，RD为连接一所述漏区至所述漏极金属条的第二中间层金属电阻，RDEV为功率器件的沟道电阻，还用于计算所述等效电阻模型的电阻，所述功率器件的电阻为所述等效电阻模型的电阻以及根据所述功率器件的电阻获取所述功率器件的寄生电阻，所述功率器件的寄生电阻等于所述功率器件的电阻减去所述功率器件的沟道电阻；
前仿真单元：用于读取所述功率器件的寄生电阻并根据所述寄生电阻对所述功率器件进行前仿真。
9.如权利要求8所述的仿真工具，其特征在于，所述参数化单元还包括参数设置单元，所述参数设置单元用于设置所述功率器件参数和版图参数。
10.如权利要求8所述的仿真工具，其特征在于，所述仿真工具还包含参数显示界面，用于显示所述寄生电阻。
CN201810961688.8A 2018-08-22 2018-08-22 功率器件及其电阻的仿真方法与功率器件的仿真工具 Active CN110895648B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810961688.8A CN110895648B (zh) 2018-08-22 2018-08-22 功率器件及其电阻的仿真方法与功率器件的仿真工具
PCT/CN2019/100683 WO2020038268A1 (zh) 2018-08-22 2019-08-15 功率器件及其电阻的仿真方法与功率器件的仿真工具
KR1020217008200A KR102506118B1 (ko) 2018-08-22 2019-08-15 전력 장치 및 이의 저항 시뮬레이션 방법, 및 전력 장치 시뮬레이션 도구
US17/053,550 US11188700B2 (en) 2018-08-22 2019-08-15 Power device and resistance simulation method therefor, and power device simulation tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810961688.8A CN110895648B (zh) 2018-08-22 2018-08-22 功率器件及其电阻的仿真方法与功率器件的仿真工具

Publications (2)

Publication Number Publication Date
CN110895648A true CN110895648A (zh) 2020-03-20
CN110895648B CN110895648B (zh) 2021-08-24

Family

ID=69592238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810961688.8A Active CN110895648B (zh) 2018-08-22 2018-08-22 功率器件及其电阻的仿真方法与功率器件的仿真工具

Country Status (4)

Country Link
US (1) US11188700B2 (zh)
KR (1) KR102506118B1 (zh)
CN (1) CN110895648B (zh)
WO (1) WO2020038268A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113128160A (zh) * 2021-04-28 2021-07-16 华虹半导体(无锡)有限公司 集成电路的仿真模型的建立方法
CN114141650A (zh) * 2021-11-30 2022-03-04 上海华力集成电路制造有限公司 一种拆分FinFET晶体管电阻的方法
CN114742009A (zh) * 2022-06-13 2022-07-12 成都复锦功率半导体技术发展有限公司 一种功率器件版图设计方法、芯片及终端
WO2022156154A1 (zh) * 2021-01-19 2022-07-28 长鑫存储技术有限公司 仿真方法、装置、电源线拓扑网络、测试电路及存储介质
WO2022213515A1 (zh) * 2021-04-07 2022-10-13 长鑫存储技术有限公司 电路仿真方法及设备
CN116632004A (zh) * 2023-07-21 2023-08-22 上海韬润半导体有限公司 一种并联mos管、差分对、布图方法及集成电路
US11900038B2 (en) 2021-01-19 2024-02-13 Changxin Memory Technologies, Inc. Simulation method and device, power wire topology network, test circuit and storage medium
US12045554B2 (en) 2021-04-07 2024-07-23 Changxin Memory Technologies, Inc. Circuit simulation method and device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330977B1 (en) * 1989-05-15 2001-12-18 Dallas Semiconductor Corporation Electronic labeling systems and methods and electronic card systems and methods
CN102291003A (zh) * 2011-07-20 2011-12-21 日银Imp微电子有限公司 一种用于三相桥式驱动的智能功率模块
US20150242008A1 (en) * 2012-08-14 2015-08-27 Christopher V. Beckman Techniques Improving Displays
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP2002100772A (ja) * 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP4867157B2 (ja) * 2004-11-18 2012-02-01 ソニー株式会社 高周波トランジスタの設計方法、および、マルチフィンガーゲートを有する高周波トランジスタ
US7743349B2 (en) * 2004-12-31 2010-06-22 Tela Innovations, Inc. Method and system for finding an equivalent circuit representation for one or more elements in an integrated circuit
TW200809748A (en) * 2006-08-09 2008-02-16 Ind Tech Res Inst Method for simulating circuit reliability and system thereof
CN102175919B (zh) 2011-01-28 2015-11-04 上海华虹宏力半导体制造有限公司 金属硅化物薄膜电阻模型的提取方法
US8754480B2 (en) * 2011-03-15 2014-06-17 Integrated Device Technology, Inc. Low on-resistance power transistor having transistor stripes
US8769451B2 (en) * 2012-07-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
TW201417229A (zh) * 2012-10-18 2014-05-01 Keystone Semiconductor Corp 電晶體佈局裝置
US9331158B2 (en) * 2014-09-15 2016-05-03 Qualcomm, Incorporated Transistor devices and methods
CN107679261B (zh) * 2017-08-11 2021-03-02 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330977B1 (en) * 1989-05-15 2001-12-18 Dallas Semiconductor Corporation Electronic labeling systems and methods and electronic card systems and methods
CN102291003A (zh) * 2011-07-20 2011-12-21 日银Imp微电子有限公司 一种用于三相桥式驱动的智能功率模块
US20150242008A1 (en) * 2012-08-14 2015-08-27 Christopher V. Beckman Techniques Improving Displays
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022156154A1 (zh) * 2021-01-19 2022-07-28 长鑫存储技术有限公司 仿真方法、装置、电源线拓扑网络、测试电路及存储介质
US11900038B2 (en) 2021-01-19 2024-02-13 Changxin Memory Technologies, Inc. Simulation method and device, power wire topology network, test circuit and storage medium
WO2022213515A1 (zh) * 2021-04-07 2022-10-13 长鑫存储技术有限公司 电路仿真方法及设备
US12045554B2 (en) 2021-04-07 2024-07-23 Changxin Memory Technologies, Inc. Circuit simulation method and device
CN113128160A (zh) * 2021-04-28 2021-07-16 华虹半导体(无锡)有限公司 集成电路的仿真模型的建立方法
CN113128160B (zh) * 2021-04-28 2022-07-19 华虹半导体(无锡)有限公司 集成电路的仿真模型的建立方法
CN114141650A (zh) * 2021-11-30 2022-03-04 上海华力集成电路制造有限公司 一种拆分FinFET晶体管电阻的方法
CN114742009A (zh) * 2022-06-13 2022-07-12 成都复锦功率半导体技术发展有限公司 一种功率器件版图设计方法、芯片及终端
US11803685B1 (en) 2022-06-13 2023-10-31 Chengdu Fujin Power Semiconductor Technology Development Co., Ltd Layout design method, chip and terminal of power device
CN116632004A (zh) * 2023-07-21 2023-08-22 上海韬润半导体有限公司 一种并联mos管、差分对、布图方法及集成电路
CN116632004B (zh) * 2023-07-21 2023-10-10 上海韬润半导体有限公司 一种差分对及集成电路布图方法

Also Published As

Publication number Publication date
WO2020038268A1 (zh) 2020-02-27
US11188700B2 (en) 2021-11-30
KR20210038685A (ko) 2021-04-07
KR102506118B1 (ko) 2023-03-03
US20210240898A1 (en) 2021-08-05
CN110895648B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN110895648B (zh) 功率器件及其电阻的仿真方法与功率器件的仿真工具
US8826213B1 (en) Parasitic capacitance extraction for FinFETs
US7971171B2 (en) Method and system for electromigration analysis on signal wiring
JP2695160B2 (ja) 任意形状抵抗体の端子間抵抗計算方法
US8713498B2 (en) Method and system for physical verification using network segment current
CN105823976B (zh) 对芯片进行检测及对芯片测试结果进行验证的方法
CN110673010B (zh) 一种测算功率半导体器件的栅极内阻的方法及装置
WO2022156154A1 (zh) 仿真方法、装置、电源线拓扑网络、测试电路及存储介质
US10846451B1 (en) Methods of modelling irregular shaped transistor devices in circuit simulation
CN107195563B (zh) 寄生rc网络的提取方法
JP2784104B2 (ja) タイミングシミュレーションシステム
US9507906B2 (en) Metal interconnect modeling
JP2003233637A (ja) 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置
CN109117546B (zh) 一种显示互连线寄生电阻的方法
US10372867B2 (en) In-design real-time electrical impact verification flow
CN107066734B (zh) 提高非硅化电阻模型精度的方法及非硅化电阻模型
TWI717564B (zh) 估測電路設計的配電網路（ｐｄｎ）的供電噪聲的方法與系統
JP2005268417A (ja) 等価回路モデル作製方法
US10031989B2 (en) Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
US20110224964A1 (en) Simulation device, simulation method, and recording medium storing program
JPH07239865A (ja) 論理シミュレータ
JP2689666B2 (ja) レイアウト検証装置
CN114186528B (zh) 一种大规模阵列电路的IRDrop模拟方法
JPH06131481A (ja) 重み付き加算回路
JPH04241068A (ja) 回路シミュレーションシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant