CN110838482A - 一种柔性线路板弯折式封装方法 - Google Patents

一种柔性线路板弯折式封装方法 Download PDF

Info

Publication number
CN110838482A
CN110838482A CN201911136697.4A CN201911136697A CN110838482A CN 110838482 A CN110838482 A CN 110838482A CN 201911136697 A CN201911136697 A CN 201911136697A CN 110838482 A CN110838482 A CN 110838482A
Authority
CN
China
Prior art keywords
chip
circuit board
bonding
flexible circuit
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911136697.4A
Other languages
English (en)
Inventor
戚胜利
王健
孙彬
沈洪
李晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Shangda Electronics Co Ltd
Original Assignee
Jiangsu Shangda Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Shangda Electronics Co Ltd filed Critical Jiangsu Shangda Electronics Co Ltd
Priority to CN201911136697.4A priority Critical patent/CN110838482A/zh
Publication of CN110838482A publication Critical patent/CN110838482A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种柔性线路板弯折式封装方法，涉及线路板封装技术领域。该柔性线路板弯折式封装方法，包括以下步骤：S1、将两颗不同的芯片按照尺寸和封装要求进行排列，按照芯片焊盘面向外的方向进行组合；S2、根据芯片2的焊盘位置及柔性线路板弯折与芯片1邦定时的焊盘位置尺寸将连接线路设计在一面，利用导通孔与另一面芯片封装焊盘位置连接；S3、将芯片组合中的芯片2焊盘邦定在柔性线路板线路上。本发明中，柔性线路板与组合连接的整个过程中只需要几次的邦定作业，极大地节约了时间和生产成本，提高了生产效率；可实现多颗芯片的两面焊盘邦定，达到相比Wire Bonding单面打线更小的封装尺寸，有利于实现电子元器件小型化。

Description

一种柔性线路板弯折式封装方法
技术领域
本发明涉及线路板封装技术领域，具体为一种柔性线路板弯折式封装方法。
背景技术
芯片作为集成电路的控制及信号转换、传输的核心器件被广泛应用于电子信息行业，因为芯片工作时必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成芯片电气性能下降，封装后的芯片也更便于安装和运输，所以对芯片采用封装的方法进行保护和应用。随着电子信息技术的快速发展，将含有不同功能的多颗芯片集成封装在一个结构体中以节省电路板上空间，实现整个集成电路的小型化成为重要的发展方向。
目前被广泛应用于芯片封装领域的是Wire Bonding技术，使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或金属引线框架之间的连接，但是现有技术中产品生产受打金属线效率限制，由于打线工序只能逐个焊盘进行生产，效率低，打线工艺成本高；另外芯片只能焊盘面向上进行排列，在进行多芯片集成封装时需要的封装尺寸大，难以适应电子产品小型化，轻薄化的市场需求。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种柔性线路板弯折式封装方法，解决了现有技术中存在的缺陷与不足。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：一种柔性线路板弯折式封装方法，包括以下步骤：
S1、将两颗不同的芯片按照尺寸和封装要求进行排列，按照芯片焊盘面向外的方向进行组合；
S2、根据芯片2的焊盘位置及柔性线路板弯折与芯片1邦定时的焊盘位置尺寸将连接线路设计在一面，利用导通孔与另一面芯片封装焊盘位置连接；
S3、将芯片组合中的芯片2焊盘邦定在柔性线路板线路上；
S4、完成线路板弯折区域左右两侧端子的外形冲裁；
S5、将柔性线路板已成型的左右两侧端子向上弯折，与芯片组合中的芯片1的焊盘进行邦定，将芯片1功能引脚通过线路导通至柔性线路板焊盘面；
S6、对邦定后的芯片组合进行封胶处理，然后将封胶后的芯片拼板切割形成单颗芯片。
(三)有益效果
本发明提供了一种柔性线路板弯折式封装方法。具备以下有益效果：
1、柔性线路板与组合连接的整个过程中只需要几次的邦定作业，不需要WireBonding逐个焊盘进行打线连接，极大地节约了时间和生产成本，提高了生产效率。
2、可实现多颗芯片的两面焊盘邦定，达到相比Wire Bonding单面打线更小的封装尺寸，有利于实现电子元器件小型化。
3、布线设计灵活，容易实现多颗芯片的集成式封装，布线设计相比打线铜面积更大，封装之后的芯片载流性能及散热性能更好，可实现高性能芯片的集成式封装。
4、柔性线路板生产工艺成熟，产品性能稳定，成本低，有利于生产成本降低及大批量生产。
附图说明
图1为本发明步骤1中示意图；
图2为本发明步骤2中示意图；
图3为本发明步骤3中示意图；
图4为本发明步骤4中示意图；
图5为本发明步骤5中示意图；
图6为本发明步骤6中示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
如图1-6所示，本发明实施例提供一种柔性线路板弯折式封装方法，包括以下步骤：
S1、将两颗不同的芯片按照尺寸和封装要求进行排列，按照芯片焊盘面向外的方向进行组合；
S2、根据芯片2的焊盘位置及柔性线路板弯折与芯片1邦定时的焊盘位置尺寸将连接线路设计在一面，利用导通孔与另一面芯片封装焊盘位置连接；
S3、将芯片组合中的芯片2焊盘邦定在柔性线路板线路上；
S4、完成线路板弯折区域左右两侧端子的外形冲裁；
S5、将柔性线路板已成型的左右两侧端子向上弯折，与芯片组合中的芯片1的焊盘进行邦定，将芯片1功能引脚通过线路导通至柔性线路板焊盘面；
S6、对邦定后的芯片组合进行封胶处理，起到隔绝芯片与外部环境的保护作用，最后进行裂片处理，然后将封胶后的芯片拼板切割形成单颗芯片。
本发明中，柔性线路板与组合连接的整个过程中只需要几次的邦定作业，不需要Wire Bonding逐个焊盘进行打线连接，极大地节约了时间和生产成本，提高了生产效率；可实现多颗芯片的两面焊盘邦定，达到相比Wire Bonding单面打线更小的封装尺寸，有利于实现电子元器件小型化；布线设计灵活，容易实现多颗芯片的集成式封装，布线设计相比打线铜面积更大，封装之后的芯片载流性能及散热性能更好，可实现高性能芯片的集成式封装；柔性线路板生产工艺成熟，产品性能稳定，成本低，有利于生产成本降低及大批量生产，本发明实施例中是对两个芯片的封装进行介绍，但是本发明的封装包括但不限于两个芯片。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (1)

1.一种柔性线路板弯折式封装方法，其特征在于：包括以下步骤：
S1、将两颗不同的芯片按照尺寸和封装要求进行排列，按照芯片焊盘面向外的方向进行组合；
S2、根据芯片2的焊盘位置及柔性线路板弯折与芯片1邦定时的焊盘位置尺寸将连接线路设计在一面，利用导通孔与另一面芯片封装焊盘位置连接；
S3、将芯片组合中的芯片2焊盘邦定在柔性线路板线路上；
S4、完成线路板弯折区域左右两侧端子的外形冲裁；
S5、将柔性线路板已成型的左右两侧端子向上弯折，与芯片组合中的芯片1的焊盘进行邦定，将芯片1功能引脚通过线路导通至柔性线路板焊盘面；
S6、对邦定后的芯片组合进行封胶处理，然后将封胶后的芯片拼板切割形成单颗芯片。
CN201911136697.4A 2019-11-19 2019-11-19 一种柔性线路板弯折式封装方法 Pending CN110838482A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911136697.4A CN110838482A (zh) 2019-11-19 2019-11-19 一种柔性线路板弯折式封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911136697.4A CN110838482A (zh) 2019-11-19 2019-11-19 一种柔性线路板弯折式封装方法

Publications (1)

Publication Number Publication Date
CN110838482A true CN110838482A (zh) 2020-02-25

Family

ID=69576694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911136697.4A Pending CN110838482A (zh) 2019-11-19 2019-11-19 一种柔性线路板弯折式封装方法

Country Status (1)

Country Link
CN (1) CN110838482A (zh)

Similar Documents

Publication Publication Date Title
US10651146B2 (en) Chip packaging structure and manufacturing method for the same
JPH06283650A (ja) 半導体装置
TW201215261A (en) Power-converting module
KR20030017676A (ko) 듀얼 다이 패키지
JP2005191342A (ja) 半導体装置およびその製造方法
JP2001274316A (ja) 半導体装置及びその製造方法
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
CN103779343A (zh) 功率半导体模块
CN110838482A (zh) 一种柔性线路板弯折式封装方法
CN100468728C (zh) 多芯片半导体封装结构及封装方法
JP7141497B1 (ja) システム・イン・パッケージ
CN113582128A (zh) 一种硅麦叠装wb封装工艺
KR20020085102A (ko) 칩 적층형 반도체 패키지
CN110828411A (zh) 一种多芯片邦定后弯折式封装结构及方法
CN101834162A (zh) 芯片封装结构及方法
JP2007150044A (ja) 半導体装置
CN214313183U (zh) 一种无框架超薄正面引出tvs芯片封装结构
JP4750076B2 (ja) 半導体装置の製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN108682657B (zh) 一种大功率固态继电器封装结构
CN219267648U (zh) 一种半导体芯片封装结构
CN210723009U (zh) 带有转接板的qfn结构
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JP4839387B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200225