CN110677153A - 可扩展分频比范围的高速分频器 - Google Patents
可扩展分频比范围的高速分频器 Download PDFInfo
- Publication number
- CN110677153A CN110677153A CN201910978018.1A CN201910978018A CN110677153A CN 110677153 A CN110677153 A CN 110677153A CN 201910978018 A CN201910978018 A CN 201910978018A CN 110677153 A CN110677153 A CN 110677153A
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency divider
- division
- divide
- ratio range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了可扩展分频比范围的高速分频器,包括:分频器模块及与分频器模块相连的扩展分频单元,所述分频器模块通过多级的分频器单元级联而成,扩展分频单元连接于最后一个分频器单元上。本发明解决了传统的基于除2/除3分频器单元的结构的可编程分频器存在的分频比范围受限的问题,在最后一级除2/除3分频器单元后引入了可编程计数器,使分频比范围得到进一步扩展。
Description
技术领域
本发明涉及分频器领域,尤其涉及可扩展分频比范围的高速分频器及分频方法。
背景技术
分频器在我们的生活中随处可见,其中,可编程分频器是一种能够把输入的高频率信号经过处理输出低频率信号的装置。传统的分频器分频比范围相当受限,最大分频比与最小分频比之比近似等于2,因此,需要寻求可以扩展分频比范围的可编程分频器,同时要求结构简单,成本低昂,易于推广的可编程分频器。
发明内容
本发明的目的在于,针对上述问题,提出可扩展分频比范围的高速分频器及分频方法,使分频比范围得到进一步扩展,并根据需要扩展分频比范围。
可扩展分频比范围的高速分频器,包括:分频器模块及与分频器模块相连的扩展分频单元,所述分频器模块通过多级的分频器单元级联而成,扩展分频单元连接于最后一个分频器单元上。
进一步地,所述分频器单元均采用相同结构,用于简化结构设计。
进一步地,所述分频器单元采用除2/除3的分频器单元。
进一步地,所述扩展分频单元采用可编程分频器。
可扩展分频比范围的高速分频器的分频方法,包括
根据设计的分频器单元和扩展分频单元的数量n计算扩展分频单元的可扩展范围:
当Pn都等于0时,扩展分频单元的最小分频比为:2nM;
当Pn都等于1时,扩展分频单元的最大分频比为:2nM+2n-1;
其中,Pn为第n级除2/除3分频单元的逻辑可编程输入,M为十进制可编程计数器的实际分频比。
进一步地,所述扩展分频单元通过选择不同的实际分频比M,设置最小分频比和最大分频比。
本发明的有益效果:本发明解决了传统的基于除2/除3分频器单元的结构的可编程分频器存在的分频比范围受限的问题,在最后一级除2/除3分频器单元后引入了可编程计数器,使分频比范围得到进一步扩展;同时本发明结构简单,易于实现,方便维护。
附图说明
图1是可扩展分频比范围的高速分频器示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解,现对照附图说明本发明的具体实施方式。
如图1所示,可扩展分频比范围的高速分频器,包括:分频器模块及与分频器模块相连的扩展分频单元,所述分频器模块通过多级的分频器单元级联而成,扩展分频单元连接于最后一个分频器单元上;所述分频器单元均采用相同结构,用于简化结构设计,所述分频器单元采用除2/除3的分频器单元,所述扩展分频单元采用可编程分频器。
Fin是输入频率,Fon是第n级除2/除3分频单元的频率输出,modn第n级除2/除3分频器单元的模输出,Fout是输出频率,Pn为第n级除2/除3分频器单元的逻辑可编程输入,M为十进制可编程计数器的实际分频比。
可扩展分频比范围的高速分频器的分频方法,包括:根据设计的分频器单元和扩展分频单元的数量n计算扩展分频单元的可扩展范围,当Pn都等于0时,扩展分频单元的最小分频比为:2nM;当Pn都等于1时,扩展分频单元的最大分频比为:2nM+2n-1;其中,Pn为第n级除2/除3分频单元的逻辑可编程输入,M为十进制可编程计数器的实际分频比。
这种可扩展分频比范围的可编程分频器的最小分频比为2nM(所有pn都等于0),最大分频比为2nM+2n-1(所有pn都等于1),可以看出,通过选择不同的分频比M就可以独立设置最小和最大分频比,分频比范围得到扩展。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (6)
1.可扩展分频比范围的高速分频器,其特征在于,包括:分频器模块及与分频器模块相连的扩展分频单元,所述分频器模块通过多级的分频器单元级联而成,扩展分频单元连接于最后一个分频器单元上。
2.根据权利要求1所述的可扩展分频比范围的高速分频器,其特征在于,所述分频器单元均采用相同结构,用于简化结构设计。
3.根据权利要求1所述的可扩展分频比范围的高速分频器,其特征在于,所述分频器单元采用除2/除3的分频器单元。
4.根据权利要求1所述的可扩展分频比范围的高速分频器,其特征在于,所述扩展分频单元采用可编程分频器。
5.可扩展分频比范围的高速分频器的分频方法,其特征在于,包括
根据设计的分频器单元和扩展分频单元的数量n计算扩展分频单元的可扩展范围:
当Pn都等于0时,扩展分频单元的最小分频比为:2nM;
当Pn都等于1时,扩展分频单元的最大分频比为:2nM+2n-1;
其中,Pn为第n级除2/除3分频单元的逻辑可编程输入,M为十进制可编程计数器的实际分频比。
6.根据权利要求5所述的可扩展分频比范围分频方法,其特征在于,所述扩展分频单元通过选择不同的实际分频比M,设置最小分频比和最大分频比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910978018.1A CN110677153A (zh) | 2019-10-15 | 2019-10-15 | 可扩展分频比范围的高速分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910978018.1A CN110677153A (zh) | 2019-10-15 | 2019-10-15 | 可扩展分频比范围的高速分频器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110677153A true CN110677153A (zh) | 2020-01-10 |
Family
ID=69082532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910978018.1A Withdrawn CN110677153A (zh) | 2019-10-15 | 2019-10-15 | 可扩展分频比范围的高速分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110677153A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104113325A (zh) * | 2013-04-19 | 2014-10-22 | 中兴通讯股份有限公司 | 一种多模可编程分频器 |
CN107565964A (zh) * | 2017-08-26 | 2018-01-09 | 复旦大学 | 一种扩展分频比的可编程分频器 |
CN110504961A (zh) * | 2019-07-05 | 2019-11-26 | 加驰(厦门)微电子股份有限公司 | 一种多模预分频器及其分频方法 |
-
2019
- 2019-10-15 CN CN201910978018.1A patent/CN110677153A/zh not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104113325A (zh) * | 2013-04-19 | 2014-10-22 | 中兴通讯股份有限公司 | 一种多模可编程分频器 |
CN107565964A (zh) * | 2017-08-26 | 2018-01-09 | 复旦大学 | 一种扩展分频比的可编程分频器 |
CN110504961A (zh) * | 2019-07-05 | 2019-11-26 | 加驰(厦门)微电子股份有限公司 | 一种多模预分频器及其分频方法 |
Non-Patent Citations (1)
Title |
---|
杨扬等: "可扩展分频比范围的射频可编程分频器设计", 《固体电子学研究与进展》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5547569B2 (ja) | パラレルシリアル変換装置 | |
CN100568735C (zh) | 分频器 | |
CN1589425A (zh) | 无假信号的时钟选择切换 | |
US6121801A (en) | Non-integer clock divider | |
WO2013098127A1 (en) | High-speed frequency divider architecture | |
CN102684654A (zh) | 时钟信号发生器 | |
CN111404550B (zh) | 模数转换器及其时钟产生电路 | |
CN101217277B (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
JP2018112861A (ja) | 乱数生成装置、集積回路 | |
CN103297037A (zh) | 一种基于模块化的多模分频器 | |
CN110311672B (zh) | 一种低延迟的高频时钟分频电路、分频器及分频方法 | |
CN110677153A (zh) | 可扩展分频比范围的高速分频器 | |
CN113708756A (zh) | 任意整数分频器及其分频方法 | |
EP3350928B1 (en) | High-speed programmable clock divider | |
US9590637B1 (en) | High-speed programmable frequency divider with 50% output duty cycle | |
CN115576884B (zh) | 占空比可调节的单端时钟转差分电路 | |
CN105811971A (zh) | 基于计数器的可变频时钟源和fpga器件 | |
CN108777575B (zh) | 分频器 | |
US20030063699A1 (en) | Generating non-integer clock division | |
CN112290939A (zh) | 一种分频时钟产生电路及其分频方法 | |
US9966964B1 (en) | Multi-phase divider | |
CN103795402B (zh) | 同步分频电路 | |
US5694066A (en) | Low-jitter, non-slip clock generator | |
CN109787619B (zh) | 多相位时钟产生电路 | |
CN108880532B (zh) | 一种基于特征状态反馈的整数和半整数分频器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200110 |
|
WW01 | Invention patent application withdrawn after publication |