CN104113325A - 一种多模可编程分频器 - Google Patents

一种多模可编程分频器 Download PDF

Info

Publication number
CN104113325A
CN104113325A CN201310138544.XA CN201310138544A CN104113325A CN 104113325 A CN104113325 A CN 104113325A CN 201310138544 A CN201310138544 A CN 201310138544A CN 104113325 A CN104113325 A CN 104113325A
Authority
CN
China
Prior art keywords
frequency
dividing ratio
frequency unit
level
frequency dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310138544.XA
Other languages
English (en)
Other versions
CN104113325B (zh
Inventor
易律凡
彭关超
刘永才
谢豪律
周栋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201310138544.XA priority Critical patent/CN104113325B/zh
Priority to PCT/CN2013/090479 priority patent/WO2014169681A1/zh
Publication of CN104113325A publication Critical patent/CN104113325A/zh
Application granted granted Critical
Publication of CN104113325B publication Critical patent/CN104113325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种多模可编程分频器，包括：级联的2/3分频单元，不带分频比扩展位和带该扩展位的单元数分别为Ne和n-Ne；实时功耗控制电路，由n-Ne-1级两输入与门组成，第n级分频单元的分频比控制位的反向信号连接第n级分频单元的电源控制位，该反向信号、以及第n-1级分频单元的分频比控制位的反向信号连接第n级与门的输入端，第n级与门的输出端连接第n-1级分频单元的电源控制位，与第n-2级分频单元的分频比控制位的反向信号对应连接到第n-1级与门的输入端；依此类推，直至第n-Ne级分频单元和第n-Ne-1级与门；电源开关控制晶体管，其漏极连接带扩展位的分频单元的电源端，源极连接供电电源，栅极连接带扩展位的分频单元的电源控制位。本发明能避免分频器功耗浪费。

Description

一种多模可编程分频器
技术领域
本发明涉及分频器设计领域，尤其涉及一种多模可编程分频器。
背景技术
为提高系统的频谱利用率，移动通信系统大都采用频分复用技术，收发机进行通信时的信道将会根据信道占用情况、信道质量等进行实时切换。频率合成器为收发机提供载波信号，而可编程分频器则是频率合成器中的核心器件，它直接控制着信道的选择，是整个可调谐芯片设计的关键。因此，高的工作频率、宽的分频比范围、低功耗等通常是系统对分频器的一般要求。
多模可编程分频器是一种基于2/3分频单元级联来设计的可编程分频器，其分频比的范围容易扩展，并且这种结构中的模块电路基本一致，可复用性强。现有技术中一种宽范围的多模可编程分频器如图1所示，根据所需分频比的最大值确定2/3分频单元的总个数n，再根据最小分频比的值确定无需加置数端的2/3分频单元的数量Ne，各2/3分频单元串接，其中，前Ne级为标准的2/3分频级联，后面的各级为带扩展位的2/3分频级联。这种电路可以有效地扩展多模可编程分频器的分频比。
其中，传统2/3分频单元的结构如图2所示，传统2/3分频单元具有一触发信号输入端fin、一模式控制信号输入端modi、一置数端P、一触发信号输出端fo、以及一模式控制信号输出端modo；触发信号输出端fo连接于后一级2/3分频单元的触发信号输入端fin，置数端P用以接受除数信号，以选择该分频单元进行除2或除3工作模式，第一级2/3分频单元的触发信号输入端fin连接来源脉冲。带扩展位的2/3分频单元是由传统的2/3分频单元改进而来，其结构如图3所示，通过增加两个或门和一个反向器，在实现最高分频比的多模可编程分频器的基础上通过禁用部分的2/3分频单元实现分频范围的向下扩展。
传统的多模可编程分频器是采用电流型逻辑(CML，Current Mode Logic)结构的电路，其功耗非常大，且电路较复杂。基于真单相时钟(TSPC，True SinglePhase Clock)结构电路的多模可编程分频器，相比采用CML结构电路的多模可编程分频器，可以有效地降低电路的功耗。但是现有的多模可编程分频器在不同分频比下，由于每个2/3分频单元都处于工作模式下，势必造成多模可编程分频器功耗的浪费。
发明内容
有鉴于此，本发明的主要目的在于提供一种多模可编程分频器，以解决现有多模可编程分频器的功耗浪费问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种多模可编程分频器，包括：由级联的2/3分频单元构成的主分频级，所述级联的2/3分频单元中不带分频比扩展位的2/3分频单元的数量为Ne，带分频比扩展位的2/3分频单元的数量为n-Ne，Ne为所述多模可编程分频器的有效位数，
所述多模可编程分频器还包括：实时功耗控制电路和电源开关控制晶体管，
所述实时功耗控制电路由n-Ne-1级两输入与门组成，第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]连接第n级2/3分频单元的电源控制位power_ctrl；第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]、以及第n-1级2/3分频单元的分频比控制位P[n-1]的反向信号Pinv[n-1]，对应连接到第n级与门的两输入端，第n级与门的输出端一方面连接到第n-1级2/3分频单元的Power_ctrl端，另一方面与第n-2级2/3分频单元的分频比控制位P[n-2]的反向信号Pinv[n-2]对应连接到第n-1级与门的两输入端；依此类推，直至第n-Ne级2/3分频单元和第n-Ne-1级与门；
所述电源开关控制晶体管的漏极连接相应带分频比扩展位的2/3分频单元的电源端，源极连接供电电源，栅极连接相应带分频比扩展位的2/3分频单元的Power_ctrl端。
较佳的，所述级联的2/3分频单元的总数n根据所需最大分频比确定，所述最大分频比为2n+1-1，所述多模可编程分频器的最小分频比根据所述多模可编程分频器的有效位数Ne确定，所述最小分频比为2Ne+1。
较佳的，所述带分频比扩展位的2/3分频单元，其扩展位的反向信号输出P2inv为实时控制信号，power_ctrl为被控端，3个触发器DFF1、DFF2、DFF3是含双输入D1、D2的触发器，DFF4是单输入触发器，所有触发器的时钟来源于触发信号输入端fin；DFF4的QB端接触发信号输出端fo；DFF3的D2端接模式控制信号输入端modi，D1端接DFF4的Q端；DFF2的D2端接置数端P1，D1端接DFF3的Q端；DFF1的D2端接DFF2的QB端，D1端接DFF4的QB端、即fo；DFF4的D端接DFF1的Q端；置数端P2接反向器INV1的输入端，INV1的输出端接P2inv和与门AND1的输入端，DFF3的输出Q端同时接到AND1的另一个输入端，AND1的输出端接到模式控制信号输出端modo；P1和P2也接到与门AND2的输入端，AND2的输出端接到PO12；所有DFF的源端Vt接到电源开关控制晶体管的漏极，电源开关控制晶体管的栅极接到power_ctrl，电源开关控制晶体管的源端接到电源。
较佳的，所述带分频比扩展位的2/3分频单元采用真单相时钟D触发器TSPC DFF。
较佳的，所述带分频比扩展位的2/3分频单元采用内置与门的TSPC DFF。
较佳的，所述电源开关控制晶体管为P沟道场效应晶体管PMOS。
本发明所提供的一种多模可编程分频器，通过增设的实时功耗控制电路和电源开关控制晶体管，能够实时地控制多模分频器在不同分频比下2/3分频单元的工作状况，有效地避免多模可编程分频器功耗的浪费。
附图说明
图1为现有技术中一种宽范围的多模可编程分频器的结构示意图；
图2为现有技术中传统2/3分频单元的结构示意图；
图3为现有技术中带扩展位的2/3分频单元的结构示意图；
图4为本发明实施例的一种多模可编程分频器的结构示意图；
图5为本发明实施例的一种2/3分频单元的结构示意图；
图6为本发明实施例的一种TSPC DFF的电路结构示意图；
图7为本发明实施例的一种内置与门的TSPC DFF的电路结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
本发明实施例提供的一种多模可编程分频器，如图4所示，包括：由级联的2/3分频单元构成的主分频级，所述级联的2/3分频单元中不带分频比扩展位的2/3分频单元的数量为Ne，带分频比扩展位的2/3分频单元的数量为n-Ne，Ne为所述多模可编程分频器的有效位数；所述级联的2/3分频单元的总数n根据所需最大分频比确定，所述最大分频比为2n+1-1，所述多模可编程分频器的最小分频比根据所述多模可编程分频器的有效位数Ne确定，所述最小分频比为2Ne+1；在图4所示的结构图中，前Ne级为标准的2/3分频单元(即不带分频比扩展位的2/3分频单元)级联，后续的n-Ne级为带分频比扩展位的2/3分频单元级联；
该多模可编程分频器还包括：实时功耗控制电路和电源开关控制晶体管，其中，
实时功耗控制电路由n-Ne-1级两输入与门组成，第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]连接第n级2/3分频单元的电源控制位power_ctrl；第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]、以及第n-1级2/3分频单元的分频比控制位P[n-1]的反向信号Pinv[n-1]，对应连接到第n级与门的两输入端，第n级与门的输出端一方面连接到第n-1级2/3分频单元的Power_ctrl端，另一方面与第n-2级2/3分频单元的分频比控制位P[n-2]的反向信号Pinv[n-2]对应连接到第n-1级与门的两输入端；依此类推，直至第n-Ne级2/3分频单元和第n-Ne-1级与门。
在图4所示的结构图中，fin表示触发信号输入端，fo表示触发信号输出端，modi表示模式控制信号输入端，modo表示模式控制信号输出端，power_ctrl表示电源控制位。
电源开关控制晶体管的漏极连接所述带分频比扩展位的2/3分频单元的电源端，源极连接供电电源。较佳的，所述电源开关控制晶体管可以是P沟道场效应晶体管(PMOS管)。
其中，本发明实施例中多模可编程分频器内带分频比扩展位的2/3分频单元，其结构如图5所示，本发明实施例的带分频比扩展位的2/3分频单元，是基于现有技术中带分频比扩展位的2/3分频单元改进来实现的；本发明实施例的带分频比扩展位的2/3分频单元，其扩展位P[n]的反向信号输出P2inv为实时控制信号，power_ctrl为被控端，3个触发器DFF1、DFF2、DFF3是含双输入D1、D2的触发器，DFF4是单输入触发器，所有触发器的时钟来源于触发信号输入端fin；DFF4的QB端接输出fo(即触发信号输出端)；DFF3的D2端接模式控制信号输入端modi，D1端接DFF4的Q端；DFF2的D2端接P1端(置数端)，D1端接DFF3的Q端；DFF1的D2端接DFF2的QB端，D1端接DFF4的QB端、即fo；DFF4的D端接DFF1的Q端；P2端(置数端)接INV1(反向器)的输入端，INV1的输出端接P2inv和AND1(与门)的输入端，DFF3的输出Q端同时接到AND1的另一个输入端，AND1的输出端接到模式控制信号输出端modo；P1和P2也接到AND2(与门)的输入端，AND2的输出端接到PO12；所有DFF的源端Vt接到电源开关控制晶体管(如PMOS管PM1)的漏极，电源开关控制晶体管(如PM1)的栅极接到power_ctrl，电源开关控制晶体管(如PM1)的源端接到电源。电源开关控制晶体管PM1的漏极连接2/3分频单元的源端Vt，源极连接供电电源，那么电源开关控制晶体管根据power_ctrl接收到的信号来控制给对应2/3分频单元的电源连接或断开，进而实现对多模可编程分频器功耗的实时控制。
较佳的，本发明实施例中带分频比扩展位的2/3分频单元可以采用如图6所示的TSPC DFF的电路结构，该电路采用了优化毛刺和电荷共享效应的技术，从而能够提高多模可编程分频器的工作速度；
较佳的，本发明实施例中带分频比扩展位的2/3分频单元还可以采用图7所示的内置与门的TSPC DFF的电路结构，通常情况下，与门和D触发器是两个不同部分，而图7所示结构是在图6所示结构基础上的改进，它将与门和D触发器结合在一起，即仅增加D2端连接的PMOS管PM1和NMOS管NM1，实现了与门和图6的功能，从而缩短关键路径的长度，减少晶体管的个数，提高工作频率，降低功耗。
综上所述，本发明实施例的多模可编程分频器，通过增设的实时功耗控制电路和电源开关控制晶体管，能够实时地控制多模分频器在不同分频比下2/3分频单元的工作状况，有效地避免多模可编程分频器功耗的浪费；另外，本发明实施例的电路结构简单，只在原多模可编程分频器基础上增加一系列与门和PMOS管，而且所增加的门电路工作在输出信号频率，不增加额外功耗。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (6)

1.一种多模可编程分频器，包括：由级联的2/3分频单元构成的主分频级，所述级联的2/3分频单元中不带分频比扩展位的2/3分频单元的数量为Ne，带分频比扩展位的2/3分频单元的数量为n-Ne，Ne为所述多模可编程分频器的有效位数，其特征在于，
所述多模可编程分频器还包括：实时功耗控制电路和电源开关控制晶体管，
所述实时功耗控制电路由n-Ne-1级两输入与门组成，第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]连接第n级2/3分频单元的电源控制位power_ctrl；第n级2/3分频单元的分频比控制位P[n]的反向信号Pinv[n]、以及第n-1级2/3分频单元的分频比控制位P[n-1]的反向信号Pinv[n-1]，对应连接到第n级与门的两输入端，第n级与门的输出端一方面连接到第n-1级2/3分频单元的Power_ctrl端，另一方面与第n-2级2/3分频单元的分频比控制位P[n-2]的反向信号Pinv[n-2]对应连接到第n-1级与门的两输入端；依此类推，直至第n-Ne级2/3分频单元和第n-Ne-1级与门；
所述电源开关控制晶体管的漏极连接相应带分频比扩展位的2/3分频单元的电源端，源极连接供电电源，栅极连接相应带分频比扩展位的2/3分频单元的Power_ctrl端。
2.根据权利要求1所述多模可编程分频器，其特征在于，所述级联的2/3分频单元的总数n根据所需最大分频比确定，所述最大分频比为2n+1-1，所述多模可编程分频器的最小分频比根据所述多模可编程分频器的有效位数Ne确定，所述最小分频比为2Ne+1。
3.根据权利要求1或2所述多模可编程分频器，其特征在于，所述带分频比扩展位的2/3分频单元，其扩展位的反向信号输出P2inv为实时控制信号，power_ctrl为被控端，3个触发器DFF1、DFF2、DFF3是含双输入D1、D2的触发器，DFF4是单输入触发器，所有触发器的时钟来源于触发信号输入端fin；DFF4的QB端接触发信号输出端fo；DFF3的D2端接模式控制信号输入端modi，D1端接DFF4的Q端；DFF2的D2端接置数端P1，D1端接DFF3的Q端；DFF1的D2端接DFF2的QB端，D1端接DFF4的QB端、即fo；DFF4的D端接DFF1的Q端；置数端P2接反向器INV1的输入端，INV1的输出端接P2inv和与门AND1的输入端，DFF3的输出Q端同时接到AND1的另一个输入端，AND1的输出端接到模式控制信号输出端modo；P1和P2也接到与门AND2的输入端，AND2的输出端接到PO12；所有DFF的源端Vt接到电源开关控制晶体管的漏极，电源开关控制晶体管的栅极接到power_ctrl，电源开关控制晶体管的源端接到电源。
4.根据权利要求1或2所述多模可编程分频器，其特征在于，所述带分频比扩展位的2/3分频单元采用真单相时钟D触发器TSPC DFF。
5.根据权利要求4所述多模可编程分频器，其特征在于，所述带分频比扩展位的2/3分频单元采用内置与门的TSPC DFF。
6.根据权利要求1或2所述多模可编程分频器，其特征在于，所述电源开关控制晶体管为P沟道场效应晶体管PMOS。
CN201310138544.XA 2013-04-19 2013-04-19 一种多模可编程分频器 Active CN104113325B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310138544.XA CN104113325B (zh) 2013-04-19 2013-04-19 一种多模可编程分频器
PCT/CN2013/090479 WO2014169681A1 (zh) 2013-04-19 2013-12-25 一种多模可编程分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310138544.XA CN104113325B (zh) 2013-04-19 2013-04-19 一种多模可编程分频器

Publications (2)

Publication Number Publication Date
CN104113325A true CN104113325A (zh) 2014-10-22
CN104113325B CN104113325B (zh) 2018-09-28

Family

ID=51709975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310138544.XA Active CN104113325B (zh) 2013-04-19 2013-04-19 一种多模可编程分频器

Country Status (2)

Country Link
CN (1) CN104113325B (zh)
WO (1) WO2014169681A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209071A (zh) * 2015-04-29 2016-12-07 珠海全志科技股份有限公司 可任意编程的双模分频器
CN107565964A (zh) * 2017-08-26 2018-01-09 复旦大学 一种扩展分频比的可编程分频器
CN107925412A (zh) * 2015-08-07 2018-04-17 高通股份有限公司 新型分数锁相环（pll）架构
CN110677153A (zh) * 2019-10-15 2020-01-10 成都振芯科技股份有限公司 可扩展分频比范围的高速分频器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903858A2 (de) * 1997-09-18 1999-03-24 Siemens Aktiengesellschaft Frequenzteiler mit geringem Stromverbrauch
US6067339A (en) * 1997-09-18 2000-05-23 Siemens Aktiengesellschaft Frequency divider with lower power consumption
CN1604475A (zh) * 2003-09-29 2005-04-06 联发科技股份有限公司 可编程多模数分频器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903858A2 (de) * 1997-09-18 1999-03-24 Siemens Aktiengesellschaft Frequenzteiler mit geringem Stromverbrauch
US6067339A (en) * 1997-09-18 2000-05-23 Siemens Aktiengesellschaft Frequency divider with lower power consumption
CN1604475A (zh) * 2003-09-29 2005-04-06 联发科技股份有限公司 可编程多模数分频器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209071A (zh) * 2015-04-29 2016-12-07 珠海全志科技股份有限公司 可任意编程的双模分频器
CN106209071B (zh) * 2015-04-29 2019-02-19 珠海全志科技股份有限公司 可任意编程的双模分频器
CN107925412A (zh) * 2015-08-07 2018-04-17 高通股份有限公司 新型分数锁相环（pll）架构
CN107565964A (zh) * 2017-08-26 2018-01-09 复旦大学 一种扩展分频比的可编程分频器
CN107565964B (zh) * 2017-08-26 2020-12-18 复旦大学 一种扩展分频比的可编程分频器
CN110677153A (zh) * 2019-10-15 2020-01-10 成都振芯科技股份有限公司 可扩展分频比范围的高速分频器

Also Published As

Publication number Publication date
WO2014169681A1 (zh) 2014-10-23
CN104113325B (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
TWI429188B (zh) 以特高頻操作之雙模數預除器電路
CN104113325A (zh) 一种多模可编程分频器
US20100046693A1 (en) Low power radio frequency divider
CN101378258B (zh) 一种模块化分频单元及分频器
CN103312319B (zh) 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN102739239A (zh) 高速低功耗真单相时钟2d型2/3双模分频器
US20110254605A1 (en) High speed dual modulus prescaler
CN207884599U (zh) 分频电路
CN102412836A (zh) 一种双可编程减法分频器
CN101630957B (zh) 具有自适应休眠的双模预分频器
Jia et al. A novel low-power and high-speed dual-modulus prescaler based on extended true single-phase clock logic
CN106452395A (zh) 一种多路时钟分发电路及电子设备
Guo et al. Design and optimization of dual modulus prescaler using the extended true-single-phase-clock
CN106100637B (zh) 一种计数器直接控制相位切换的多模可编程分频器结构
CN101483429A (zh) 一种0.5分频步长的多模可编程分频器
CN102710259A (zh) 高速低功耗真单相时钟双模预分频器
CN212588321U (zh) 双模预分频电路、双模分频器、锁相环及芯片
CN208299782U (zh) 一种高速低功耗四/五预分频器
TW200513029A (en) High frequency multi-selection prescaler
US7167685B2 (en) Frequency division
CN111711447A (zh) 一种预分频器及分频器
Do et al. A 2GHz programmable counter with new re-loadable D flip-flop
US6696857B1 (en) High speed CMOS dual modulus prescaler using pull down transistor
US20040021488A1 (en) Prescaler method and apparatus
CN100576747C (zh) 基于相位切换的无毛刺cmos射频分频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180622

Address after: 210012 No. 68, Bauhinia Road, Ningnan street, Yuhuatai District, Nanjing, Jiangsu

Applicant after: Nanjing Zhongxing Software Co.,Ltd.

Address before: 518057 Nanshan District high tech Industrial Park, Shenzhen, Guangdong, Ministry of justice, Zhongxing Road, South China road.

Applicant before: ZTE Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191106

Address after: 518057 Nanshan District science and Technology Industrial Park, Guangdong high tech Industrial Park, ZTE building

Patentee after: ZTE Corp.

Address before: 210012 Nanjing, Yuhuatai District, South Street, Bauhinia Road, No. 68

Patentee before: Nanjing Zhongxing Software Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221130

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Zhongxing building, science and technology south road, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee before: ZTE Corp.