CN106209071A - 可任意编程的双模分频器 - Google Patents

可任意编程的双模分频器 Download PDF

Info

Publication number
CN106209071A
CN106209071A CN201510212541.5A CN201510212541A CN106209071A CN 106209071 A CN106209071 A CN 106209071A CN 201510212541 A CN201510212541 A CN 201510212541A CN 106209071 A CN106209071 A CN 106209071A
Authority
CN
China
Prior art keywords
signal
pulse
unit
phagocytosis
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510212541.5A
Other languages
English (en)
Other versions
CN106209071B (zh
Inventor
王洪魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN201510212541.5A priority Critical patent/CN106209071B/zh
Publication of CN106209071A publication Critical patent/CN106209071A/zh
Application granted granted Critical
Publication of CN106209071B publication Critical patent/CN106209071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种可任意编程的双模分频器,包括脉冲吞噬单元和可编程分频单元;脉冲吞噬单元的第一输入端作为可任意编程的双模分频器的第一输入端,适用于接收第一信号;脉冲吞噬单元的第二输入端作为可任意编程的双模分频器的第二输入端,适用于接收控制信号;脉冲吞噬单元的输出端连接可编程分频单元的输入端;可编程分频单元的输出端作为可任意编程的双模分频器的输出端;脉冲吞噬单元根据控制信号对第一信号进行脉冲吞噬处理生成第二信号,并将其发送给可编程分频单元;可编程分频单元将第二信号按照预设子分频因数分频后生成第三信号并输出。上述可任意编程的双模分频器可实现分频因数为任意小数的分频功能,且结构简单,成本低廉,实用性强。

Description

可任意编程的双模分频器
技术领域
本发明涉及数字电路技术领域,尤其涉及一种可任意编程的双模分频器。
背景技术
在小数锁相环路中,为了实现小数分频功能,通常会采用N/N+1双模分频器控制分频,并控制分频因数N和分频因数N+1的比例,通过锁相环路的滤波,最终实现所需要的分频因数。而想实现任意的小数分频功能,则需要N/N+1的双模分频器可以任意编程控制。现有的可实现此功能的N/N+1分频器的结构比较复杂,从而增加了电路设计难度和成本。
发明内容
基于此,有必要提供一种结构简单的可任意编程的双模分频器。
一种可任意编程的双模分频器,包括脉冲吞噬单元和可编程分频单元;
所述脉冲吞噬单元的第一输入端作为所述可任意编程的双模分频器的第一输入端,适用于接收第一信号;所述脉冲吞噬单元的第二输入端作为所述可任意编程的双模分频器的第二输入端,适用于接收控制信号;所述脉冲吞噬单元的输出端连接所述可编程分频单元的输入端;所述可编程分频单元的输出端作为所述可任意编程的双模分频器的输出端;
所述脉冲吞噬单元根据所述控制信号对所述第一信号进行脉冲吞噬处理生成第二信号,并将所述第二信号发送给所述可编程分频单元;所述可编程分频单元将所述第二信号按照预设子分频因数分频处理后生成第三信号并输出。
在其中一个实施例中,所述控制信号包括使能信号和非使能信号;
所述脉冲吞噬处理为:当所述控制信号为使能信号时,所述脉冲吞噬单元将所述第一信号中与所述使能信号时间对应的预设个数的脉冲吞噬;当所述控制信号为非使能信号时,所述脉冲吞噬单元不吞噬所述第一信号中的脉冲。
在其中一个实施例中,所述预设个数为大于等于1个。
在其中一个实施例中,所述控制信号为波形为矩形波的脉冲信号,所述使能信号为逻辑“1”,所述非使能信号为逻辑“0”。
在其中一个实施例中,所述可编程分频单元的输出端与所述脉冲吞噬单元的第三输入端连接,适用于将所述第三信号输入到所述脉冲吞噬单元。
在其中一个实施例中,所述控制信号包括使能信号和非使能信号;
当所述脉冲吞噬单元检测到所述第三信号出现脉冲或脉冲消失时,所述脉冲吞噬单元检测所述控制信号是否为使能信号,若是,则所述脉冲吞噬单元将所述第一信号中与所述使能信号时间对应的预设个数的脉冲吞噬;否则,所述脉冲吞噬单元不吞噬所述第一信号中的脉冲。
在其中一个实施例中,所述脉冲吞噬单元为脉冲吞噬器。
在其中一个实施例中,所述可编程分频单元为可编程分频器。
上述可任意编程的双模分频器,通过脉冲吞噬单元和可编程分频单元对所述第一信号依次进行处理,可实现对所述第一信号的分频因数为任意小数的分频处理,且上述分频器结构简单,成本低廉,实用性强。
附图说明
图1为本发明可任意编程的双模分频器一个实施例的结构示意图;
图2为本发明可任意编程的双模分频器一个实施例中的控制信号、第一信号、第二信号和第三信号的时序波形示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下结合附图对本发明可任意编程的双模分频器的具体实施方式进行说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
现有的分频器为了实现小数分频功能,通常会将控制分频因数N和分频因数N+1的比例来实现。但是现有的分频器在实现可任意编程的问题上,电路结构比较复杂,实际难度较高且成本较高。
基于上述问题,本发明可任意编程的双模分频器的实施例中提出一种可任意编程的双模分频器,参见图1,包括脉冲吞噬单元100和可编程分频单元200。脉冲吞噬单元100的第一输入端作为可任意编程的双模分频器的第一输入端,适用于接收第一信号Ck_in。脉冲吞噬单元100的第二输入端作为可任意编程的双模分频器的第二输入端,适用于接收控制信号MC。脉冲吞噬单元100的输出端连接可编程分频单元200的输入端。可编程分频单元200的输出端作为可任意编程的双模分频器的输出端。其中,脉冲吞噬单元100根据控制信号对第一信号Ck_in进行脉冲吞噬处理生成第二信号PS_out,并将第二信号PS_out发送给可编程分频单元200。可编程分频单元200将第二信号PS_out按照预设子分频因数分频处理后生成第三信号Ck_out并输出。
上述可任意编程的双模分频器,通过脉冲吞噬单元100和可编程分频单元200对脉冲信号的依次处理,可实现对第一信号Ck_in的分频因数为任意小数的分频处理,且上述可任意编程的双模分频器结构简单,成本低廉,实用性强。
一个优选的实施例中,控制信号MC可以包括使能信号和非使能信号。所述的脉冲吞噬处理为:当控制信号MC为使能信号时,脉冲吞噬单元100将第一信号Ck_in中与使能信号时间对应的预设个数的脉冲吞噬;当控制信号MC为非使能信号时,脉冲吞噬单元100不吞噬第一信号Ck_in中的脉冲。这样,脉冲吞噬单元100将第一信号Ck_in的与使能信号时间对应的预设个数的脉冲吞噬后,将第一信号Ck_in生成第二信号PS_out,通过脉冲吞噬单元100的输出端和可编程分频单元200的输入端将第二信号PS_out输出到可编程分频单元200。可编程分频单元200将第二信号PS_out按预设子分频因数分频,生成第三信号Ck_out输出。且可编程分频单元200能够通过编程对所述预设子分频因数的具体数值进行控制。
其中,控制信号MC可以为波形为矩形波的脉冲信号,使能信号可以为逻辑“1”,对应高电平,非使能信号可以为逻辑“0”,对应低电平,且控制信号MC的频率可根据具体需要调节。通过调节控制信号MC的频率,能够使得本发明可任意编程的双模分频器的分频因数为任意可调的小数。采用脉冲信号作为控制信号MC,能够使得可任意编程的双模分频器的分频因数控制精度较高。
本实施例中,可编程分频单元200为可编程单模分频器,成本较低。在其他实施例中,可编程分频单元200还可以为其他具有可编程分频功能的结构。
参见图2,以下通过一个具体实例来对本发明可任意编程的双模分频器的工作过程进行详述。本实施例中,第一信号Ck_in和控制信号MC均为波形为矩形波的脉冲信号。可编程分频单元200为子分频因数为4的单模分频器。控制信号MC包括使能信号和非使能信号。其中,使能信号为逻辑“1”,对应高电平;非使能信号为逻辑“0”,对应低电平。当所控制信号MC为使能信号时,脉冲吞噬单元100将第一信号Ck_in中与使能信号时间对应的1个脉冲吞噬。在本实施例中,本发明可任意编程的双模分频器可实现4/5双模分频器的功能。
第一信号Ck_in的时序波形如图2中所示。第一信号Ck_in通过脉冲吞噬单元100的第一输入端输入到脉冲吞噬单元100中。脉冲吞噬单元100根据控制信号MC对第一信号Ck_in进行脉冲吞噬处理,并生成第二信号PS_out。控制信号MC的时序波形如图2中所示。在控制信号MC为使能信号时,即控制信号MC为高电平时,脉冲吞噬单元100将第一信号Ck_in中与高电平时间对应的1个脉冲吞噬;当控制信号MC为非使能信号,即控制信号MC为低电平时,脉冲吞噬单元100不吞噬第一信号Ck_in中的脉冲。第二信号PS_out的时序波形如图2中所示。
脉冲吞噬单元100将第二信号PS_out输入到可编程分频单元200以后,可编程分频单元200按照子分频因数4对第二信号PS_out进行处理,得到第三信号Ck_out。第三信号Ck_out即为本发明可任意编程的双模分频器的输出信号。第三信号Ck_out的时序波形如图2中所示。其中,第三信号Ck_out的时序波形为相对于第一信号Ck_in的时序波形为除4除5后的波形图。
本实施例中,第一信号Ck_in、第二信号PS_out和第三信号Ck_out均为波形为矩形波的脉冲信号。所说的吞噬即将第一信号Ck_in中的与使能信号时间对应的部分的1个高电平变为低电平,如图2所示。
本实施例中,本发明可任意编程的双模分频器的分频因数可以处于4和5之间,且与控制信号MC的频率相关。若控制信号MC的频率较高,则本发明可任意编程的双模分频器的分频因数会较为靠近5;若控制信号MC的频率较低,则本发明可任意编程的双模分频器的分频因数会较为靠近4。而控制信号MC的频率与本发明可任意编程的双模分频器的分频因数之间的关系为现有技术,故在此不再赘述。
另外,本实施例中,可编程分频单元200的输出端连接脉冲吞噬单元100的第三输入端,适用于将第三信号Ck_out输入到脉冲吞噬单元100。控制信号包括使能信号和非使能信号。当脉冲吞噬单元100检测到第三信号Ck_out出现脉冲或脉冲消失时,脉冲吞噬单元100检测控制信号是否为使能信号,若是,则脉冲吞噬单元100将第一信号Ck_in中与使能信号时间对应的预设个数的脉冲吞噬;否则,脉冲吞噬单元100不吞噬第一信号Ck_in中的脉冲。具体的,脉冲吞噬单元100可以在检测到第三信号Ck_out的由逻辑“0”变为逻辑“1”或由逻辑“1”变为逻辑“0”时,检测控制信号是否为使能信号。将第三信号Ck_out输入到脉冲吞噬单元100,可以使得脉冲吞噬单元100对第一信号Ck_in进行更精确的脉冲吞噬处理,使本发明可任意编程的双模分频器具有较高精度。
本实施例中,脉冲吞噬单元100可以为现有的脉冲吞噬器,故在此不再对脉冲吞噬单元100的结构进行赘述。当然,脉冲吞噬单元100还可以为其他可实现对第一信号Ck_in进行脉冲吞噬处理的结构。
可以理解的,在其他实施例中,当所控制信号MC为使能信号时,脉冲吞噬单元100还可以将第一信号Ck_in中与使能信号时间对应的k个脉冲吞噬,其中,k≥1。k的具体取值可根据需要进行设置,从而可使本发明可任意编程的双模分频器实现任意可编程双模分频器或任意可编程多模分频器的功能。由于脉冲吞噬器为现有技术,故在此不再赘述。
上述可任意编程的双模分频器,包括脉冲吞噬单元100和可编程分频单元200,通过调节控制信号MC的频率,可实现对第一信号Ck_in的分频因数为任意小数的分频处理,且结构简单,成本低廉,实用性强。
另外,本发明还提出一种分频锁相回路,包括上述可任意编程的双模分频器。由于该分频锁相回路包括上述可任意编程的双模分频器,因此,该分频锁相回路具有上述可任意编程的双模分频器所具有的所有有益效果。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种可任意编程的双模分频器,其特征在于,包括脉冲吞噬单元和可编程分频单元;
所述脉冲吞噬单元的第一输入端作为所述可任意编程的双模分频器的第一输入端,适用于接收第一信号;所述脉冲吞噬单元的第二输入端作为所述可任意编程的双模分频器的第二输入端,适用于接收控制信号;所述脉冲吞噬单元的输出端连接所述可编程分频单元的输入端;所述可编程分频单元的输出端作为所述可任意编程的双模分频器的输出端;
所述脉冲吞噬单元根据所述控制信号对所述第一信号进行脉冲吞噬处理生成第二信号,并将所述第二信号发送给所述可编程分频单元;所述可编程分频单元将所述第二信号按照预设子分频因数分频处理后生成第三信号并输出。
2.根据权利要求1所述的可任意编程的双模分频器,其特征在于,所述控制信号包括使能信号和非使能信号;
所述脉冲吞噬处理为:当所述控制信号为使能信号时,所述脉冲吞噬单元将所述第一信号中与所述使能信号时间对应的预设个数的脉冲吞噬;当所述控制信号为非使能信号时,所述脉冲吞噬单元不吞噬所述第一信号中的脉冲。
3.根据权利要求2所述的可任意编程的双模分频器,其特征在于,所述预设个数为大于等于1个。
4.根据权利要求2所述的可任意编程的双模分频器,其特征在于,所述控制信号为波形为矩形波的脉冲信号,所述使能信号为逻辑“1”,所述非使能信号为逻辑“0”。
5.根据权利要求1所述的可任意编程的双模分频器,其特征在于,所述可编程分频单元的输出端与所述脉冲吞噬单元的第三输入端连接,适用于将所述第三信号输入到所述脉冲吞噬单元。
6.根据权利要求5所述的可任意编程的双模分频器,其特征在于,所述控制信号包括使能信号和非使能信号;
当所述脉冲吞噬单元检测到所述第三信号出现脉冲或脉冲消失时,所述脉冲吞噬单元检测所述控制信号是否为使能信号,若是,则所述脉冲吞噬单元将所述第一信号中与所述使能信号时间对应的预设个数的脉冲吞噬;否则,所述脉冲吞噬单元不吞噬所述第一信号中的脉冲。
7.根据权利要求1所述的可任意编程的双模分频器,其特征在于,所述脉冲吞噬单元为脉冲吞噬器。
8.根据权利要求1至7任意一项所述的可任意编程的双模分频器,其特征在于,所述可编程分频单元为可编程分频器。
CN201510212541.5A 2015-04-29 2015-04-29 可任意编程的双模分频器 Active CN106209071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510212541.5A CN106209071B (zh) 2015-04-29 2015-04-29 可任意编程的双模分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510212541.5A CN106209071B (zh) 2015-04-29 2015-04-29 可任意编程的双模分频器

Publications (2)

Publication Number Publication Date
CN106209071A true CN106209071A (zh) 2016-12-07
CN106209071B CN106209071B (zh) 2019-02-19

Family

ID=57457483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510212541.5A Active CN106209071B (zh) 2015-04-29 2015-04-29 可任意编程的双模分频器

Country Status (1)

Country Link
CN (1) CN106209071B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756079A (zh) * 2004-09-30 2006-04-05 中国科学院微电子研究所 一种可任意编程的分频器电路及方法
US20090168947A1 (en) * 2007-05-16 2009-07-02 Industrial Technology Research Institute Programmable integer and fractional frequency divider
CN201887747U (zh) * 2010-12-09 2011-06-29 东南大学 一种低功耗可编程分频器
CN102664624A (zh) * 2012-03-29 2012-09-12 杭州电子科技大学 一种低功耗吞吐脉冲式分频器电路
CN104113325A (zh) * 2013-04-19 2014-10-22 中兴通讯股份有限公司 一种多模可编程分频器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756079A (zh) * 2004-09-30 2006-04-05 中国科学院微电子研究所 一种可任意编程的分频器电路及方法
US20090168947A1 (en) * 2007-05-16 2009-07-02 Industrial Technology Research Institute Programmable integer and fractional frequency divider
CN201887747U (zh) * 2010-12-09 2011-06-29 东南大学 一种低功耗可编程分频器
CN102664624A (zh) * 2012-03-29 2012-09-12 杭州电子科技大学 一种低功耗吞吐脉冲式分频器电路
CN104113325A (zh) * 2013-04-19 2014-10-22 中兴通讯股份有限公司 一种多模可编程分频器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《南京邮电学院学报》 *
《微电子学》 *
曲守鑫: "兼有脉冲扣除功能的吞脉冲分频器", 《南京邮电学院学报》 *

Also Published As

Publication number Publication date
CN106209071B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN104821802B (zh) 时钟生成方法及时钟生成电路
DE102014119507A1 (de) Synchronisation eines datensignals
EP2879017A3 (en) Performing an operating frequency change using a dynamic clock control technique
DE112013003268B4 (de) Differenztaktsignalgenerator
CN102361456A (zh) 一种时钟相位对齐调整电路
CN102707083B (zh) 一种电机速度计算方法
US9937886B2 (en) Receiver configuration for a control unit in a vehicle and method for generating a synchronization pulse
CN104660252B (zh) 一种具有相位调节功能的射频信号源
CN104579316B (zh) 百分之五十占空比的可编程分频器
CN106209071A (zh) 可任意编程的双模分频器
EP3350928B1 (en) High-speed programmable clock divider
US8841954B2 (en) Input signal processing device
US9319050B1 (en) Multiple synchronizable signal generators using a single field programmable gate array
CN102468847B (zh) 方波的输出方法及装置
DE102014109156A1 (de) Digitaler Phasendetektor
EP2953253A1 (en) Inverter control device and peripheral device thereof
JPH08139575A (ja) パルス出力回路
CN102468830B (zh) 一种利用多相位信号提高频率比较器精度的方法和电路
US20110096820A1 (en) Modulation Evaluation System
CN108781073B (zh) 用于稳健的锁相环设计的方法
EP2869160A1 (en) Electronic circuit with a sleep mode
CN108206688B (zh) 一种自动分流i/f转换电路的退出分流控制电路及方法
UA124966U (uk) Схема контролю
EP3068053A1 (en) A control circuit and terminal
CN105897111B (zh) 一种用于三相同步电机驱动控制的数字分频移相电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant