CN110611510A - 一种二元ldpc短码构造方法及其构造装置、终端、存储介质 - Google Patents

一种二元ldpc短码构造方法及其构造装置、终端、存储介质 Download PDF

Info

Publication number
CN110611510A
CN110611510A CN201910877570.1A CN201910877570A CN110611510A CN 110611510 A CN110611510 A CN 110611510A CN 201910877570 A CN201910877570 A CN 201910877570A CN 110611510 A CN110611510 A CN 110611510A
Authority
CN
China
Prior art keywords
matrix
base matrix
girth
ldpc
ldpc code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910877570.1A
Other languages
English (en)
Other versions
CN110611510B (zh
Inventor
姚艳军
赵飞飞
任伟龙
张霄
胡树楷
刘孟孟
章仁飞
邹永庆
张靖
黄永华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiandi Information Network Research Institute Anhui Co Ltd
Original Assignee
Tiandi Information Network Research Institute Anhui Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tiandi Information Network Research Institute Anhui Co Ltd filed Critical Tiandi Information Network Research Institute Anhui Co Ltd
Priority to CN201910877570.1A priority Critical patent/CN110611510B/zh
Publication of CN110611510A publication Critical patent/CN110611510A/zh
Application granted granted Critical
Publication of CN110611510B publication Critical patent/CN110611510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种二元LDPC短码构造方法及其构造装置、终端、存储介质。本方法主要解决现有技术中有限长LDPC码的短环问题，实现了大围长LDPC码的构造。本方法包括步骤：确定QC‑LDPC码的基矩阵，初始化基矩阵，优化基矩阵，掩模基矩阵，扩展基矩阵成为相应的校验矩阵，得围长为8的大围长LDPC码。本发明通过充分利用LDPC码的子类——QC‑LDPC码校验矩阵的分块循环特性，使其在硬件设计时可节省大量的存储空间，简化编解码器的逻辑设计，从而更有利于应用实现。另一方面，通过对基矩阵及检验矩阵进行优化掩模，可使LDPC码的围长提高至8，消除Tanner图中的短环，有效改善LDPC码的译码性能。

Description

一种二元LDPC短码构造方法及其构造装置、终端、存储介质
技术领域
本发明涉及卫星通信技术领域中的短码构造方法，尤其涉及一种二元LDPC短码构造方法及其构造装置、实现所述二元LDPC短码构造方法功能的计算机终端，存储有实现所述二元LDPC短码构造方法程序的存储介质。
背景技术
如今，LDPC码的商业应用已如火如荼地展开，包括欧洲数字电视广播卫星标准(DVB-S2)、IEEE 802.16e(即WiMAX)、中国数字电视地面广播(CDTV-T)标准以及中国移动多媒体广播(CMMB)标准等在内的许多通信系统已经采用LDPC码作为其信道编码方案。接下来，LDPC码的研究将主要集中在下一代移动通信和卫星通信等领域。其中，欧氏几何LDPC码被CCSDS分别作为深空应用和近地应用的信道编码方案。
卫星接入网络是基于卫星的多址能力而开发的全球短速率通信网络，可满足全球范围内陆、海、空、天各类平台测控通信需求，为各军兵种、政府、行业及重点目标提供泛在实时信息传输服务。相较于传统的地面通信，卫星通信链路具有非常高的传播损耗，且链路预算紧张，可提供给LDPC编解码的硬件实现条件十分苛刻。因此，卫星通信领域急需的是高效且可节省硬件资源的LDPC码构造方法。同时，有限长的LDPC码无可避免地会产生短环，大量短环会使迭代译码算法收敛速度变慢，严重降低译码算法的译码效率，从而影响LDPC码性能。故而在构造LDPC码时，必须于设计阶段就充分考虑其相应Tanner图中短环的性质，尽可能地减少短环的数量并扩大最小环的环长，实现少短环、大围长。通常称围长至少为6的LDPC码为大围长LDPC码。众所周知，围长越大，其需满足的条件越多，对应的构造难度越大。如何构造大围长的LDPC码一直是编码界的难点和热点。
发明内容
为了解决传统技术中难以构造大围长的LDPC码的技术问题，本发明提供一种二元LDPC短码构造方法及其构造装置、实现所述二元LDPC短码构造方法功能的计算机终端，存储有实现所述二元LDPC短码构造方法程序的存储介质。
为实现上述目的，本发明采用以下技术方案实现：
一种二元LDPC短码构造方法，其包括以下步骤：
(1)确定QC-LDPC码的基矩阵Hb；
(2)初始化基矩阵Hb；
(3)优化初始化后的基矩阵Hb；
(4)掩模优化后的基矩阵Hb；
(5)扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。
作为上述方案的进一步改进，基矩阵Hb的确定方法包括以下步骤：
(1a)计算扩展因子Z：
其中，n表示QC-LDPC码中的总码元数，n＝576，则
(1b)确定基矩阵Hb的维度：
令Hb为一个mb×nb的矩阵，其中mb＝24×R，R表示码率，则nb＝24，则Hb表示为
其中，pi,j代表基矩阵Hb中第i行第j列的元素，pi,j取值为区间[-1，Z)中的整数，基矩阵Hb表示24×24的零矩阵或24×24单位阵的循环移位矩阵，pi,j数值大小表示向右循环移位的次数。
作为上述方案的进一步改进，基矩阵Hb的初始化方法包括以下步骤：
(2a)将基矩阵Hb前12列的所有元素初步赋为移位值，取区间[0，23]中的随机整数，即：
pi,j＝x,x∈[0，23]，i∈[0,11]，j∈[0,11]；
(2b)将基矩阵Hb的第13列中的首行、中间行和末行的元素分别设为0，8，0；其他行元素统一设为-1，即，
p0,12＝0；p6,12＝8；p11,12＝0；pi,12＝-1,i∈[1,10]\{6}；
(2c)将基矩阵Hb的第14至第24列组成的子矩阵置为双对角矩阵，即i＝j和i＝j+1时赋值为0，其他位置为-1。
作为上述方案的进一步改进，基矩阵Hb的优化掩模方法包括：
(3)优化基矩阵，其包括以下步骤：
(3a)对基矩阵Hb作对应的Tanner图，寻找最短环并确定最短环的数目，同时得LDPC码的围长g；
(3b)在保证围长g不减小的条件下，更改前12列最短环上的移位值，使最短环数目减小，重复该步骤直至最短环数目不再降低。
作为上述方案的进一步改进，所述掩模的方法包括以下步骤：
(4a)统计前12列中每个移位值参与最短环的数目；
(4b)将参与最短环次数最多的移位值置为-1；当移位值不唯一时，随机置其中的某个移位值为-1，其余移位值保持不变；
(4c)重复步骤(4a)及(4b)，直至围长g增加。
作为上述方案的进一步改进，对基矩阵Hb的优化和掩模设置中止条件，所述中止条件为：
若LDPC码的围长g<8，重复步骤(3)和(4)，继续对基矩阵及校验矩阵进行优化和掩模；
若LDPC码的围长g＝8，则认为此时的QC-LDPC码已达到目标条件，停止优化和掩模。
作为上述方案的进一步改进，基矩阵Hb的扩展方法包括以下步骤：
当pi,j＝-1时，表示24×24的全零矩阵；
当pi,j＝c,c≠-1时，表示24×24的单位矩阵按列右循环c位后得到的矩阵。
本发明还提供一种二元LDPC短码构造装置，其应用上述任意二元LDPC短码构造方法，所述二元LDPC短码构造装置包括：
确定模块，其用于确定QC-LDPC码的基矩阵Hb；
初始化模块，其用于初始化基矩阵Hb；
优化模块，其用于对初始化后的基矩阵Hb进行优化；
掩模模块，其用于对优化后的基矩阵Hb进行掩模；
扩展模块，其用于扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。
本发明还提供一种计算机终端，其包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现上述任意二元LDPC短码构造方法的步骤。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时，实现上述任意二元LDPC短码构造方法的步骤。
与传统技术相比，本发明一方面通过利用LDPC码的子类—QC-LDPC码校验矩阵的分块循环特性，使其在硬件设计时可节省大量的存储空间，简化编解码器的逻辑设计，从而更有利于应用实现，另一方面，通过对基矩阵及检验矩阵进行优化掩模，可使LDPC码的围长提高至8，构造大围长的LDPC码，消除Tanner图中的短环，有效改善LDPC码的译码性能。
附图说明
图1为本发明实施例1提供的二元LDPC短码构造方法的功能步骤示意图。
图2为采用本发明二元LDPC短码构造方法构造的基矩阵。
图3为本发明实施例1提供的二元LDPC短码构造方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
本发明的二元LDPC短码构造方法解决现有技术中有限长LDPC码的短环问题，实现了大围长LDPC码的构造。LDPC指低密度奇偶校验码图。本发明通过充分利用LDPC码的子类——QC-LDPC码校验矩阵的分块循环特性，使其在硬件设计时可节省大量的存储空间，简化编解码器的逻辑设计，从而更有利于应用实现。另一方面，通过对基矩阵及检验矩阵进行优化掩模，可使LDPC码的围长提高至8，消除Tanner图中的短环，有效改善LDPC码的译码性能。
请参阅图1，本实施例的二元LDPC短码构造方法利用QC-LDPC码的校验矩阵H可由其对应的基矩阵Hb唯一确定的性质，首先确定QC-LDPC码的基矩阵Hb，对其进行优化掩模，最后扩展成为相应的校验矩阵H，可得围长为8的大围长LDPC码。
请结合图2，本发明的方法可主要包括以下步骤：
(1)确定QC-LDPC码的基矩阵Hb；
(2)初始化基矩阵Hb；
(3)优化初始化后的基矩阵Hb；
(4)掩模优化后的基矩阵Hb；
(5)扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。
请结合图3，其为本发明设计构造的基矩阵，该矩阵中前13列中非负移位值个数为56，围长为8，规则进行展开可得完整的校验矩阵。接下去对本方法做详细介绍。
首先，(1)确定QC-LDPC码的基矩阵Hb。
基矩阵Hb的确定方法可主要由以下步骤完成。
(1a)计算扩展因子Z:
(1b)确定基矩阵Hb的维度：
Hb一个mb×nb的矩阵，其中nb＝24，则Hb可表示为
其中，pi,j为区间[-1，Z)中的整数，其表示24×24的零矩阵或24×24单位阵的循环移位矩阵，pi,j数值大小表示向右循环移位的次数。
本发明中n表示QC-LDPC码中的总码元数，k表示信息码元数，R表示码率，H表示校验矩阵，Hb表示基矩阵，Z表示扩展因子，g表示围长。
其次，(2)初始化基矩阵
(2a)将基矩阵Hb前12列的所有元素初步赋为移位值，取区间[0，23]中的随机整数，即
pi,j＝x,x∈[0，23]，i∈[0,11]，j∈[0,11].
(2b)将基矩阵Hb的第13列中的首行、中间行和末行的元素分别设为0，8，0；其他行元素统一设为-1，即，
p0,12＝0；p6,12＝8；p11,12＝0；pi,12＝-1,i∈[1,10]\{6}.
(2c)将基矩阵Hb的第14至第24列组成的子矩阵置为双对角矩阵，即i＝j和i＝j+1时赋值为0，其他位置为-1。
接着，(3)优化基矩阵
(3a)作对应的Tanner图，寻找最短环并确定最短环的数目，同时可得LDPC码的围长g；
(3b)在保证围长g不减小的条件下，更改前12列最短环上的移位值，使最短环数目减小，重复该步骤直至最短环数目不再降低。
之后，(4)掩模优化
(4a)统计前12列中每个移位值参与最短环的数目；
(4b)将参与最短环次数最多的移位值置为-1；当移位值不唯一时，随机置其中的某个移位值为-1，其余移位值保持不变；
(4c)重复步骤(4a)及(4b)，直至围长g增加。
其中，可对基矩阵Hb的优化和掩模设置中止条件，设置中止条件的方法为：
(5a)若LDPC码的围长g<8，重复步骤(3)和(4)，继续对基矩阵及校验矩阵进行优化和掩模；
(5b)若LDPC码的围长g＝8，则认为此时的QC-LDPC码已达到目标条件，停止优化和掩模。
(6)获取校验矩阵
按照以下规则，将基矩阵Hb扩展为完整的校验矩阵H：
(6a)当pi,j＝-1时，表示24×24的全零矩阵；
(6b)当pi,j＝c,c≠-1时，表示24×24的单位矩阵按列右循环c位后得到的矩阵。
本发明与现有技术相比，具有以下优点：
1)本发明利用QC-LDPC码校验矩阵的规律性，即校验矩阵由循环移位矩阵构成，可在硬件实现时节省大量的ROM资源，有利于进行高效编码。
2)本发明通过特有的优化掩模方法，消除Tanner图中的短环，使围长提高至8，从而有效地改善LDPC码的译码性能。
实施例2
本实施例介绍了一种二元LDPC短码构造装置，本实施的二元LDPC短码构造装置与实施例1的二元LDPC短码构造方法相对应，当二元LDPC短码构造方法通过软件来实现时，其采用的软件功能框架为二元LDPC短码构造装置的构架。
二元LDPC短码构造装置包括确定模块、初始化模块、优化模块、掩模模块、扩展模块。
确定模块用于确定QC-LDPC码的基矩阵Hb；确定模块具体的基矩阵Hb的确定方法如实施例1中的步骤(1)所述，在此不再详细叙述。
初始化模块用于初始化基矩阵Hb；初始化模块具体的基矩阵Hb的初始化方法如实施例1中的步骤(2)所述，在此不再详细叙述。
优化模块用于对初始化后的基矩阵Hb进行优化；优化模块具体的基矩阵Hb的优化掩模方法如实施例1中的步骤(3)所述，在此不再详细叙述。
掩模模块用于对优化后的基矩阵Hb进行掩模；掩模模块具体的掩模方法如实施例1中的步骤(4)所述，在此不再详细叙述。
其中，对基矩阵Hb的优化和掩模设置中止条件，所述中止条件为：
若LDPC码的围长g<8，重复启动优化模块和掩模模块，继续对基矩阵及校验矩阵进行优化和掩模；
若LDPC码的围长g＝8，则认为此时的QC-LDPC码已达到目标条件，停止优化和掩模。
扩展模块用于扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。扩展模块具体的基矩阵Hb的扩展方法如实施例1中的步骤(6)所述，在此不再详细叙述。
本实施具有实施例1的相同有益效果。
实施例3
本实施例提供一种计算机终端，其包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序。所述处理器执行所述程序时实现实施例1的二元LDPC短码构造方法的步骤。
实施例1的二元LDPC短码构造方法在应用时，可以软件的形式进行应用，如设计成独立运行的程序，安装在计算机终端上，计算机终端可以是电脑、智能手机等。也可以设计成嵌入式运行的程序，安装在计算机终端上，如安装在单片机上。
实施例4
本实施例提供一种计算机可读存储介质，其上存储有计算机程序。所述程序被处理器执行时，实现实施例1的二元LDPC短码构造方法的步骤。
实施例1的二元LDPC短码构造方法在应用时，可以软件的形式进行应用，如设计成计算机可读存储介质可独立运行的程序，计算机可读存储介质可以是U盘，设计成U盾，通过U盘设计成通过外在触发启动整个方法的程序。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种二元LDPC短码构造方法，其特征在于，其包括以下步骤：
(1)确定QC-LDPC码的基矩阵Hb；
(2)初始化基矩阵Hb；
(3)优化初始化后的基矩阵Hb；
(4)掩模优化后的基矩阵Hb；
(5)扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。
2.如权利要求1所述的二元LDPC短码构造方法，其特征在于，基矩阵Hb的确定方法包括以下步骤：
(1a)计算扩展因子Z：
其中，n表示QC-LDPC码中的总码元数，n＝576，则
(1b)确定基矩阵Hb的维度：
令Hb为一个mb×nb的矩阵，其中mb＝24×R，R表示码率，则nb＝24，则Hb表示为
其中，pi,j代表基矩阵Hb中第i行第j列的元素，pi,j取值为区间[-1，Z)中的整数，基矩阵Hb表示24×24的零矩阵或24×24单位阵的循环移位矩阵，pi,j数值大小表示向右循环移位的次数。
3.如权利要求2所述的二元LDPC短码构造方法，其特征在于，基矩阵Hb的初始化方法包括以下步骤：
(2a)将基矩阵Hb前12列的所有元素初步赋为移位值，取区间[0，23]中的随机整数，即：
pi,j＝x,x∈[0，23]，i∈[0,11]，j∈[0,11]；
(2b)将基矩阵Hb的第13列中的首行、中间行和末行的元素分别设为0，8，0；其他行元素统一设为-1，即，
p0,12＝0；p6,12＝8；p11,12＝0；pi,12＝-1,i∈[1,10]\{6}；
(2c)将基矩阵Hb的第14至第24列组成的子矩阵置为双对角矩阵，即i＝j和i＝j+1时赋值为0，其他位置为-1。
4.如权利要求3所述的二元LDPC短码构造方法，其特征在于，基矩阵Hb的优化掩模方法包括：
(3)优化基矩阵，其包括以下步骤：
(3a)对基矩阵Hb作对应的Tanner图，寻找最短环并确定最短环的数目，同时得LDPC码的围长g；
(3b)在保证围长g不减小的条件下，更改前12列最短环上的移位值，使最短环数目减小，重复该步骤直至最短环数目不再降低。
5.如权利要求4所述的二元LDPC短码构造方法，其特征在于，所述掩模的方法包括以下步骤：
(4a)统计前12列中每个移位值参与最短环的数目；
(4b)将参与最短环次数最多的移位值置为-1；当移位值不唯一时，随机置其中的某个移位值为-1，其余移位值保持不变；
(4c)重复步骤(4a)及(4b)，直至围长g增加。
6.如权利要求5所述的二元LDPC短码构造方法，其特征在于，对基矩阵Hb的优化和掩模设置中止条件，所述中止条件为：
若LDPC码的围长g<8，重复步骤(3)和(4)，继续对基矩阵及校验矩阵进行优化和掩模；
若LDPC码的围长g＝8，则认为此时的QC-LDPC码已达到目标条件，停止优化和掩模。
7.如权利要求6所述的二元LDPC短码构造方法，其特征在于，基矩阵Hb的扩展方法包括以下步骤：
当pi,j＝-1时，表示24×24的全零矩阵；
当pi,j＝c,c≠-1时，表示24×24的单位矩阵按列右循环c位后得到的矩阵。
8.一种二元LDPC短码构造装置，其应用如权利要求1至7中任意一项所述的二元LDPC短码构造方法，其特征在于，所述二元LDPC短码构造装置包括：
确定模块，其用于确定QC-LDPC码的基矩阵Hb；
初始化模块，其用于初始化基矩阵Hb；
优化模块，其用于对初始化后的基矩阵Hb进行优化；
掩模模块，其用于对优化后的基矩阵Hb进行掩模；
扩展模块，其用于扩展优化掩模后的基矩阵Hb成为相应的校验矩阵H，得围长为8的大围长LDPC码。
9.一种计算机终端，其包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7中任意一项所述的二元LDPC短码构造方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时，实现如权利要求1至7中任意一项所述的二元LDPC短码构造方法的步骤。
CN201910877570.1A 2019-09-17 2019-09-17 一种二元ldpc短码构造方法及其构造装置、终端、存储介质 Active CN110611510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910877570.1A CN110611510B (zh) 2019-09-17 2019-09-17 一种二元ldpc短码构造方法及其构造装置、终端、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910877570.1A CN110611510B (zh) 2019-09-17 2019-09-17 一种二元ldpc短码构造方法及其构造装置、终端、存储介质

Publications (2)

Publication Number Publication Date
CN110611510A true CN110611510A (zh) 2019-12-24
CN110611510B CN110611510B (zh) 2021-03-23

Family

ID=68891417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910877570.1A Active CN110611510B (zh) 2019-09-17 2019-09-17 一种二元ldpc短码构造方法及其构造装置、终端、存储介质

Country Status (1)

Country Link
CN (1) CN110611510B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136540A1 (zh) * 2020-01-03 2021-07-08 华为技术有限公司 Ldpc码的编码的方法和通信装置
CN113612486A (zh) * 2021-08-16 2021-11-05 重庆大学 一种构建pbrl ldpc码的基矩阵方法、系统、装置及存储介质
CN116112125A (zh) * 2023-04-12 2023-05-12 浪潮电子信息产业股份有限公司 一种数据传输方法、装置、设备和计算机可读存储介质
WO2024005845A1 (en) * 2022-07-01 2024-01-04 Intel Corporation Enhanced design and use of longer low-density parity-check wi-fi codewords

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925615A (zh) * 2005-09-02 2007-03-07 清华大学 用于地面数字电视广播的纠错编码方法
US20080028271A1 (en) * 2006-07-25 2008-01-31 Legend Silicon Method for generating ldpc code for a ldpc based tds-ofdm system
CN101247202A (zh) * 2006-10-18 2008-08-20 北京凌讯华业科技有限公司 生成tds-ofdm系统中ldpc码的编码新方法
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法
CN103731160A (zh) * 2014-01-09 2014-04-16 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
CN103825622A (zh) * 2014-02-25 2014-05-28 盐城师范学院 一种基于掩模运算的低复杂度准循环ldpc码设计方法
CN104168030A (zh) * 2014-07-14 2014-11-26 北京邮电大学 一种基于本原域循环群两个生成元的ldpc码构造方法
CN104202059A (zh) * 2014-09-23 2014-12-10 西安空间无线电技术研究所 一种用于构造围长12 qc-ldpc码的确定性设计方法
US20150155884A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Method of and apparatus for generating spatially-coupled low-density parity-check code
CN105306072A (zh) * 2014-07-14 2016-02-03 北京邮电大学 一种基于本原域循环群生成元集的ldpc码构造方法
CN105577194A (zh) * 2015-12-22 2016-05-11 西安电子科技大学 码长固定的多码率低密度校验ldpc码构造方法
CN105915232A (zh) * 2016-04-08 2016-08-31 西安电子科技大学 一种结构化的多元速率兼容ldpc码构造方法
CN106953644A (zh) * 2017-03-15 2017-07-14 中山大学 一种基于汉明码的多元qc‑ldpc码构造方法
CN107707261A (zh) * 2017-09-20 2018-02-16 山东大学 一种基于原模图的ldpc码校验矩阵的构造方法
WO2019001159A1 (zh) * 2017-06-26 2019-01-03 电信科学技术研究院有限公司 一种编码方法及装置、计算机存储介质
CN109150409A (zh) * 2018-09-30 2019-01-04 西安电子科技大学 基于叠加编码调制的超奈奎斯特的自适应系统和方法
CN109802689A (zh) * 2019-03-13 2019-05-24 重庆邮电大学 一种基于Hoey序列的围长为8的QC-LDPC码构造方法
CN109936379A (zh) * 2019-01-24 2019-06-25 南京大学 一种多码率ldpc码的构造方法及其解码装置
CN110024295A (zh) * 2016-11-14 2019-07-16 华为技术有限公司 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置
US20190260390A1 (en) * 2016-11-03 2019-08-22 Huawei Technologies Co., Ltd. Method and apparatus for encoding and decoding ldpc codes
EP3529900A1 (en) * 2017-04-05 2019-08-28 Huawei Technologies Co., Ltd. Construction of ldpc convolutional turbo codes

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925615A (zh) * 2005-09-02 2007-03-07 清华大学 用于地面数字电视广播的纠错编码方法
US20080028271A1 (en) * 2006-07-25 2008-01-31 Legend Silicon Method for generating ldpc code for a ldpc based tds-ofdm system
CN101247202A (zh) * 2006-10-18 2008-08-20 北京凌讯华业科技有限公司 生成tds-ofdm系统中ldpc码的编码新方法
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法
US20150155884A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Method of and apparatus for generating spatially-coupled low-density parity-check code
CN103731160A (zh) * 2014-01-09 2014-04-16 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
CN103825622A (zh) * 2014-02-25 2014-05-28 盐城师范学院 一种基于掩模运算的低复杂度准循环ldpc码设计方法
CN104168030A (zh) * 2014-07-14 2014-11-26 北京邮电大学 一种基于本原域循环群两个生成元的ldpc码构造方法
CN105306072A (zh) * 2014-07-14 2016-02-03 北京邮电大学 一种基于本原域循环群生成元集的ldpc码构造方法
CN104202059A (zh) * 2014-09-23 2014-12-10 西安空间无线电技术研究所 一种用于构造围长12 qc-ldpc码的确定性设计方法
CN105577194A (zh) * 2015-12-22 2016-05-11 西安电子科技大学 码长固定的多码率低密度校验ldpc码构造方法
CN105915232A (zh) * 2016-04-08 2016-08-31 西安电子科技大学 一种结构化的多元速率兼容ldpc码构造方法
US20190260390A1 (en) * 2016-11-03 2019-08-22 Huawei Technologies Co., Ltd. Method and apparatus for encoding and decoding ldpc codes
CN110024295A (zh) * 2016-11-14 2019-07-16 华为技术有限公司 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置
CN106953644A (zh) * 2017-03-15 2017-07-14 中山大学 一种基于汉明码的多元qc‑ldpc码构造方法
EP3529900A1 (en) * 2017-04-05 2019-08-28 Huawei Technologies Co., Ltd. Construction of ldpc convolutional turbo codes
WO2019001159A1 (zh) * 2017-06-26 2019-01-03 电信科学技术研究院有限公司 一种编码方法及装置、计算机存储介质
CN107707261A (zh) * 2017-09-20 2018-02-16 山东大学 一种基于原模图的ldpc码校验矩阵的构造方法
CN109150409A (zh) * 2018-09-30 2019-01-04 西安电子科技大学 基于叠加编码调制的超奈奎斯特的自适应系统和方法
CN109936379A (zh) * 2019-01-24 2019-06-25 南京大学 一种多码率ldpc码的构造方法及其解码装置
CN109802689A (zh) * 2019-03-13 2019-05-24 重庆邮电大学 一种基于Hoey序列的围长为8的QC-LDPC码构造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
YANG LIU;YING LI: "Design of masking matrix for QC-LDPC codes", 《2013 IEEE INFORMATION THEORY WORKSHOP (ITW)》 *
章仁飞 等: "雷达通信一体化系统通道间时延影响分析", 《雷达科学与技术》 *
赵明 等: "基于改进2-DGRS码的QC-LDPC码高效构造", 《通信学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136540A1 (zh) * 2020-01-03 2021-07-08 华为技术有限公司 Ldpc码的编码的方法和通信装置
US11881870B2 (en) 2020-01-03 2024-01-23 Huawei Technologies Co., Ltd. LDPC code encoding method and communication apparatus
CN113612486A (zh) * 2021-08-16 2021-11-05 重庆大学 一种构建pbrl ldpc码的基矩阵方法、系统、装置及存储介质
CN113612486B (zh) * 2021-08-16 2024-02-20 重庆大学 一种构建pbrl ldpc码的基矩阵方法、系统、装置及存储介质
WO2024005845A1 (en) * 2022-07-01 2024-01-04 Intel Corporation Enhanced design and use of longer low-density parity-check wi-fi codewords
CN116112125A (zh) * 2023-04-12 2023-05-12 浪潮电子信息产业股份有限公司 一种数据传输方法、装置、设备和计算机可读存储介质

Also Published As

Publication number Publication date
CN110611510B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110611510B (zh) 一种二元ldpc短码构造方法及其构造装置、终端、存储介质
CN108964669B (zh) 基于度分解和交替乘子法的ldpc码二次规划译码方法
CN102006085B (zh) 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法
WO2018210270A1 (en) Compact low density parity check (ldpc) base graph
CN110784232B (zh) 一种空间耦合ldpc码滑窗译码方法
CN107528596B (zh) 一种基于斐波那契-卢卡斯序列的Type-II QC-LDPC码构造方法
CN107786306B (zh) 用于多点协同通信系统的低码率ldpc码字结构和编码方法
US11626888B2 (en) Method and apparatus for quasi-cyclic low-density parity-check
CA3045677A1 (en) Low density parity check encoder having length of 64800 and code rate of 7/15, and low density parity check encoding method using the same
CN101826878A (zh) Qc-ldpc码构建方法
CN106656210B (zh) 一种基于完备循环差集的可快速编码的type-II QC-LDPC码构造方法
CN103220005A (zh) 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法
Zhao et al. Design of a high-throughput QC-LDPC decoder with TDMP scheduling
CN107947802B (zh) 速率兼容低密度奇偶校验码编译码的方法及编译码器
CN102130692A (zh) 基于外在信息度数的准循环低密度奇偶校验码的构造方法
CN111030705A (zh) 基于ap与消除ets的一种qc-ldpc码构造方案
KR102184858B1 (ko) 데이터 전송 방법, 전송 디바이스, 및 수신 디바이스
CN104639177A (zh) 一种优化短环的qc-ldpc码构造方法
CN107888201B (zh) 一种全并行高吞吐量ldpc译码方法
CN102891686A (zh) 一种非规则准循环低密度奇偶校验码构造方法
KR100523708B1 (ko) Ｌｄｐｃ 부호에 사용되는 거스 조건화된 패러티 검사행렬의 형성 방법
US20220014212A1 (en) Decoding method, decoding device, and decoder
CN116054844B (zh) 校验矩阵构造方法、系统、电子设备及计算机存储介质
CN113872731B (zh) 一种卫星通信链路基于环码的多元低密度校验码设计方法
US10581460B2 (en) QC-LDPC decoder, method for performing layered decoding and storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant