CN110581436A - 孔道穿过的光子芯片 - Google Patents

孔道穿过的光子芯片 Download PDF

Info

Publication number
CN110581436A
CN110581436A CN201910486625.6A CN201910486625A CN110581436A CN 110581436 A CN110581436 A CN 110581436A CN 201910486625 A CN201910486625 A CN 201910486625A CN 110581436 A CN110581436 A CN 110581436A
Authority
CN
China
Prior art keywords
layer
electrical
optical
sub
optical layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910486625.6A
Other languages
English (en)
Other versions
CN110581436B (zh
Inventor
塞尔维·梅内佐
塞维琳·谢尔米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN110581436A publication Critical patent/CN110581436A/zh
Application granted granted Critical
Publication of CN110581436B publication Critical patent/CN110581436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11—Comprising a photonic bandgap structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种光子芯片包括：在接合界面(40)处接合到互连层(36)的光学层(38)，该光学层的厚度小于15μm；主孔道(50‑52)，其仅在下表面(34)和接合界面(40)之间延伸穿过互连层；电端子，其选自嵌入光学层(38)内部的电触点(74)和产生在上表面上的电轨道(106、108)；次孔道(100、102、130)，其使主孔道延伸到光学层的内部，以将主孔道电连接到电端子，该次孔道在光学层(38)内部从接合界面(40)延伸至电端子，该次孔道的最大直径小于3μm。

Description

孔道穿过的光子芯片
技术领域
本发明涉及孔道穿过的光子芯片及其制造方法。
背景技术
孔道是垂直的电连接部，即主要沿垂直于光子芯片平面的方向延伸的电连接部。
光子芯片基本上位于称为“芯片平面”的平面中。
已知的光子芯片包括：
-具有与芯片平面平行的上表面和下表面的衬底，该衬底在上下表面之间包括：
·厚度大于50μm的互连层，该互连层不含光学部件，
·在接合界面处接合到互连层的光学层，
·埋置在光学层内部的至少一个光学部件，
·从嵌入光学层内部的电触点中选择的电端子，该嵌入的电触点是光学部件或电子部件的电触点，以及在衬底上表面上产生的电轨道的电触点，
-在衬底下表面上产生的电连接焊盘，这些焊盘中的每个都能够通过焊接凸点与另一载体电连接，
-从下表面延伸穿过互连层以将连接焊盘之一电连接到电端子的主孔道，该主孔道的直径大于或等于10μm。
例如，以下文献描述了这种光子芯片：Yan Yang等：“Through-Si-via(TSV)Keep-Out-Zone(KOZ)in SOI Photonics Interposer：A Study of the Impact of TSV-InducedStress on Si Ring Resonators”，IEEE光子学杂志，第5卷，第6期，2013年12月。下面，参考文献“Yang 2013”是指该文献。
众所周知，在光学部件附近存在贯穿孔道会引起问题。具体地说，这种孔道由导电材料制成，其热膨胀系数不同于制造光学部件的材料的热膨胀系数。因此，响应于温度变化，贯穿孔道在附近的光学部件上施加随温度变化而变化的机械应力。机械应力的这种变化改变了光学部件的光学性能，并导致该光学部件的性能发生变化。例如，当光学部件是光学滤波器时，这会改变其中心波长。必须避免光学部件性能的这种变化。
为此，文献Yang 2013建议增加贯穿孔道与光学部件之间的距离。更准确地说，它建议在每个孔道周围限定出隔离区。每个隔离区不得包含光学部件。已经证明，所述孔道的直径越大，相应的隔离区必须越大。
此外，光子芯片必须有足够大的厚度，以使其具有足够的刚度，并且不会弯曲太多。但是，贯穿孔道的制造方法会对光子芯片的厚度产生限制。通常，包含贯穿孔道的芯片的厚度大于50μm或100μm。此外还表明，在绝缘体上硅(SOI)的衬底这种情况下，穿过埋置氧化层的贯穿孔道会比在相同厚度但不含埋置氧化层的衬底上产生这些贯穿孔道时产生更多弯曲。因此，为了避免过度弯曲，如果具有在硅衬底中形成的孔道的芯片的最小厚度为100μm，则对于具有在SOI衬底中形成的孔道的芯片，该厚度通常必须大于150μm。
通常，孔道必须穿过的衬底厚度越大，孔道的直径必须越大。通常，可以制造“高径比”为8:1(以下表示为8/1)或甚至10:1的孔道，但很难实现大于10:1的高径比。因此，目前在现有的光子芯片中，孔道穿过的光子芯片的高度和直径，特别是通过包含光学部件的光学引导层级的贯穿孔道的高度和直径都很大。目前，这些孔道的高度和直径通常必须分别大于100μm和10μm，或者甚至分别大于150μm和20μm。因此，隔离区的面积很大。但是，隔离区的面积越大，在放置光学部件方面需要遵守的约束条件就越严格。这使得设计和制造这种光子芯片变得更加困难。这些隔离区的存在也增加了这种光子芯片的尺寸。
此外，现有技术从FR3023066A1、US2016/141467A1、US2015/348906、US2014/133105A1、US2011/291153A1、US2012/155055A1和US2013/292735A1获知。但是，该现有技术不能解决光学部件在隔离区之外的放置问题。
发明内容
本发明的目的是通过提供一种允许在光学部件的放置方面放宽约束条件的光子芯片结构来简化这些光子芯片的设计和制造。
因此，其主题之一是根据权利要求1的光子芯片。
该光子芯片的实施例可以包含从属权利要求中的一个或更多个特征。
本发明的另一主题是制造作为本申请主题之一的光子芯片的方法。
该制造方法的实施例可以包含从属权利要求的一个或更多个特征。
附图说明
在阅读以下描述后，将更好地理解本发明。以下描述仅通过参考图的非限制性示例给出，图中：
-图1是包含光子芯片的系统的示意图；
-图2是图1系统的光子芯片的垂直截面示意图；
-图3是制造图1系统的方法的流程图；
-图4至图10是图2光子芯片的各种制造状态的垂直截面示意图；
-图11是图2光子芯片的第一变型的垂直截面示意图；
-图12是图2光子芯片的第二变型的垂直截面示意图。
在这些图中，相同的附图标记被用来表示相同的元件。在本说明书的其余部分中，未详细描述本领域的技术人员所熟知的特征和功能。
具体实施方式
章节I：示例性实施例
图1示出了系统2的一部分，该系统通过焊接凸点阵列6焊接到印刷电路板4或PCB上。为了简化图示，只显示了阵列6的四个凸点211。
系统2通常采用平行六面体封装的形式，在其内部装有光学和电子芯片。只有系统2的焊接凸点从该封装的下表面突出。为了简化说明，图1中没有示出该封装。其封装中的系统2称为“封装中的系统”。通常，系统2经常也被称为“集成电路”。
在本说明书的其余部分中，水平在图中由正交坐标系R的X和Y方向定义。坐标系R的Z方向对应于竖直方向。诸如“下”、“上”、“在上面”、“在下面”、“顶”和“底”这样的术语是相对于该Z方向定义的。
在其下部分中，系统2包括载体14。凸点阵列6直接设置在载体14的下表面上。由载体14和阵列6组成的组件已知为球栅阵列(BGA)。载体14的上表面包括电子和/或光子芯片可以被焊接到的焊盘。在图1的特定情况下，系统2包括电子芯片16和光子芯片18。这两个芯片16和18都直接焊接到载体14的上表面。
电子芯片仅包括相互连接的电子部件，以执行预设功能。因此，电子芯片16不含光学部件。
相反，光子芯片18包括光学部件，以执行预设功能。光学部件是在使用期间产生、改变或引导光学信号的部件。通常，包括的光学信号的波长λ为1200nm到1700nm。通常，这些光学部件中的至少一个是有源光学部件，即如下的光学部件：
-其必须被提供电流或电压以正常工作，和/或
-其将光学信号转换为电信号(光电探测器的情况)或将电信号转换为光学信号(光调制器的情况)。
在这个实施例中，光子芯片18不含电子部件。
为了被供电或交换电信号，系统2的光子芯片18和电子芯片16与载体14上表面的焊盘电连接。芯片16和18也与印刷电路板4电连接。为此，这里芯片16和18分别通过焊接微凸点的阵列20和22焊接到载体14上表面的各个焊盘。在图1中，阵列20和22由位于芯片16和18下的任何一个焊接微凸点表示。例如，焊接微凸点就是所谓的C4凸点。
载体14包括主要水平延伸的电连接部，例如连接部24。连接部24将支架14上表面的某些焊盘电连接在一起，以允许在焊接到这些焊盘的芯片之间交换电信号或电源。载体14也被垂直连接部(如连接部26和28)穿过。通常，这些垂直连接部汇入再分布层(RDL)的水平金属线上。这里，说明了再分布层的单线25。再分布层的水平线将某些垂直连接部与阵列6的相应焊接凸点电连接。垂直连接部特别允许对芯片16和18供电，也允许与焊接到印刷电路板4的其他芯片交换电信号。除了水平和垂直连接部外，载体14通常不含任何其他光学或电部件。
图2更详细地示出了光子芯片18的一部分。芯片18包括具有水平上表面32和水平下表面34的衬底30。在这些表面32和34之间，衬底30从下到上包括直接堆叠在另一个上的：
-互连层36，和
-光学层38。
更准确地说，层36和层38在基本上位于水平面上的接合界面40处直接接合在一起。层38的上表面对应于上表面32，层36的下表面对应于下表面34。
层36主要由非导电材料制成。在本说明书中，表述“非导电材料”应理解为指20℃下的导电率低于10-1或10-2s/m的材料。因此，该非导电材料可为半导体(例如未掺杂硅)或电绝缘材料(例如玻璃)。这里，非导电材料是未掺杂的晶体硅。相反，在本说明书中，表述“传导材料”或“导电材料”应理解为指20℃下的导电率通常高于105或106s/m的材料。
这里，层36包括由未掺杂的晶体硅制成的子层42和直接在子层42上产生的表面子层44。这里层44由二氧化硅构成。
子层42的下表面对应于表面34。子层42的厚度相当大，以便非常硬并防止过度弯曲。特别是，子层42的厚度足以允许处理芯片18。为此，子层42的厚度大于50μm或大于80μm或大于100μm。子层42包括孔道，下面称为“主孔道”，允许形成垂直穿过衬底30的电连接部。每个主孔道从下端延伸到上端。下端与下表面34齐平。上端与接合界面40齐平。这些主孔道由此直接穿过互连层36的厚度。相反，主孔道不穿过，也不穿入光学层38的内部。
层36不含埋置氧化硅层。因此，层36的产生可接受弯曲的最小厚度小于含有这种埋置氧化硅层的层的厚度。厚度越小，主孔道的寄生电容就越小，所述寄生电容与主孔道的高度成比例。因此，优选地，子层42的厚度通常小于150μm或100μm。
图2仅示出了三个主孔道50至52。但是，一般而言，层36包括更多个主孔道。例如，所有主孔道都是相同的，因此，下面仅更详细描述主孔道50。
主孔道50以传统方式产生。在这方面，读者例如可以参考以下文章：Ken Miyairi等:“Full integration and electrical characterization of 3D Silicon Interposerdemonstrator incorporating high density TSVs and interconnects”,第45届微电子国际研讨会,2012。由此，下面仅描述了孔道50的一些细节。
在本实施例中，孔道50从底到顶由以下形成：
-通过采用垂直杆形式的下部分54，以及
-通过采用金属互连网络形式的上部分56。
下部分54从孔道50的下端垂直延伸到上部分56。下部分的水平横截面在其整个高度上基本上是恒定的。其高度和直径以下分别例如由H1和D1表示。下部分54穿过层36厚度的至少80％，优选地，至少90％或95％。考虑到层36的厚度较大，直径D1也较大，使得高径比H1/D1小于10/1或8/1。具体来说，很难制造高径比大于10/1的孔道。这里，高度H1大于子层42厚度的80％或90％或95％。在这些条件下，高度H1为80μm到142.5μm，并且通常为95μm到130μm。直径D1通常为10μm和20μm。
孔道50的上部分56由金属互连网络形成。由此，上部分56由以下组成：
-主要沿水平延伸的金属线，以及
-将这些金属线相互电连接的金属孔道。
金属线产生于氧化硅子层44中。这里，上部分56包括：
-与接合界面40齐平的金属线58，以及
-将该线58直接连接到下部分54顶部的金属孔道60。
在本说明中，“金属孔道”是指由金属制成的孔道，其直径较小，即其直径小于3μm，通常小于1μm。金属孔道的高度也很小，即小于3μm或1μm。
这里，金属是铜。这种金属互连网络的结构为本领域技术人员所熟知。其是再分配层(RDL)的金属互连网络。
子层44的厚度通常小于10μm或3μm。
上部分56的直径等于其组成金属孔道的最大直径。这里，上部分56的直径小于10μm，并且通常小于3μm或1μm。
光学层38包括埋置在该层内部的至少一个光学部件。这里，光学部件选自光调制器、激光源、波导、光探测器、解复用器和光复用器。在这一组光学部件中，除波导外，所有的都是有源光学部件。
在本示例性实施例中，仅示出了埋置在层38中的两个光学部件70、72。部件70是激光源，部件72是光调制器。部件72能够根据电控制信号修改通过它的光学信号的相位、振幅或强度。这种光调制器是众所周知的，因此这里没有详细描述光学部件72。部件72包括用于接收电控制信号的电触点74。这里，该电触点74嵌入光学层38的内部。在本实施例中，电触点74位于部件72的下表面上。因此，电触点74朝向接合界面40。在此配置中，电触点74只能从光学部件72的下方接近。
部件70是异质III-V/硅激光源。部件70例如是分布式反馈(DFB)激光器或分布式布拉格反射器(DBR)激光器。这种激光源对于本领域技术人员来说是公知的，因此这里不再详细描述。这里，部件70特别包括波导76并且包括直接堆叠在另一个上的以下层：
-由n掺杂半导体制成的下层78，
-有源层80，以及
-由p掺杂半导体制成的上层82。
部件70还包括分别与上层82和下层78直接接触的上连接部84和下连接部86。
当在连接部84和86之间施加适当的电位差时，有源层80生成由部件70发出的光学信号。
这里，下层78与波导76光学耦合。为此，将层78置于波导76的上方，并通过薄的埋置氧化物子层90与波导76分离。例如，氧化物子层90的厚度小于100nm，并且优选地小于50nm或20nm。因此，由有源层80产生的光学信号然后可以由波导76引导。
这里，波导76和光学部件72埋置在直接位于氧化物子层90下方的封装子层122的内部。更准确地说，子层122从子层120延伸到子层90。这里子层122分为上光学引导层级92和下电子互连层级94。层级92包括在子层90下产生的所有光学部件和光学部件部分。因此，层级92在此包括波导76、光学部件72和介电材料，其中所述光学部件和光学部件部分被封装在介电材料中。例如，该层级92是由晶体硅制成的子层制成的，其中波导76和部件72是在封装在介电材料中之前制造的。层级94无光学部件和光学部件部分。这里，层级94包括封装在介电材料中的金属互连网络，如下所述。子层122的介电材料的折射率低于用于制造波导76和部件72的材料的折射率。例如，介电材料是二氧化硅。
层78、80和82部分地产生于直接位于层90上的层128中。此处，子层128包含形成所述层78、80和82的III-V材料和封装所述层78、80和82的介电材料。子层128直接在子层90上方水平延伸，子层128的上表面对应于表面32。
为了通过层38提供和/或发送电信号，该层38包括孔道，称为“次孔道”。每个次孔道使一个主孔道延伸到光学层38的内部。为此，每个次孔道从接合界面40延伸到层38的内部。为了限制在将光学部件相对于这些次孔道放置方面的约束条件，次孔道的直径比主孔道的直径小得多。这里，次孔道的直径小于3μm，并且优选地小于1μm。为了便于产生这种次孔道，层38的厚度小于15μm或8μm或5μm。
下面，次孔道分为两类。第一类称为“贯穿次孔道”，第二类称为“非贯穿次孔道”。
贯穿次孔道穿过层38的厚度，并且因此尤其穿过光学引导层级92。因此，它们从接合界面40垂直延伸至上表面32。它们通常用于将上表面32上形成的电轨道与主孔道之一进行电连接。相反，非贯穿次孔道不会直接穿过层38的厚度，特别是不会穿过光学引导层级92。因此，它们从接合界面40延伸到嵌入层38内部的电触点，例如触点74。
通过图示，图2示出两个贯穿次孔道100和102。孔道100将主孔道50与表面32上产生的电轨道106电连接。这里，轨道106将孔道100的上端与连接部84电连接。孔道100的下端与金属线58直接进行机械和电接触。
贯穿次孔道102将主孔道51电连接至产生于表面32上的电连接部108。轨道108将孔道102的一端与连接部86电连接。孔道102的下端与孔道51的金属线直接机械和电接触。这里，孔道100和102用于为部件70供电。
孔道102的结构与孔道100的结构相同。由此，下面仅更详细地描述孔道100的结构。
在本实施例中，孔道100包括下部分110和上部分112，其中一个直接置于另一个之上。在制造期间，从与光学层相对的一侧产生部分110和112。
下部分110是金属互连网络。这里，该部分110包括：
-嵌入子层122的层级94内部的金属线114，
-与接合界面40齐平的金属线116，以及
-从金属线116垂直延伸至金属线114的金属线118。
以与主孔道50的上部分58相同的方式来定义下部分110的直径。部分110的直径小于3μm或小于1μm。
在本实施例中，构成部分110的金属互连网络仅包含两个金属线层级。例如，它可能是通常称为M4和M5的层级。
通常，该部分110的高度较小，即小于6μm或3μm或1μm。
这里，金属线116产生于氧化硅子层120中，氧化硅子层120的下表面与接合界面40一致。子层120直接产生于子层122的下方。这里，子层120由二氧化硅制成。
金属孔道118位于子层122的层级94内部。
次孔道100的上部分112由导电材料制成的涂层124形成。例如，涂层124由铜或铝制成。该涂层124连续覆盖垂直壁和在层38中挖出的孔126的底部。更精确地说，孔126从上表面32延伸到金属线114。为此，孔126从顶到底依次穿过封装层128、子层90、光学引导层级92和子层122的层级94的一部分。
孔126的最大直径小于3μm，并且优选地小于1μm。由此，次孔道100的上部分112的最大直径也小于3μm或1μm。
涂层124在其上部分中与轨道106直接机械和电接触，并且在其下部分中与金属线114直接机械和电接触。在图2的示例中，涂层124没有完全填充孔126。因此，孔126的中心是中空的。例如，为达到此目的，涂层124的厚度小于500nm或300nm。孔126的中心填充有非导电钝化材料。有利的是，这种非导电材料的膨胀系数低于0.8C124，并且优选低于0.5C124或0.3C124，其中C124是涂层124的热膨胀系数。这里，孔126的中心填充了与子层122的介电材料相同的介电材料，即二氧化硅。
层38还包括非贯穿次孔道130。孔道130将电触点74与主孔道52的上端电连接，以接收光学部件72的电控制信号。为此，孔道130从接合界面40垂直延伸至电触点74。因此，它直接穿过下层120和子层122的层级94。相反，它不穿过光学引导层级92或子层90。与贯穿次孔道相反，孔道130不会开到上表面32上。
孔道130仅从层38的朝向接合界面40的一侧形成。这里，孔道130由金属互连网络形成。在本实施例中，孔道130从顶到底包括：
-四条嵌入式金属线132至135，
-金属孔道140，将各种连续的金属线相互电连接，以及
-与接合界面40齐平并位于子层120中的金属线138。
金属线138与主孔道52的上端直接机械和电接触。这里，金属互连网络包括五个不同的金属线层级。例如，这五个金属线层级分别是通常称为M1到M5的层级。孔道130的直径也小于3μm或1μm。
再分布线150(缩写RDL)产生在下表面34上，以将主孔道的下端与相应的焊接微凸点电连接。为此，再分布线包括直接固定焊接微凸点的连接焊盘。在图1中，仅示出三个焊接微凸点152到154。这些微凸点152至154旨在焊接到载体14上表面的相应焊盘，因此形成焊接微凸点阵列22的一部分。在此，线150嵌入由诸如聚合物等非导电材料制成的封装层156的内部。
现在将参考图3和图4至10所示的各制造状态来描述制造系统2的过程。
首先，在步骤160中，在手柄164(图4)上制造然后提供子层90、122和120的堆叠。这里，该堆叠形成光学层的仅一部分，因为在这个阶段，明显缺乏层128。在此阶段，子层120位于与手柄164相对的一侧，并具有接合表面166。该表面166能通过直接接合(即通过无需添加材料的接合)与另一衬底接合。
步骤160还包括：
-在子层122的层级92内部产生波导76和光学部件72。
-产生次孔道130，以及
-产生次孔道100和102的下部分110。
子层90直接固定到手柄164。手柄164是一种载体，其允许容易处理子层120、122和90的堆叠。为此，手柄164的厚度通常大于250μm或500μm。例如，这里手柄164是厚度为750μm或775μm的硅衬底。
优选地，子层90是绝缘体上硅(SOI)衬底的埋置氧化层。这种情况下，波导76和部件72通常通过蚀刻在该SOI衬底的单晶硅层中产生。一旦波导76和光学部件72在子层90中产生，则子层90通过相继沉积多个氧化物层而被埋置在子层122的介电材料中。在连续氧化物层沉积期间，产生形成次孔道130和次孔道100和102的下部分110的金属互连网络。因此，这些金属互连网络是从与手柄164相对的一侧产生的。在子层90上产生光学部件的方法、在子层122内部嵌入部件的方法以及产生金属互连网络的方法是众所周知的，因此此处不作更详细的描述。需要注意的是，在该制造过程阶段，次孔道100和102的上部分112的产生是不可能的。因此，子层102在此阶段不包括孔道100和102的上部分112。
与此同时，在步骤162中，在手柄170(图5)上制造然后提供互连层36。在此状态下，层36的外表面172位于与手柄170相对的一侧。该表面172是接合表面，即为能够通过直接接合将其接合到表面166上的接合表面。手柄170的厚度大于250μm或500μm，以便容易处理层36。例如，手柄170是由硅制成的衬底。
步骤162还包括在层36中产生主孔道50到52。因此，在步骤162结束时，层36包含这些主孔道50到52。手柄170上的层36的产生和层36中的孔道50到52的产生是传统的。例如，孔道50至52的部分54由介电材料制成的涂层组成，其覆盖有钛或钽阻挡层并填充有铜。例如，上述Ken Miyairi的文章中描述了这些部分54的制造方法。接下来，产生与主孔道的部分54电接触的金属孔道60。最后，产生金属线，例如金属线58，然后将其封装在氧化物子层44中。然后，准备将子层44的外表面直接接合到表面166。
在步骤174中，表面166和172通过直接接合而相互接合。这在图6中示出。然后获得接合界面40。例如，其是例如在以下文章中所述的混合氧化铜直接接合：Yan Beillard等：“Chip to wafer copper direct bonding electrical characterization and thermalcycling”,三维系统集成会议(3DIC)，2013年IEEE国际。
接下来，在步骤176中，移除手柄164，以暴露子层90(图7)。例如，手柄164通过化学机械抛光(CMP)移除，然后通过选择性化学蚀刻来移除。
在步骤178中，在子层90上在与光学引导层级92相对的一侧(图8)产生部件70的光放大部分，并该光放大部分封装在封装层128的介电材料中。
在步骤180中，产生连接部84、86、电轨道106和108以及次孔道100和102的上部分112(图9)。例如，诸如孔126等孔首先穿过子层128、90和子层122的层级92。接下来，将导电材料制成的涂层沉积在所有外表面上。最后，蚀刻该导电涂层以仅在连接部84、86、轨道106和108以及次孔道100和102的上部分112的位置中留下导电涂层。然后完成层38的产生。
在步骤182中，依次移除手柄170以暴露下表面34(图10)。
在步骤184中，在暴露的下表面34上产生再分布线150、焊接微凸点152至154和封装层156。然后完成光子芯片18的制造。
在步骤186中，电子芯片16和光子芯片18被焊接到载体14的上表面的焊盘。然后，芯片16和18通过载体14的水平连接部相互电连接。
在步骤190中，载体14和芯片16和18被封装在具有良好热导体的非导电材料中，例如环氧树脂。此外，优选地，将散热装置(例如散热器)所放置到的盖固定到芯片16和18的上表面。例如，使用导热接合剂将该盖直接接合到光子芯片18的上表面32和芯片16的上表面。因此，这些上表面可直接接触与盖接触的热接合剂。这是因为所有电信号和电源都是通过芯片16和18的下表面布线的。
接下来，在步骤192中，系统2例如焊接到印刷电路板4。
图11示出了光子芯片200，它可以代替系统2中的光子芯片18来使用。芯片200与芯片18相同，除了：
-光学层38已被光学层202替代。
-次孔道130已被非贯穿次孔道204替代，并且
-光子芯片200包括第三孔道206。
光学层202与光学层38相同，除了光学层202还包含埋置于子层122的层级92内部的有源电子部件210。此电子部件210能够是有源的，因为需要被供电来运行，并且它发出和/或接收电信号。为此，部件210包括其下表面上的电触点212。因此，该电触点212嵌入子层122的内部，并朝向接合界面40。
这里，次孔道204将电子部件210的电触点212与主孔道52电连接，同时仅穿过子层120和子层122的下层级94。例如，电子部件210旨在根据其通过主孔道52接收的电信号向光学部件72发送电控制信号。为此，部件210在其下表面上包括与部件72的触点74相连的另一电触点。为此，对位于子层122的层级94内部的金属互连网络进行了修改，以创建将该另一电触点和触点74电连接的路径。为简化图11，图11中未示出金属互连网络的这种修改。孔道204的结构和制造方法可以从有关孔道130的解释中推导出来。
孔道206是将嵌入子层122的层级94内部的金属线135与在上表面32上产生的电轨道216电连接的孔道。孔道206从表面32垂直延伸至嵌入式金属线135，尤其是通过穿过子层90和光学引导层级92而延伸。
电轨道216包括测试焊盘，其使得能够在制造电子芯片200的过程中，特别是在移除手柄170之前，测试部件210和/或72的操作是否正确。为此，对位于子层122的层级94内部的金属互连网络(图11中未示出)也进行了修改，以使用金属线和金属孔道创建将电触点212和/或74与金属线135电连接的电路径。
这里，孔道206的结构与孔道100的结构相同，除了孔道206不含下部分110。通常，以与孔道100的上部分112相同的方式并且通常与上部分112同时地制造孔道206。
图12示出了能够代替系统2中的光子芯片18使用的光子芯片250。光子芯片250与光子芯片18相同，除了：
-贯穿次孔道100和102已被分别替代为贯穿次孔道252和254，
-部件70已被激光源256替代，
-次孔道130已被贯穿次孔道258、电子芯片260和第三孔道262替代。
贯穿次孔道252和254分别与孔道100和102相同，除了上部分270的产生方式不同。更准确地说，上部分270在此是填充的孔道。换句话说，上部分270与上部分112相同，除了孔126中空的中心已被填充导电材料。通常这种情况下，孔道252和254的上部分270的最大直径通常小于1μm。
激光源256与部件70相同，除了连接部86已被连接部274替代。连接部274是将层78电连接到电轨道108的金属孔道。
激光源256的波导76的下表面也具有电触点264。该电触点264通过非贯穿孔道266与互连层36热连接。例如，孔道266在结构上与孔道130相同。然而，与孔道130相反，孔道266的功能不必是将触点264电连接到层36的主孔道。这里，孔道264的下端与金属线直接机械和电接触，该金属线位于子层44的内部并与界面40齐平。该金属线在这里与所有的主孔道电绝缘。孔道266由良好热导体的材料制成。“良好热导体”的材料通常是热导率高于1.2C122且优选高于2C122或3C122的材料，其中C122是子层122的介电材料的热导率。这里，用于产生孔道266的材料与用于产生孔道130的材料相同。孔道266的存在改善了激光源256产生的热量的热耗散。具体而言，本领域技术人员已知波导76在激光源256的操作期间温度升高。在不含孔道266的情况下，波导76下的子层122的介电材料的存在不允许有效地排出所产生的热量。孔道266形成穿过子层122的在此由金属制成的热桥，该热桥将波导76热连接到层36。这样允许更有效地排出激光源256产生的热量。
贯穿次孔道258将主孔道52直接电连接到在上表面32上产生的电轨道276。轨道276包括焊盘，电子芯片260的第一电触点焊接到该焊盘。这里，孔道258的结构与孔道252的结构相同。
孔道262将上表面32上产生的电轨道280直接电连接到嵌入子层122的层级94内部的金属线135。例如，为此目的，除了省略了下部分110外，孔道262的结构与孔道252的结构相同。电轨道280包括焊盘，电子芯片260的第二电触点焊接到该焊盘。
此处，金属线135通过类似于参考图11描述的金属互连网络与光学部件72的电触点74电连接。通常，电子芯片260是转换器，它通过主孔道供电，并根据例如主孔道52接收的电信号控制光学部件72。
章节II：变型：
章节II.1：孔道的变型：
孔道的水平截面不一定是圆形的。例如，孔道的横截面可以是方形或矩形。这种情况下，“直径”是指该水平横截面的液压直径。
如在上述实施例中的次孔道的情况下示出的，孔道的直径在其整个高度上不一定是恒定的。在这种情况下，孔道的“直径”，意味着该孔道沿其高度的最大直径。
作为变型，省略了主孔道的上部分56。这种情况下，主孔道的部分54的上端直接与接合界面40齐平。
在另一种变型中，省略了金属孔道60。这种情况下，部分54的上端与金属线58直接机械和电接触。
在另一实施例中，主孔道的上部分56可包括在子层44内部不同深度处产生的多个附加金属线。然后通过金属孔道将部分56的各金属线层级电连接在一起。这些附加金属线然后形成再分布层或RDL，其允许例如与界面40齐平的多个金属线电连接在一起。
作为变型，用于形成贯穿次孔道的下部分的金属互连网络也可以包括三个以上的金属线层级。
作为变型，省略了贯穿次孔道的下部分110。这种情况下，孔126的底部然后直接开在主孔道的金属线58上。这种贯穿次孔道仅包含单个部分，即部分112。
孔126的中心也可以填充与子层122的介电材料不同的介电材料。例如，其填充有有机材料。
章节II.2：光子芯片结构的其他变型：
作为变型，互连层36可由除硅以外的其他材料制成。例如，其由玻璃制成。
在另一变型中，层36包含一个或更多个电子部件。
光学层38的子层也可以由其他材料制成。特别是，可使用另一介电材料(例如非晶态硅、氮化硅SiN或氮氧化硅)来产生子层122。
层38的各氧化物子层不一定都由同一氧化物制成。作为一种变型，子层120由与用于产生子层90的氧化物不同的氧化物制成。也可以使用与子层90的氧化物不同的氧化物来产生子层122。
此外，光学层还可由直径大于3μm，例如大于10μm或20μm的附加孔道穿过。这种情况下，在这些附加孔道中的每个周围提供大面积的隔离区，并且在该隔离区内部不产生光学部件。该隔离区的尺寸根据上文所引用的Yang2013文章中给出的教导来确定。但是，即使光子芯片包含一些这样的附加孔道，光学层中光学部件的产生仍然被简化，因为次孔道的存在会限制对光学部件放置的约束条件。
任何数量的光学部件都可以埋置在子层122的层级92内部。此外，不同的光学部件不一定埋置在层级92内部的同一深度。如果光学部件或光学部件部分是由另一堆叠在另一个顶部上的各材料子层制造的，则尤为如此。然后，这些材料子层可以选自：晶体硅子层、非晶硅子层、氮化硅SiN子层和氮氧化硅SiON子层。
在另一实施例中，省略部件70或激光源256。这种情况下，也可以省略封装层128，使得上表面32于是对应于子层90的上表面。
作为变型，次孔道266的下端通过以电和机械的方式连接到至少一个主孔道。然后，该主孔道不一定用于建立电连接，但最重要的是改善激光源产生的热量的散热。
孔道266的直径不一定小于3μm或1μm。其直径也可能大于这些值。
使用孔道266改善对激光源产生的热量的散热同样适用于改善任何类型的光学或电子部件产生的热量，所述光学或电子部件中的至少一部分嵌入子层122的内部。例如，类似于孔道266的孔道也可用于散发光学部件72或电子部件210产生的热量。
章节II.3：其他变型：
光子芯片可以包括在上表面32上产生的电轨道，所述电轨道不一定用于将光学部件电连接到主孔道中的一个。例如，如图12的实施例中所述，这样的电轨道276可仅用于将焊接到光子芯片的上表面32的电子芯片与主孔道之一电连接。
在一个实施例中，光子芯片仅包含非贯穿次孔道。这种情况下，所有非贯穿次孔道都是在与手柄164的相对的一侧制造的。手柄的移除顺序可以颠倒。因此，可以在手柄164之前移除手柄170。具体来说，无需制造贯穿次孔道的上部分112。这种情况下，在将层38接合到层36之前，完整制造出非贯穿次孔道。
在另一实施例中，光子芯片仅包括贯穿次孔道。
或者，芯片260可对应于图1的芯片16。在这种情况下，电子芯片260是通过主孔道供电的ASIC，其利用产生的电信号控制光学部件72。
其他制造方法也是可能的。例如，如果在子层90上没有产生激光源，在移除手柄164之后，在生成次孔道的上部分112之后，以及在移除手柄170之前，将位于与该手柄170相对的一侧的外表面接合到新手柄(例如聚合物制成的手柄)。接下来，移除手柄170，然后产生再分布线150、焊接微凸点152至154以及封装层156。最后，移除由聚合物制成的新手柄。
部件70或激光源256的一部分通过次孔道(通常是非贯穿次孔道，如孔道266)热连接到互连层的事实可以独立于光子芯片的所述其他特征来实现。特别是，这可以在下述情况下实施：如Yang2013文章所述主孔道穿过光学层，或者省略所有主孔道。
章节III：所述实施例的优点：
在所述实施例中，主孔道不会对光学部件施加显著的机械应力。具体来说，互连层36完全不含光学部件。光学部件仅位于层的内部。因此，光学部件可以彼此相对放置，而不考虑主孔道的布置。尤其是，没有必要避开每个主孔道的任何隔离区。部分地穿过光学引导层级92的次孔道具有优选小于或等于3μm，甚至是1μm的直径。因此，可将该贯穿次孔道放置在距离光学部件4μm或甚至2μm的位置，而不会对光学部件施加机械应力。相比之下，Yang2013中描述的直径大于10μm的贯穿孔道必须放置在距离光学部件40μm的位置，以避免对孔道产生机械应力。因此，将光学部件放置在与在光学部件的直径等于主孔道的直径的情况下相比更靠近次孔道的位置是可能的。因此，给定的主孔道和次孔道的光子芯片的组合允许光子芯片足够厚以具有可接受弯曲，同时限制了有关光学部件相对于孔道的放置应遵守的约束条件。还应注意的是，互连层不一定含有埋置的氧化硅层。因此，其产生可接受弯曲的最小厚度小于含有埋置氧化硅层的厚度。具有较薄的互连层会显著地降低主孔道的寄生电容。具体来说，该寄生电容与主孔道的高度成比例。
对于芯片18，将激光源放置在氧化物层90的上表面的事实有助于从外部对其进行冷却，特别是通过对系统的包装。
孔126的中心填充有热膨胀系数低于涂层124的热膨胀系数的非导电材料的事实允许进一步限制次孔道对附近光学部件施加的机械应力。
部件70或激光源256的一部分通过次孔道(通常是非贯穿次孔道)热连接到互连层的事实，在限制对光学部件相对于主孔道位置的约束条件的同时，还允许改善激光源在运行期间产生的热量的热耗散。

Claims (13)

1.一种基本上位于称为“芯片平面”的平面中的光子芯片，该光子芯片包括：
-衬底(30)，其具有与芯片平面平行的上表面(32)和下表面(34)，并且在所述上表面和所述下表面之间包括：
·厚度大于50μm的互连层(36)，该互连层不含光学部件，
·在接合界面(40)处接合到互连层的光学层(38；202)，
·至少一个光学部件(70、72；256)，其埋置在光学层(38；202)的内部，
·电端子，其选自嵌入光学层(38；202)内部的电触点(74；212；264)，该嵌入的电触点是光学部件(72)或电子部件(210)的电触点和在衬底的上表面上产生的电轨道(106、108；276、280)的电触点，
-在衬底的下表面上产生的电连接焊盘，这些焊盘中的每个都能够通过焊接凸点(152-154)与另一载体(14)电连接，
-主孔道(50-52)，其从所述下表面(34)延伸穿过互连层，以将连接焊盘之一电连接到电端子，该主孔道具有大于或等于10μm的直径，
其特点在于：
-所述光学层(38；202)的厚度小于15μm，
-所述主孔道(50-52)仅在所述下表面(34)和接合界面(40)之间延伸穿过互连层，使得主孔道不延伸到光学层(38；202)的内部，并且
-所述光子芯片包括次孔道(100、102、130；204；252、254、258)，所述次孔道使主孔道延伸到光学层的内部，以将主孔道电连接到电端子，该次孔道在光学层(38；202)内部从接合界面(40)延伸至电端子，该次孔道的最大直径小于3μm。
2.根据权利要求1所述的光子芯片，其中
-所述电端子是在衬底的上表面上产生的电轨道(106、108；276、280)，
-所述光子芯片包括嵌入光学层(38；202)内部的金属线(114)，该嵌入的金属线主要位于与芯片平面平行的平面中，
-所述次孔道包括：
·所述次孔道的第一部分(110)，其穿过光学层从接合界面延伸到嵌入的金属线，以及
·所述次孔道的第二部分(112)，其穿过光学层从嵌入的金属线延伸到电端子，并且将嵌入的金属线(114)电连接到电端子。
3.根据权利要求2所述的光子芯片，其中：
-所述次孔道的第一部分(110)包括使主要平行于芯片平面延伸的金属线(114、116)相互电连接的金属孔道(118)，这些金属线以一个在另一个之上的方式设置在光学层(38；202)的内部，这些金属孔道的最大直径小于3μm，以及
-所述次孔道的第二部分(112)包括沉积在孔(126)的壁上的由导电材料制成的涂层(124)，该孔从所述上表面挖到金属线(114)，并在其中心利用非导电材料来填充，该非导电材料的热膨胀系数低于0.8C124，其中C124是涂层的热膨胀系数。
4.根据权利要求1所述的光子芯片，其中，所述电端子是光学部件(72)或电子部件(210)的嵌入电触点(74；212)。
5.根据权利要求4所述的光子芯片，其中，所述次孔道(130)穿过光学层从接合界面直接延伸到电端子(74；212)，以将该电端子电连接到主孔道。
6.根据权利要求1所述的光子芯片，其中：
-所述电端子是光学部件(72)或电子部件(210)的嵌入电触点(74；212)，
-所述光子芯片包括：
·在衬底的上表面上产生的电轨道(216)，
·嵌入光学层内部的金属线(135)，该金属线电连接到电端子并且主要平行于芯片平面延伸，
·第三孔道(206)，其从嵌入的金属线延伸到在衬底的上表面上产生的电轨道，该第三孔道的直径小于3μm。
7.根据权利要求1所述的光子芯片，其中：
-所述光学层从所述上表面到接合界面(40)依次包括：
·氧化物子层(90)，所述光学部件(70、72；256)或电子部件(210)的至少一部分(76)产生在该氧化物子层(90)的朝向接合界面(40)的一侧上，以及
·封装子层(122)，其中所述光学部件或电子部件的所述至少一部分(76)被封装在介电材料中，
-所述光学部件(70、72；256)或电子部件(210)的所述至少一部分(76)包括嵌入封装子层(122)内部的电触点(264)，
-所述光学芯片包括附加孔道(266)，该附加孔道在光学层的内部从接合界面(40)延伸到光学部件(256)或电子部件的所述至少一部分(76)的嵌入电触点(264)，该附加孔道由热导率高于1.2C122的材料制成，其中C122是封装子层(122)的介电材料的热导率。
8.根据权利要求7所述的光子芯片，其中，所述附加孔道(266)与任意主孔道电绝缘。
9.根据权利要求7所述的光子芯片，其中，至少一部分被封装在封装子层(122)中的光学部件是激光源(256)。
10.根据权利要求1所述的光子芯片，其中，所述次孔道的最大直径小于1μm。
11.一种制造根据前述权利要求中任一项所述的光子芯片的方法，其特征在于，所述方法包括以下步骤：
-提供(160)固定到厚度大于250μm的第一手柄(164)的光学层(38；202)的至少一部分，所述光学层(38；202)的所述至少一部分包括埋置在光学层(38；202)的该部分内部的至少一个光学部件(70、72；256)，
-提供(162)厚度大于50μm的互连层，所述互连层固定到厚度大于250μm的第二手柄(170)并且包括：
·穿过互连层的主孔道(50-52)，该主孔道旨在将连接焊盘电连接到电端子，该电端子选自嵌入光学层(38；202)内部的电触点(74；212；264)，该嵌入的电触点是光学部件(72)或电子部件(210)的电触点和在衬底的上表面上产生的电轨道(106、108；276、280)的电触点，该主孔道的直径大于或等于10μm，
·第二接合表面(172)，其位于与第二手柄相对的一侧，并且
·所述互连层不含光学部件，然后
-将第一接合表面接合(174)到第二接合表面以获得接合界面(40)，然后
-移除(182)第二手柄，以暴露光子芯片的衬底的下表面(34)，然后在该下表面上产生电连接焊盘，这些焊盘中的每个都能够通过焊接凸点连接到另一载体(14)，
-在所述接合之前或之后，制造(160、180)次孔道，该次孔道能够使主孔道延伸到光学层的内部，以将主孔道电连接到电端子，该次孔道在光学层内部从接合界面延伸到电端子，该次孔道的最大直径小于3μm。
12.根据权利要求11所述的方法，其中，所述次孔道的制造包括：
-在所述接合之前和在移除第一手柄之前，产生(160)次孔道的第一部分，所述次孔道的第一部分的产生包括产生：
·嵌入光学层的所述至少一部分的内部的至少一条金属线(114)，以及与第一接合表面齐平的金属线(116)，这些金属线中的每一条主要位于与芯片平面平行的平面中，并且
·使金属线相互电连接的金属孔道(118)，以及
-在移除第一手柄后进行接合后，从衬底的上表面产生(108)：
·在该上表面上的电轨道，该电轨道形成所述电端子，以及
·所述次孔道的第二部分，其穿过光学层从嵌入的金属线延伸到上表面，并且将金属线电连接到电端子。
13.根据权利要求12所述的方法，其中，所述次孔道的第二部分的产生(180)包括：
-从所述上表面产生孔(126)，该孔汇入到嵌入金属线上，然后
-在该孔的壁上沉积由导电材料制成的涂层(124)，以将金属线电连接到电端子，然后
-将非导电材料沉积在该孔的中心以便堵塞该孔，该非导电材料的热膨胀系数低于0.8C124，其中C124是涂层的热膨胀系数。
CN201910486625.6A 2018-06-08 2019-06-05 孔道穿过的光子芯片 Active CN110581436B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1855010 2018-06-08
FR1855010A FR3082354B1 (fr) 2018-06-08 2018-06-08 Puce photonique traversee par un via

Publications (2)

Publication Number Publication Date
CN110581436A true CN110581436A (zh) 2019-12-17
CN110581436B CN110581436B (zh) 2024-04-16

Family

ID=63637998

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980037761.5A Active CN112219288B (zh) 2018-06-08 2019-05-14 具有埋入激光源的光子芯片
CN201910486625.6A Active CN110581436B (zh) 2018-06-08 2019-06-05 孔道穿过的光子芯片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980037761.5A Active CN112219288B (zh) 2018-06-08 2019-05-14 具有埋入激光源的光子芯片

Country Status (7)

Country Link
US (1) US11114818B2 (zh)
EP (2) EP3811423B1 (zh)
JP (2) JP7316304B2 (zh)
CN (2) CN112219288B (zh)
CA (2) CA3102321A1 (zh)
FR (1) FR3082354B1 (zh)
WO (1) WO2019234323A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021120433A1 (zh) * 2019-12-20 2021-06-24 青岛海信宽带多媒体技术有限公司 光模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374386B1 (en) * 2018-06-07 2019-08-06 Finisar Corporation Chip on carrier
US11592618B2 (en) * 2020-06-10 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038344A1 (en) * 2001-08-24 2003-02-27 Mcnc Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US20090296367A1 (en) * 2005-03-24 2009-12-03 Kyocera Corporation Package For Light-Emitting Device, Light-Emitting Apparatus, and Illuminating Apparatus
US20110248397A1 (en) * 2008-11-24 2011-10-13 Stmicroelectronics S.R.L. Semiconductor device having stacked components
US20120155055A1 (en) * 2010-12-21 2012-06-21 Tessera, Inc. Semiconductor chip assembly and method for making same
CN103190204A (zh) * 2010-11-03 2013-07-03 3M创新有限公司 具有无引线接合管芯的柔性led器件
CN103650266A (zh) * 2011-05-10 2014-03-19 奥斯坦多科技公司 包含电和光学互连的半导体晶片接合
CN104966992A (zh) * 2015-05-27 2015-10-07 中国科学院长春光学精密机械与物理研究所 内建纳米通道冷却量子级联半导体激光器及其制备方法
US20160141467A1 (en) * 2014-11-18 2016-05-19 PlayNitride Inc. Light emitting device
US20170133356A1 (en) * 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004020767A (ja) 2002-06-14 2004-01-22 Hitachi Cable Ltd 光−電気複合基板及びその製造方法
US7058247B2 (en) 2003-12-17 2006-06-06 International Business Machines Corporation Silicon carrier for optical interconnect modules
US8154131B2 (en) * 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7613369B2 (en) * 2006-04-13 2009-11-03 Luxtera, Inc. Design of CMOS integrated germanium photodiodes
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US8422837B2 (en) * 2008-02-28 2013-04-16 Nec Corporation Semiconductor device
WO2010004850A1 (ja) * 2008-07-07 2010-01-14 日本電気株式会社 光配線構造
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
TWI447892B (zh) 2009-04-20 2014-08-01 Ind Tech Res Inst 發光裝置與其製造方法
US20110291153A1 (en) * 2010-05-31 2011-12-01 Yang ming-kun Chip submount, chip package, and fabrication method thereof
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
JP5767864B2 (ja) 2011-06-07 2015-08-26 日本オクラロ株式会社 光素子、光素子を含む変調器モジュール、光素子を含むレーザ集積変調器モジュール、及び、光素子の製造方法
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
FR3007589B1 (fr) 2013-06-24 2015-07-24 St Microelectronics Crolles 2 Circuit integre photonique et procede de fabrication
JP6448045B2 (ja) 2014-03-25 2019-01-09 日本電気株式会社 光電気集積回路及び光インタポーザ
KR20150139660A (ko) * 2014-06-03 2015-12-14 삼성전자주식회사 전자소자 패키지
WO2016011002A1 (en) * 2014-07-14 2016-01-21 Biond Photonics Inc. 3d photonic integration with light coupling elements
FR3025056B1 (fr) 2014-08-22 2016-09-09 Commissariat Energie Atomique Dispositif laser et procede de fabrication d'un tel dispositif laser
US9344200B2 (en) * 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
FR3028050B1 (fr) 2014-10-29 2016-12-30 Commissariat Energie Atomique Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes
US9678271B2 (en) * 2015-01-26 2017-06-13 Oracle International Corporation Packaged opto-electronic module
US9461441B2 (en) * 2015-02-09 2016-10-04 Stmicroelectronics Sa Integrated hybrid laser source compatible with a silicon technology platform, and fabrication process
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US20170054039A1 (en) * 2015-08-20 2017-02-23 Globalfoundries Singapore Pte. Ltd. Photonic devices with through dielectric via interposer
US9899355B2 (en) * 2015-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure
US20170148955A1 (en) * 2015-11-22 2017-05-25 Cyntec Co., Ltd. Method of wafer level packaging of a module
US10042115B2 (en) * 2016-04-19 2018-08-07 Stmicroelectronics (Crolles 2) Sas Electro-optic device with multiple photonic layers and related methods
US9748167B1 (en) * 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
CN108075355A (zh) 2016-11-16 2018-05-25 苏州旭创科技有限公司 基于soi结构的热不敏感激光器
US10976491B2 (en) * 2016-11-23 2021-04-13 The Research Foundation For The State University Of New York Photonics interposer optoelectronics
US10698156B2 (en) 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
FR3066615B1 (fr) 2017-05-17 2019-11-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique a structure de collimation integree
US10090342B1 (en) * 2017-08-01 2018-10-02 Semiconductor Components Industries, Llc Stacked image sensor capacitors and related methods
US11550099B2 (en) * 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038344A1 (en) * 2001-08-24 2003-02-27 Mcnc Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US20090296367A1 (en) * 2005-03-24 2009-12-03 Kyocera Corporation Package For Light-Emitting Device, Light-Emitting Apparatus, and Illuminating Apparatus
US20110248397A1 (en) * 2008-11-24 2011-10-13 Stmicroelectronics S.R.L. Semiconductor device having stacked components
CN103190204A (zh) * 2010-11-03 2013-07-03 3M创新有限公司 具有无引线接合管芯的柔性led器件
US20120155055A1 (en) * 2010-12-21 2012-06-21 Tessera, Inc. Semiconductor chip assembly and method for making same
CN103650266A (zh) * 2011-05-10 2014-03-19 奥斯坦多科技公司 包含电和光学互连的半导体晶片接合
US20170133356A1 (en) * 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit
US20160141467A1 (en) * 2014-11-18 2016-05-19 PlayNitride Inc. Light emitting device
CN104966992A (zh) * 2015-05-27 2015-10-07 中国科学院长春光学精密机械与物理研究所 内建纳米通道冷却量子级联半导体激光器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021120433A1 (zh) * 2019-12-20 2021-06-24 青岛海信宽带多媒体技术有限公司 光模块
US11927818B2 (en) 2019-12-20 2024-03-12 Hisense Broadband Multimedia Technologies Co., Ltd. Optical module

Also Published As

Publication number Publication date
CA3044150A1 (fr) 2019-12-08
JP7316304B2 (ja) 2023-07-27
CN112219288B (zh) 2024-05-24
EP3579286B1 (fr) 2021-01-20
JP2020053673A (ja) 2020-04-02
US11114818B2 (en) 2021-09-07
CN110581436B (zh) 2024-04-16
FR3082354A1 (fr) 2019-12-13
JP2021527320A (ja) 2021-10-11
EP3811423A1 (fr) 2021-04-28
EP3579286A1 (fr) 2019-12-11
CN112219288A (zh) 2021-01-12
US20190379177A1 (en) 2019-12-12
JP7345279B2 (ja) 2023-09-15
EP3811423B1 (fr) 2022-08-17
US20210234334A1 (en) 2021-07-29
FR3082354B1 (fr) 2020-07-17
CA3102321A1 (fr) 2019-12-12
WO2019234323A1 (fr) 2019-12-12

Similar Documents

Publication Publication Date Title
US10333623B1 (en) Optical transceiver
US10459159B2 (en) Photonic package and method forming same
KR102267850B1 (ko) 포토닉 통합 패키지 및 그 형성 방법
CN112530925B (zh) 封装件及其形成方法
US11417698B2 (en) Semiconductor package and method of forming the same
TW202013910A (zh) 半導體封裝件
CN110581436B (zh) 孔道穿过的光子芯片
US20220328552A1 (en) Semiconductor package and method of forming the same
CN110890349A (zh) 一种带有光互连接口的光电芯片三维封装结构及其制造方法
TWI781650B (zh) 光子半導體裝置及製造方法
CN111128990A (zh) 集成电路封装件
TWI822265B (zh) 半導體封裝件及其形成方法
CN112578509A (zh) 半导体器件与系统及其制造方法
TWI813229B (zh) 封裝及其製造方法
US12021347B2 (en) Photonic chip with buried laser source
CN114334805A (zh) 一种用于3d封装的散热互连形成方法
US20240113056A1 (en) Semiconductor device and methods of manufacture
TWI487151B (zh) 光電元件封裝體及光電模組
TW202414722A (zh) 具有重構晶圓上晶片接合或堆疊重構晶圓接合之3d封裝
TW202242463A (zh) 半導體裝置及其形成方法
CN117784324A (zh) 光电互连结构及其制作方法
CN117457625A (zh) 封装件、半导体封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant