TW202013910A - 半導體封裝件 - Google Patents

半導體封裝件 Download PDF

Info

Publication number
TW202013910A
TW202013910A TW107139737A TW107139737A TW202013910A TW 202013910 A TW202013910 A TW 202013910A TW 107139737 A TW107139737 A TW 107139737A TW 107139737 A TW107139737 A TW 107139737A TW 202013910 A TW202013910 A TW 202013910A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit assembly
optical transceiver
optical
electrical
Prior art date
Application number
TW107139737A
Other languages
English (en)
Inventor
廖祐廣
蔡承竣
余振華
陳方正
邱文智
巫秉融
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013910A publication Critical patent/TW202013910A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1226—Basic optical elements, e.g. light-guiding paths involving surface plasmon interaction
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80213—Applying energy for connecting using a reflow oven
    • H01L2224/80215—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導體封裝件包括第一光學收發器、第二光學收發器、第三光學收發器及電漿子波導管。所述第一光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第二光學收發器堆疊在所述第一光學收發器上。所述第三光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第三光學收發器堆疊在所述第二光學收發器上。所述電漿子波導管穿透所述第二光學收發器且光學耦接所述第一光學收發器的所述至少一個光學輸入/輸出部及所述第三光學收發器的所述至少一個光學輸入/輸出部。

Description

半導體封裝件
本發明實施例是有關於一種半導體封裝件，且特別是有關於一種具有電漿子波導管的半導體封裝件。
光學收發器模組用於需要高效能、緊湊的封裝及低功耗的高速光通信系統中。光學傳輸/接收功能在可插拔的光學收發器模組中實現。光學收發器模組符合通信速度可達100 Gbps以上的各種國際標準規範。目前，光學收發器模組的製程相當複雜，且製作的光學收發器模組遭受嚴重的光學損耗。
一種半導體封裝件包括第一光學收發器、第二光學收發器、第三光學收發器及電漿子波導管。所述第一光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第二光學收發器堆疊在所述第一光學收發器上。所述第三光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第三光學收發器堆疊在所述第二光學收發器上。所述電漿子波導管穿透所述第二光學收發器且光學耦接所述第一光學收發器的所述至少一個光學輸入/輸出部及所述第三光學收發器的所述至少一個光學輸入/輸出部。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用參考標號及/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各個實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除附圖中所繪示的取向以外，所述空間相對性用語旨在涵蓋裝置在使用或操作中的不同取向。設備可被另外取向（旋轉90度或處於其他取向），且本文所使用的空間相對性描述語可同樣相應地作出解釋。
本公開也可包括其他特徵及製程。舉例來說，可包括測試結構，以説明對三維（three-dimensional；3D）封裝或三維積體電路（three-dimensional integrated circuit；3DIC）裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試接墊，以使得能夠對三維封裝或三維積體電路進行測試、對探針和/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可結合包括對已知良好晶粒（known good die）進行中間驗證的測試方法來使用，以提高良率並降低成本。
圖1A至圖1C是多個晶粒堆疊A1、A2的製造流程的示意性剖視圖。參照圖1A，將第一光子積體電路組件100a及第一儲存積體電路組件300a堆疊在晶圓（wafer）W上。在一些實施例中，第一光子積體電路組件100a及第一儲存積體電路組件300a並排設置以在它們之間形成空隙G。第一光子積體電路組件100a包括半導體基板110a、內連結構114a、介電層116a以及多個導體118a。在一些實施例中，半導體基板110a具有形成在其中的多個半導體裝置（例如電晶體、電容器、光電二極體或其組合等）及多個光學裝置（例如波導、濾光器或其組合等）。在一些實施例中，光學裝置構成用於發送及接收光信號的光學輸入/輸出部P1。在一些實施例中，光學輸入/輸出部P1包括例如光電二極體或發光二極體等。據此，在一些實施例中，第一光子積體電路組件100a可以用於發送/接收光信號。應當注意，圖1A中所示的光學輸入/輸出部P1的位置僅僅作為示例性說明，且本公開不限於此。根據電路設計及光學裝置的位置，光學輸入/輸出部P1可以位於第一光子積體電路組件100a內的其他位置。應當注意，儘管在圖1A中示出第一光子積體電路組件100a具有一個光學輸入/輸出部P1，但是所繪示的光學輸入/輸出部P1的數量僅用作示例性說明。在一些替代性實施例中，可以在第一光子積體電路組件100a中具有更多的光學輸入/輸出部P1。
如圖1A所示，內連結構114a設置在半導體基板110a上且介電層116a覆蓋內連結構114a。在一些實施例中，內連結構114a可包括嵌入介電材料中的多個導電圖案。在一些實施例中，導體118a嵌入在介電層116a中。導體118a通過內連結構114a與半導體基板110a電性連接。在一些實施例中，導體118a的材料可以是銅或其他合適的金屬材料，而介電層116a的材料可以是氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。
在一些實施例中，介電層116a可以通過在內連結構114a上沉積介電材料層並圖案化介電材料層以在介電材料層中形成多個開口來形成。形成在介電層116a中的開口暴露出內連結構114a的導電圖案的部分。在介電層116a被圖案化之後，可在介電層116a及內連結構114a的被介電層116a的開口暴露出的導電圖案的部分上沉積導電材料層。然後，執行拋光製程（例如化學機械拋光製程）以部分地移除導電材料層，直到露出介電層116a的頂表面。在執行拋光製程之後，導體118a形成在介電層116a的開口中。在一些實施例中，導體118a的頂表面及介電層116a的頂表面可被統稱為第一光子積體電路組件100a的主動表面AS1。另一方面，第一光子積體電路組件100a的與主動表面AS1相對的表面可以被稱為第一光子積體電路組件100a的後表面R1。如圖1A所示，導體118a的頂表面及介電層116a的頂表面實質上處同一水平高度處，以提供適當的主動表面AS1用於混合結合（hybrid bonding）。在一些實施例中，第一光子積體電路組件100a更包括嵌入半導體基板110a中的多個半導體穿孔（through semiconductor via；TSV）112a。半導體穿孔112a與內連結構114a電性連接。
在一些實施例中，第一儲存積體電路組件300a包括半導體基板310a、多個半導體穿孔312a、內連結構314a、介電層316a以及多個導體318a。在一些實施例中，半導體基板310a具有形成在其中的多個半導體裝置。例如，半導體基板310可包括記憶體裝置等。在一些實施例中，第一儲存積體電路組件300a沒有光學裝置。在一些實施例中，第一儲存積體電路組件300a用於執行儲存功能。例如，第一儲存積體電路組件300a可以是動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）、可變電阻式記憶體（Resistive Random Access Memory；RRAM）、靜態隨機存取記憶體（Static Random Access Memory；SRAM）等。第一儲存積體電路組件300a的半導體穿孔312a、內連結構314a、介電層316a及導體318a可以分別類似於第一光子積體電路組件100a的半導體穿孔112a、內連結構114a、介電層116a及導體118a，故在此將省略其詳細描述。在一些實施例中，導體318a的頂表面及介電層316a的頂表面可被統稱為第一儲存積體電路組件300a的主動表面AS3。另一方面，第一儲存積體電路組件300a的與主動表面AS3相對的表面可以被稱為第一儲存積體電路組件300a的後表面R3。
如圖1A所示，晶圓W包括半導體晶圓基板WS、多個半導體穿孔212a、412a、多個內連結構214a、414a、多個介電層216a、416a以及多個導體218a、418a。半導體晶圓基板WS可包括形成在其中的多個半導體裝置（例如電晶體、電容器、光電二極體或其組合等）。在一些實施例中，半導體穿孔212a、內連結構214a、介電層216a及導體218a對應於第一光子積體電路組件100a形成而半導體穿孔412a、內連結構414a、介電層416a及導體418a對應於第一儲存積體電路組件300a形成。舉例來說，半導體穿孔212a、內連結構214a、介電層216a及導體218a位於第一光子積體電路組件100a的下方，而半導體穿孔412a、內連結構414a、介電層416a及導體418a位於第一儲存積體電路組件300a的下方。半導體穿孔212a、412a、內連結構214a、414a、介電層216a、416a及導體218a、418a可以分別類似於第一光子積體電路組件100a的半導體穿孔112a、內連結構114a、介電層116a及導體118a，故在此將省略其詳細描述。在一些實施例中，導體218a的頂表面及介電層216a的頂表面可被統稱為晶圓W的主動表面AS2，而導體418a的頂表面及介電層416a的頂表面可以統稱為晶圓W的另一個主動表面AS4。如圖1A所示，導體218a的頂表面及介電層216的頂表面實質上處同一水平高度處，以提供適當的主動表面AS2用於混合結合。類似地，導體418a的頂表面及介電層416的頂表面也實質上處同一水平高度處，以提供適當的主動表面AS4用於混合結合。
在一些實施例中，可將第一光子積體電路組件100a拾取及放置在晶圓W的主動表面AS2上，以使得第一光子積體電路組件100a與晶圓W電性連接。在一些實施例中，第一光子積體電路組件100a及晶圓W是混合結合的。舉例來說，第一光子積體電路組件100a被放置成第一光子積體電路組件100a的主動表面AS1與晶圓W的主動表面AS2接觸，且晶圓W的導體218a與第一光子積體電路組件100a的導體118a實質上對齊且接觸。
在一些實施例中，為了便於第一光子積體電路組件100a與晶圓W之間的混合結合，可執行用於結合第一光子積體電路組件100a及晶圓W的表面（即主動表面AS1及主動表面AS2）的表面準備。所述表面準備可以包括例如表面清潔及活化。可對主動表面AS1，AS2執行表面清潔，以移除導體118a、218a及介電層116a、216a的頂表面上的顆粒。在一些實施例中，主動表面AS1、AS2可以通過例如濕式清潔來清潔。不僅去除了顆粒，而且可移除在導體118a、218a的頂表面上形成的自生氧化物（native oxide）。可通過例如用於濕式清潔中的化學品來移除形成在導體118a、218a的頂表面上的自生氧化物。
在清潔第一光子積體電路組件100a的主動表面AS1及晶圓W的主動表面AS2之後，可執行介電層116a、216a的頂表面的活化，以產生高結合強度。在一些實施例中，可執行電漿活化以處理介電層116a、216a的頂表面。當介電層116a的被活化的頂表面與介電層216a的被活化的頂表面接觸時，預結合第一光子積體電路組件100a的介電層116a與晶圓W的介電層216a。
在將第一光子積體電路組件100a預結合到晶圓W上之後，執行第一光子積體電路組件100a與晶圓W的混合結合。第一光子積體電路組件100a與晶圓W的混合結合可包括用於介電質結合的熱處理及用於導體結合的熱退火。在一些實施例中，執行介電質結合的熱處理以加強介電層116a、216a之間的結合。舉例來說，介電質結合的熱處理可以在約攝氏100度至約攝氏150度的溫度下進行。在進行介電質結合的熱處理之後，進行導體結合的熱退火以促進導體118a、218a之間的結合。舉例來說，導體結合的熱退火可以在約攝氏300度至約攝氏400度的溫度下進行。導體結合熱退火的製程溫度高於介電質結合熱處理的製程溫度。在對導體進行熱退火之後，介電層116a接合到介電層216a，且導體118a接合到導體218a。在一些實施例中，第一光子積體電路組件100的導體118a及晶圓W的導體218a可分別為導通孔（例如銅通孔）、導電接墊（例如銅接墊）或其組合。舉例來說，導體118a、218a之間的導體結合可以是通孔對通孔的結合、接墊對接墊的結合或通孔對接墊的結合。
儘管圖1A示出了第一光子積體電路組件100a與晶圓W之間的電性連接是通過混合結合實現，但是本公開不限於此。在一些替代實施例中，重佈線結構（未示出）可以設置在第一光子積體電路組件100a與晶圓W之間。也就是說，第一光子積體電路組件100a可以通過重佈線結構與晶圓W電性連接。
在一些實施例中，可將第一儲存積體電路組件300a拾取及放置在晶圓W的主動表面AS4上，以使得第一儲存積體電路組件300a與晶圓W電性連接。第一儲存積體電路組件300a可以通過與結合第一光子積體電路組件100a及晶圓W類似的方式結合到晶圓W，故在此將省略其詳細描述。如圖1A所示，介電層316a接合到介電層416a且導體318a接合到導體418a。
參照圖1A及圖1B，形成絕緣包封體GF1以填充第一光子積體電路組件100a及第一儲存積體電路組件300a之間的空隙G。在一些實施例中，絕緣包封體GF1包括模塑化合物、模塑底部填充物、樹脂（例如環氧樹脂）或其類似物。在一些替代性實施例中，絕緣包封體GF1可包括氧化矽、氮化矽及/或四乙氧基矽烷（tetraethoxysilane；TEOS）。在一些實施例中，絕緣包封體GF1可以通過化學氣相沉積（chemical vapor deposition；CVD）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition；PECVD）、原子層沉積（atomic layer deposition；ALD）或類似方法形成。在一些實施例中，絕緣包封體GF1可以被稱為「空隙填充氧化物（gap fill oxide）」。
在絕緣包封體GF1填充第一光子積體電路組件100a與第一儲存積體電路組件300a之間的空隙G之後，對第一光子積體電路組件100a的後表面R1、第一儲存積體電路組件300a的後表面R3以及絕緣包封體GF1執行平坦化製程。在一些實施例中，所述平坦化製程包括機械研磨製程及/或化學機械拋光（chemical mechanical polishing；CMP）製程。在一些實施例中，研磨第一光子積體電路組件100a及第一儲存積體電路組件300a直到露出半導體穿孔112a、312a。舉例來說，在平坦化製程之後，半導體穿孔112a及半導體穿孔312a分別穿透半導體基板110a及半導體基板310a。半導體穿孔112a允許第一光子積體電路組件100a的前側與後側之間的電性或光學通訊。另一方面，半導體穿孔312a允許第一儲存積體電路組件300a的前側與後側之間的電性或光學通訊。也就是說，電性或光信號可以通過由半導體穿孔112a、312a產生的路徑傳輸。在一些實施例中，在暴露出半導體穿孔112a、312a之後，可以進一步研磨第一光子積體電路組件100a及第一儲存積體電路組件300a以減少第一光子積體電路組件100a及第一儲存積體電路組件300a的整體厚度。
參照圖1C，對圖1B所示的結構進行切割製程以得到晶粒堆疊A1、A2。在一些實施例中，切割製程可涉及利用旋轉刀片或雷射光束進行切割。換句話說，切割或單體化製程為例如雷射切割製程、機械切割製程或其他合適的製程。在一些實施例中，在切割製程的過程中，絕緣包封體GF1被切斷且半導體晶圓基板WS被分割成半導體基板210a及半導體基板410a。在一些實施例中，晶粒堆疊A1包括第一電積體電路組件200a及堆疊在第一電積體電路組件200a上的第一光子積體電路組件100a。第一電積體電路組件200a與第一光子積體電路組件100a電性連接。另一方面，晶粒堆疊A2包括第一功能積體電路組件400a及堆疊在第一功能積體電路組件400a上的第一儲存積體電路組件300a。第一功能積體電路組件400a與第一儲存積體電路組件300a電性連接。在一些實施例中，第一電積體電路組件200a具有主動表面AS2及與主動表面AS2相對的後表面R2。類似地，第一功能積體電路組件400a具有主動表面AS4及與主動表面AS4相對的後表面R4。在一些實施例中，第一電積體電路組件200a由半導體基板210a、半導體穿孔212a、內連結構214a、介電層216a及導體218a構成。另一方面，第一功能積體電路組件400a可以由半導體基板410a、半導體穿孔412a、內連結構414a、介電層416a及導體418a構成。在一些實施例中，第一功能積體電路組件400a例如是中央處理器（Central Process Unit；CPU）晶粒、圖形處理器（Graphic Process Unit；GPU）晶粒或現場可程式化邏輯閘陣列（Field-Programmable Gate Array；FPGA）等。
儘管圖1C中示出了兩個晶粒堆疊A1、A2，但是本公開不限於此。在一些替代實施例中，圖1A至圖1C中所示的製程可以適於製造包括具有不同應用的積體電路組件的更多晶粒堆疊。
圖2A至圖2K是根據本公開的一些實施例的半導體封裝件10的製造流程的示意性剖視圖。參照圖1A，在第一載板C1上設置晶粒堆疊A1及晶粒堆疊A2。在一些實施例中，可以將晶粒堆疊A1及晶粒堆疊A2拾取及放置在第一載板C1上。在一些實施例中，晶粒堆疊A1、A2在第一載板C1上並排設置。換句話說，第一儲存積體電路組件300a及第一功能積體電路組件400a與第一光子積體電路組件100a及第一電積體電路組件200a相鄰設置。在一些實施例中，晶粒堆疊A1，A2被放置成使得第一電積體電路組件200a的後表面R2及第一功能積體電路組件400a的後表面R4朝上。
參照圖2B，在第一載板C1上形成絕緣包封體GF2以包封第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a。在一些實施例中，絕緣包封體GF2包括模塑化合物、模塑底部填充物、樹脂（例如環氧樹脂）或其類似物。在一些替代性實施例中，絕緣包封體GF2可包括氧化矽、氮化矽或其類似物。在一些實施例中，絕緣包封體GF2可以通過化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、原子層沉積（ALD）或類似方法形成。在一些替代性實施例中，絕緣包封體GF2可以由模塑製程形成。舉例來說，絕緣包封體GF2可以由壓縮模塑製程（compression molding process）形成。類似於絕緣包封體GF1，絕緣包封體GF2也可被稱為「空隙填充氧化物」。
在絕緣包封體GF2包封第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a之後，對第一電積體電路組件200a的後表面R2、第一功能積體電路組件400a的後表面R4以及絕緣包封體GF2執行平坦化製程以形成第一光學收發器OT1。也就是說，第一光學收發器OT1包括第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a以及絕緣包封體GF2。在一些實施例中，由於第一光學收發器OT1包括多個積體電路組件，故第一光學收發器OT1可以被稱為系統積體電路（system on integrated circuit；SOIC）。在一些實施例中，第一光學收發器OT1具有小於20μm的厚度。應當注意，圖2B中繪示的第一光學收發器OT1的構造僅僅是示例性說明，並且本公開不限於此。在一些替代性實施例中，第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a可以被配置為具有其他構造。在一些實施例中，第一光學收發器OT1還可以包括其他積體電路。例如，雷射晶粒等可以進一步包含在第一光學收發器OT1中。
在一些實施例中，平坦化製程包括機械研磨製程及/或化學機械拋光（chemical mechanical polishing；CMP）製程。在一些實施例中，研磨第一電積體電路組件300a及第一功能積體電路組件400a直到露出半導體穿孔212a、412a。舉例來說，在平坦化製程之後，半導體穿孔212a及半導體穿孔412a分別穿透半導體基板210a及半導體基板410a。半導體穿孔212a允許第一電積體電路組件200a的前側與後側之間的電性或光學通訊。另一方面，半導體穿孔412a允許第一功能積體電路組件400a的前側與後側之間的電性或光學通訊。也就是說，電性或光信號可以通過由半導體穿孔312a，412a產生的路徑傳輸。在一些實施例中，在暴露出半導體穿孔212a、412a之後，可以進一步研磨第一電積體電路組件200a及第一功能積體電路組件400a以減少第一光學收發器OT1的整體厚度。如圖2B所示，在平坦化製程之後，絕緣包封體GF2橫向包封第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a。
參照圖2C，在第一光學收發器OT1上形成重佈線結構500。在一些實施例中，重佈線結構500形成在第一電積體電路組件200a、絕緣包封體GF2以及第一功能積體電路組件400a上。在一些實施例中，重佈線結構500包括介電層502以及多個重佈線導電層504。為簡單起見，在圖2C中將介電層502示出為單一龐大（bulky）的層。但應該理解，介電層502可以由多個介電層構成。重佈線導電層504及介電層502的介電層交替堆疊。重佈線導電層504通過嵌入在介電層502中的導通孔506彼此互連。在一些實施例中，重佈線導電層504及導通孔506的材料包括鋁、鈦、銅、鎳、鎢及/或其合金。重佈線導電層504可以通過例如電鍍、沉積及/或微影與蝕刻形成。在一些實施例中，介電層502的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（benzocyclobutene；BCB）、聚苯並噁唑（polybenzooxazole；PBO）或其他合適的聚合物系介電材料。可通過例如旋轉塗布（spin-on coating）、化學氣相沉積（CVD）、電漿增強型化學氣相沉積（PECVD）等合適的製作技術來形成介電層502。在一些實施例中，形成重佈線結構500以使得重佈線導電層504電性連接及/或光學連接到第一電積體電路組件200a的半導體穿孔212a以及第一功能積體電路組件400a的半導體穿孔412a。在一些實施例中，「光學連接到/與…光學連接」及「光學耦接到/與…光學耦接」表示兩個元件彼此光學連通且光信號可以在這兩個元件之間傳輸。
參照圖2D，拾取及放置第二光子積體電路組件100b、第二電積體電路組件200b、第二儲存積體電路組件300b以及第二功能積體電路組件400b到重佈線結構500上。第二光子積體電路組件100b、第二電積體電路組件200b、第二儲存積體電路組件300b以及第二功能積體電路組件400b可以分別類似於第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a，故這些組件內的元件將由類似的附圖標號表示，且在此將省略其詳細描述。類似於第一光子積體電路組件100a，第二光子積體電路組件100b包括用於發送及接收光信號的光學輸入/輸出部P2。在一些實施例中，第二光子積體電路組件100b與第二電積體電路組件200b電性連接，且第二儲存積體電路組件300b與第二功能積體電路組件400b電性連接。
在一些實施例中，第二光子積體電路組件100b配置於重佈線結構500與第二電積體電路組件200b之間。另一方面，第二儲存積體電路組件300b配置於重佈線結構500與第二功能積體電路組件400b之間。在一些實施例中，第二光子積體電路組件100b及第二儲存積體電路組件300b可以通過混合結合接合到重佈線結構500。混合結合的詳細描述可以參考上述與第一光子積體電路組件100a及晶圓W之間的結合有關的描述，在此將不再重複。在一些實施例中，第二光子積體電路組件100b的半導體穿孔112b以及第二儲存積體電路組件300b的半導體穿孔312b與重佈線結構500的重佈線導電層504電性連接及/或光學連接。
參照圖2E，可以執行與圖2B相關的文字中描述的製程以得到第二光學收發器OT2。在一些實施例中，形成絕緣包封體GF3以包封第二光子積體電路組件100b的側壁、第二電積體電路組件200b的側壁、第二儲存積體電路組件300b的側壁以及第二功能積體電路組件400b的側壁。絕緣包封體GF3可以類似於圖2B中的絕緣包封體GF2，故在此將省略其詳細描述。在一些實施例中，第二光學收發器OT2包括第二光子積體電路組件100b、第二電積體電路組件200b、第二儲存積體電路組件300b、第二功能積體電路組件400b以及絕緣包封體GF3。在一些實施例中，第二光學收發器OT2具有小於20μm的厚度。如圖2E所示，第二光學收發器OT2堆疊在第一光學收發器OT1以及重佈線結構500上。在一些實施例中，重佈線結構500夾置在第一光學收發器OT1與第二光學收發器OT2之間。
參照圖2F，在第二光學收發器OT2上形成重佈線結構600。在一些實施例中，重佈線結構600形成在第二電積體電路組件200b、絕緣包封體GF3以及第二功能積體電路組件400b上。在一些實施例中，重佈線結構600包括介電層602、多個重佈線導電層604以及多個導通孔606。重佈線結構600的介電層602、重佈線導電層604以及導通孔606可以分別類似於重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。在一些實施例中，重佈線結構600形成為使得重佈線導電層604與第二電積體電路組件200b的半導體穿孔212b以及第二功能積體電路組件400b的半導體穿孔412b電性連接及/或光學連接。
參照圖2G，拾取及放置第三光子積體電路組件100c、第三電積體電路組件200c、第三儲存積體電路組件300c以及第三功能積體電路組件400c到重佈線結構600上。第三光子積體電路組件100c、第三電積體電路組件200c、第三儲存積體電路組件300c以及第三功能積體電路組件400c可以分別類似於第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a以及第一功能積體電路組件400a，故這些組件內的元件將由類似的附圖標號表示，且在此將省略其詳細描述。類似於第一光子積體電路組件100a，第三光子積體電路組件100c包括用於發送及接收光信號的光學輸入/輸出部P3。在一些實施例中，第三光子積體電路組件100c與第三電積體電路組件200c電性連接，且第三儲存積體電路組件300c與第三功能積體電路組件400c電性連接。
在一些實施例中，第三光子積體電路組件100c配置於第二電積體電路組件200b與第三電積體電路組件200c之間。另一方面，第三儲存積體電路組件300c配置於第二功能積體電路組件400b與第三功能積體電路組件400c之間。在一些實施例中，第三光子積體電路組件100c及第三儲存積體電路組件300c可以通過混合結合接合到重佈線結構600。混合結合的詳細描述可以參考上述與第一光子積體電路組件100a及晶圓W之間的結合有關的描述，在此將不再重複。在一些實施例中，第三光子積體電路組件100c的半導體穿孔112c以及第三儲存積體電路組件300c的半導體穿孔312c與重佈線結構600的重佈線導電層604電性連接及/或光學連接。
參照圖2H，可以執行與圖2B相關的文字中描述的製程以得到第三光學收發器OT3。在一些實施例中，形成絕緣包封體GF4以包封第三光子積體電路組件100c的側壁、第三電積體電路組件200c的側壁、第三儲存積體電路組件300c的側壁以及第三功能積體電路組件400c的側壁。絕緣包封體GF4可以類似於圖2B中的絕緣包封體GF2，故在此將省略其詳細描述。在一些實施例中，第三光學收發器OT3包括第三光子積體電路組件100c、第三電積體電路組件200c、第三儲存積體電路組件300c、第三功能積體電路組件400c以及絕緣包封體GF4。在一些實施例中，第三光學收發器OT3具有小於20μm的厚度。如圖2H所示，第三光學收發器OT3堆疊在第二光學收發器OT2以及重佈線結構600上。在一些實施例中，重佈線結構600夾置在第二光學收發器OT2與第三光學收發器OT3之間。
在得到第三光學收發器OT3之後，在第三光學收發器OT3上形成重佈線結構700。在一些實施例中，重佈線結構700形成在第三電積體電路組件200c、絕緣包封體GF4以及第三功能積體電路組件400c上。在一些實施例中，重佈線結構700包括介電層702、多個重佈線導電層704以及多個導通孔706。重佈線結構700的介電層702、重佈線導電層704以及導通孔706可以分別類似於重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。在一些實施例中，重佈線結構700形成為使得重佈線導電層704與第三電積體電路組件200c的半導體穿孔212c以及第三功能積體電路組件400c的半導體穿孔412c電性連接及/或光學連接。
參照圖2I，將圖2H中所示的結構顛倒翻轉並附接到第二載板C2上。隨後，從第一光子積體電路組件100a、絕緣包封體GF2以及第一儲存積體電路組件300a移除第一載板C1。
參照圖2J，在第一光學收發器OT1上形成重佈線結構800。在一些實施例中，重佈線結構800形成在第一光子積體電路組件100a、絕緣包封體GF2以及第一儲存積體電路組件300a上。在一些實施例中，重佈線結構800包括介電層802、多個重佈線導電層804以及多個球下金屬（under-ball metallurgy；UBM）圖案808。重佈線結構800的介電層802以及重佈線導電層804可以分別類似於重佈線結構500的介電層502以及重佈線導電層504，故在此將省略其詳細描述。球下金屬圖案808可以通過與重佈線導電層804類似的材料以及方法形成。舉例來說，球下金屬圖案808的材料可以包括鋁、鈦、銅、鎳、鎢及/或其合金，且球下金屬圖案808的形成方法可以包括電鍍、沉積及/或微影與蝕刻。在一些實施例中，重佈線結構800形成為使得重佈線導電層804與第一光子積體電路組件100a的半導體穿孔112a以及第一儲存積體電路組件300a的半導體穿孔312a電性連接及/或光學連接。在一些實施例中，球下金屬圖案808部分地嵌入在介電層802中且與重佈線導電層804電性連接。儘管重佈線導電層804在圖2J中被繪示為單層，但是本公開不限於此。在一些替代性實施例中，重佈線結構800可以包括多個重佈線導電層804，且重佈線導電層804可以通過導通孔（未示出）彼此電性連接。
在形成重佈線結構800之後，在第一光學收發器OT1上與第二光學收發器OT2相對處設置多個導電端子900。在一些實施例中，導電端子900與第一光學收發器OT1電性連接。舉例來說，導電端子900可以通過重佈線結構800與第一光學收發器OT1電性連接。也就是說，導電端子900可以設置在球下金屬圖案808上。在一些實施例中，導電端子900通過焊劑（solder flux）附接到球下金屬圖案808。在一些實施例中，導電端子900例如是焊球、球柵陣列（ball grid array；BGA）球或受控塌陷晶粒連接（controlled collapse chip connection；C4）凸塊。在一些實施例中，導電端子900由具有低電阻的導電材料製成，例如錫（Sn）、鉛（Pb）、銀（Ag）、銅（Cu）、鎳（Ni）、鉍（Bi）或其合金。
參照圖2K，將圖2J中所示的結構顛倒翻轉並移除第二載板C2以得到半導體封裝件10。如圖2K所示，半導體封裝件10包括第一光學收發器OT1、第二光學收發器OT2、第三光學收發器OT3、重佈線結構500、600、700、800、導電端子900以及電漿子波導管PW1。在一些實施例中，電漿子波導管PW1光學耦接第一光學收發器OT1的光學輸入/輸出部P1、第二光學收發器OT2的光學輸入/輸出部P2以及第三光學收發器OT3的光學輸入/輸出部P3。換句話說，第一光子積體電路組件100a、第二光子積體電路組件100b以及第三光子積體電路組件100c與電漿子波導管PW1光學耦接。在一些實施例中，電漿子波導管PW1可以包括由內連結構114a中的部分導電圖案、部分導體118a，218a、內連結構214a中的部分導電圖案、部分半導體穿孔212a、部分重佈線導電層504、部分導通孔506、部分半導體穿孔112b、內連結構114a中的部分導電圖案、部分導體118b，218b、內連結構214b中的部分導電圖案、部分半導體穿孔212b、部分重佈線導電層604、部分導通孔606、部分半導體穿孔112c以及內連結構114c中的部分導電圖案所構成的導電特徵CF。如圖2K所示，電漿子波導管PW1穿透第二光學收發器OT2。舉例來說，電漿子波導管PW1穿透第二光子積體電路組件100b以及第二電積體電路組件200b。
電漿子波導管PW1的細節將在下面結合圖3進行描述。圖3是圖2K中的電漿子波導管PW1的示意性透視圖。參照圖2K以及圖3，電漿子波導管PW1可以包括一對相鄰的導電特徵CF，以用於局限光信號沿著電漿子波導管PW1傳輸。在一些實施例中，這些相鄰的導電特徵CF以對稱的方式配置。換句話說，相鄰的一對導電特徵CF可以是彼此的鏡像。在一些實施例中，介電材料DI可以填入一對導電特徵CF之間的空隙以產生金屬-介電質介面。在一些實施例中，介電材料DI包括光阻、環氧樹脂、光學聚合體（例如聚甲基丙烯酸甲酯（polymethylmethacrylate）、聚氨酯（polyurethane）或聚醯亞胺（polyimide））或其他合適的光學介電材料。導電特徵CF對以及介電材料DI可被統稱為電漿子波導管PW1。然而，本公開不限於此。在一些替代性實施例中，導電特徵CF之間的空隙可以由半導體材料代替介電材料DI所佔據，以形成電漿子波導管PW1。也就是說，當導電特徵CF由半導體穿孔（例如，圖2K中所示的半導體穿孔212a、半導體穿孔112b、半導體穿孔212b以及半導體穿孔112c）構成時，介電材料DI可以被省略。在一些實施例中，一對相鄰的導電特徵CF之間的距離d可以介於10nm以及1000nm之間。
以下將描述半導體封裝件10的系統操作以及光學傳輸路徑。在操作期間，第一功能積體電路組件400a首先產生命令信號（command signal）。然後，命令信號通過重佈線結構500而到達第一電積體電路組件200a。在接收到命令信號後，第一電積體電路組件200a產生並發射觸發信號（trigger signal）到第一光子積體電路組件100a。在一些實施例中，觸發信號可以通過半導體穿孔212a從第一電積體電路組件200a的前側傳輸到第一電積體電路組件200a的後側。應注意，命令信號以及觸發信號皆是電性信號。在接收到觸發信號後，第一光子積體電路組件100a將觸發信號從電性信號轉換為光信號。舉例來說，光信號可以由第一光子積體電路組件100a產生。此後，第一光子積體電路組件100a的光學輸入/輸出部P1將光信號發送到電漿子波導管PW1。在接收到光信號時，電漿子波導管PW1能夠為光信號創建傳輸路徑。在一些實施例中，電漿子波導管PW1利用表面電漿子（surface plasmon）將光信號局限在金屬-介電質介面附近。換句話說，電漿子波導管PW1允許光子共振並引導光信號沿著導電特徵CF對所產生的路徑傳輸。光信號通過電漿子波導管PW1而到達第三光子積體電路組件100c的光學輸入/輸出部P3。隨後，第三光子積體電路組件100c將光信號轉換回電性信號形式的觸發信號並將觸發信號發送到第三電積體電路組件200c。然後，第三電積體電路組件200c產生資料信號（data signal）並通過重佈線結構700將資料信號（以電性信號形式）送到第三功能積體電路組件400c。在一些實施例中，沿電漿子波導管PW1的光學傳輸可以是雙向的。換句話說，前述操作可以以相反的順序進行。
應注意，上述信號傳輸路徑僅是示例性說明，且本公開不限於此。根據操作和電路設計，電漿子波導管PW1也可以幫助第一光學收發器OT1的光學輸入/輸出部P1與第二光學收發器OT2的光學輸入/輸出部P2之間的光學通訊及/或第二光學收發器OT2的光學輸入/輸出部P2與第三光學收發器OT3的光學輸入/輸出部P3之間的光學通訊。
在一些實施例中，通過利用垂直的電漿子波導管PW1來傳輸光信號，可以充分減小在半導體封裝件10中的電流密度。據此，可以減少半導體封裝件10（多晶片堆疊（multi-chip stack））中的廢熱（waste heat），從而提高裝置的效能。另外，電漿子波導管PW1具有低彎曲半徑（bending radius），這允許通過簡單地將半導體穿孔連接到重佈線結構中的導電圖案來形成電漿子波導管PW1。此外，由於第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3具有較小的厚度，故由電漿子波導管PW1產生的傳輸路徑可較短。據此，可以減少傳輸期間的信號損失並且可以實現更高的資料傳輸速率。在一些實施例中，短傳輸路徑還允許使用低強度光源以節省成本及能源。此外，由於半導體封裝件10是通過垂直堆疊光學收發器來形成，故更多的光學收發器可以在給定區域內集成到半導體封裝件10中。
圖4A至圖4K是根據本公開的一些替代性實施例的半導體封裝件20的製造流程的示意性剖視圖。參照圖4A以及圖4B，圖4A以及圖4B所示的步驟類似於圖2A以及圖2B所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。然而，在圖4B中，在絕緣包封體GF2中還形成有多個絕緣層穿孔（through insulating via；TIV）1002。在一些實施例中，絕緣層穿孔1002穿透第一光學收發器OT1。舉例來說，絕緣層穿孔1002穿透第一光學收發器OT1的絕緣包封體GF2。據此，絕緣層穿孔1002可用於實現第一光學收發器OT1的前側與後側之間的電性及/或光學連接。換句話說，電性及/或光信號可以通過絕緣層穿孔1002傳輸。
在一些實施例中，絕緣層穿孔1002可以由導電材料製成。舉例來說，絕緣層穿孔1002的材料可包括金屬材料，例如銅、銅合金等。在一些實施例中，絕緣層穿孔1002可以在形成絕緣包封體GF2之前形成。然而，本公開不限於此。在一些替代性實施例中，絕緣層穿孔1002可以在形成絕緣包封體GF2之後形成。例如，可以通過在絕緣包封體GF2中形成多個開口並將導電材料填充到絕緣包封體GF2的開口中來形成絕緣層穿孔1002。如圖4B所示，第一光學收發器OT1包括第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a、絕緣包封體GF2以及絕緣層穿孔1002。
參照圖4C至圖4E，圖4C至圖4E所示的步驟類似於圖2C至圖2E所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。然而，在圖4E中，在絕緣包封體GF3中還形成有多個絕緣層穿孔1004。絕緣層穿孔1004可以類似於絕緣層穿孔1002，故在此將省略其詳細描述。在一些實施例中，絕緣層穿孔1004穿透第二光學收發器OT2。舉例來說，絕緣層穿孔1004穿透第二光學收發器OT2的絕緣包封體GF3。據此，絕緣層穿孔1004可用於實現第二光學收發器OT2的前側與後側之間的電性及/或光學連接。
參照圖4F至圖4H，圖4F至圖4H所示的步驟類似於圖2F至圖2H所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。然而，在圖4H中，在絕緣包封體GF4中還形成有多個絕緣層穿孔1006。絕緣層穿孔1006可以類似於絕緣層穿孔1002，故在此將省略其詳細描述。在一些實施例中，絕緣層穿孔1006穿透第三光學收發器OT3。舉例來說，絕緣層穿孔1006穿透第二光學收發器OT3的絕緣包封體GF4。據此，絕緣層穿孔1006可用於實現第三光學收發器OT3的前側與後側之間的電性及/或光學連接。
參照圖4I至圖4K，圖4I至圖4K所示的步驟類似於圖2I至圖2K所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。如圖4K所示，得到半導體封裝件20。半導體封裝件20包括第一光學收發器OT1、第二光學收發器OT2、第三光學收發器OT3、重佈線結構500、600、700、800、導電端子900以及電漿子波導管PW2。電漿子波導管PW2可以類似於圖2K中的電漿子波導管PW1，故在此將省略其詳細描述。在一些實施例中，電漿子波導管PW2光學耦接第一光學收發器OT1的光學輸入/輸出部P1與第三光學收發器OT3的光學輸入/輸出部P3。換句話說，第一光子積體電路組件100a以及第三光子積體電路組件100c與電漿子波導管PW2光學耦接。在一些實施例中，電漿子波導管PW2可以包括由內連結構114a中的部分導電圖案、部分導體118a、218a、內連結構214a中的部分導電圖案、部分半導體穿孔212a、部分重佈線導電層504、部分導通孔506、部分絕緣層穿孔1004、部分重佈線導電層604、部分導通孔606、部分半導體穿孔112c以及內連結構114c中的部分導電圖案所構成的導電特徵。在一些實施例中，電漿子波導管PW2穿透第二光學收發器OT2。舉例來說，電漿子波導管PW2穿透絕緣包封體GF4。
在一些實施例中，通過利用垂直的電漿子波導管PW2來傳輸光信號，可以充分減小在半導體封裝件20中的電流密度。據此，可以減少半導體封裝件20（多晶片堆疊）中的廢熱，從而提高裝置的效能。此外，由於第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3具有較小的厚度（第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3分別具有小於20μm的厚度），故由電漿子波導管PW2產生的傳輸路徑可較短。據此，可以減少傳輸期間的信號損失並且可以實現更高的資料傳輸速率。在一些實施例中，短傳輸路徑還允許使用低強度光源以節省成本及能源。此外，由於半導體封裝件20是通過垂直堆疊光學收發器來形成，故更多的光學收發器可以在給定區域內集成到半導體封裝件20中。
圖5A至圖5G是根據本公開的一些替代性實施例的半導體封裝件30的製造流程的示意性剖視圖。參照圖5A，拾取及放置第一光子積體電路組件100a以及第一儲存積體電路組件300a在第一載板C1上。在一些實施例中，第一光子積體電路組件100a以及第一儲存積體電路組件300a被並排設置。圖5A中的第一光子積體電路組件100a以及第一儲存積體電路組件300a可以分別類似於圖1A中的第一光子積體電路組件100a以及第一儲存積體電路組件300a，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。應注意，圖1A中所示的內連結構114a、314a、介電層116a、316a以及導體118a、318a未在圖5A中示出。然而，省略這些元件僅僅用作示例性說明，並不意圖限制本公開。換言之，這些元件可以被包括或不包括在圖5A中的第一光子積體電路組件100a以及第一儲存積體電路組件300a中。
參照圖5B，在第一載板C1上形成絕緣包封體GF5以包封第一光子積體電路組件100a以及第一儲存積體電路組件300a。在一些實施例中，絕緣包封體GF5包括模塑化合物、模塑底部填充物、樹脂（例如環氧樹脂）或其類似物。在一些替代實施例中，絕緣包封體GF5可包括氧化矽、氮化矽或其類似物。在一些實施例中，絕緣包封體GF5可以通過化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、原子層沉積（ALD）或類似方法形成。在一些替代性實施例中，絕緣包封體GF5可以由模塑製程形成。舉例來說，絕緣包封體GF5可以由壓縮模塑製程形成。在一些實施例中，絕緣包封體GF5也可以稱為「空隙填充氧化物」。
在絕緣包封體GF5包封第一光子積體電路組件100a以及第一儲存積體電路組件300a之後，對第一光子積體電路組件100a的後表面R1、第一儲存積體電路組件300a的後表面R3以及絕緣包封體GF5執行平坦化製程。在一些實施例中，所述平坦化製程包括機械研磨製程及/或化學機械拋光（CMP）製程。在一些實施例中，研磨第一光子積體電路組件100a及第一儲存積體電路組件300a直到露出半導體穿孔112a、312a。舉例來說，在平坦化製程之後，半導體穿孔112a及半導體穿孔312a分別穿透半導體基板110a及半導體基板310a。在一些實施例中，在暴露出半導體穿孔112a、312a之後，可以進一步研磨第一光子積體電路組件100a及第一儲存積體電路組件300a以減少第一光子積體電路組件100a及第一儲存積體電路組件300a的整體厚度。
參照圖5C，在第一光子積體電路組件100a、絕緣包封體GF5以及第一儲存積體電路組件300a上形成重佈線結構1100。在一些實施例中，重佈線結構1100包括介電層1102、多個重佈線導電層1104以及多個導通孔1106。重佈線結構1100的介電層1102、重佈線導電層1104以及導通孔1106可以分別類似於圖2C中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。在一些實施例中，形成重佈線結構1100以使得重佈線導電層1104電性連接及/或光學連接到第一光子積體電路組件100a的半導體穿孔112a以及第一儲存積體電路組件300a的半導體穿孔312a。
參照圖5D，拾取及放置第一電積體電路組件200a以及第一功能積體電路組件400a到重佈線結構1100上。在一些實施例中，第一電積體電路組件200a以及第一功能積體電路組件400a被並排設置。圖5D中的第一電積體電路組件200a以及第一功能積體電路組件400a可以分別類似於圖1C中的第一電積體電路組件200a以及第一功能積體電路組件400a，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。應注意，圖1C中所示的內連結構214a、414a、介電層216a、416a以及導體218a、418a未在圖5D中示出。然而，省略這些元件僅僅用作示例性說明，並不意圖限制本公開。換言之，這些元件可以被包括或不包括在圖5D中的第一電積體電路組件200a以及第一功能積體電路組件400a中。
在將第一電積體電路組件200a以及第一功能積體電路組件400a設置在重佈線結構1100上之後，在重佈線結構1100上形成絕緣包封體GF6以包封第一電積體電路組件200a以及第一功能積體電路組件400a。絕緣包封體GF6類似於絕緣包封體GF5，故在此將省略其詳細描述。
在絕緣包封體GF6包封第一電積體電路組件200a以及第一功能積體電路組件400a之後，對第一電積體電路組件200a以及第一功能積體電路組件400a執行平坦化製程以得到第一光學收發器OT1。在一些實施例中，所述平坦化製程包括機械研磨製程及/或化學機械拋光（CMP）製程。在一些實施例中，研磨第一電積體電路組件200a及第一功能積體電路組件400a直到露出半導體穿孔212a、412a。在一些實施例中，在暴露出半導體穿孔212a、412a之後，可以進一步研磨第一電積體電路組件200a及第一功能積體電路組件400a以減少第一電積體電路組件200a及第一功能積體電路組件400a的整體厚度。在一些實施例中，第一光學收發器OT1包括第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a、重佈線結構1100、絕緣包封體GF5以及絕緣包封體GF6。
在此之後，在第一光學收發器OT1上形成重佈線結構500。舉例來說，在第一電積體電路組件200a、絕緣包封體GF6以及第一功能積體電路組件400a上形成重佈線結構500。在一些實施例中，重佈線結構500包括介電層502、多個重佈線導電層504以及多個導通孔506。圖5D中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506可以分別類似於圖2C中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。在一些實施例中，形成重佈線結構500以使得重佈線導電層504電性連接及/或光學連接到第一電積體電路組件200a的半導體穿孔212a以及第一功能積體電路組件400a的半導體穿孔412a。
在一些實施例中，上述製程可以重複多次以得到第二光學收發器OT2、重佈線結構600、第三光學收發器OT3以及重佈線結構700。第二光學收發器OT2堆疊在重佈線結構500上且包括第二光子積體電路組件100b、第二電積體電路組件200b、第二儲存積體電路組件300b、第二功能積體電路組件400b、重佈線結構1200、絕緣包封體GF7以及絕緣包封體GF8。第二光子積體電路組件100b、第二電積體電路組件200b、第二儲存積體電路組件300b、第二功能積體電路組件400b、絕緣包封體GF7以及絕緣包封體GF8可分別類似於圖5A至圖5D中的第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a、絕緣包封體GF5以及絕緣包封體GF6，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。
在一些實施例中，重佈線結構1200包括介電層1202、多個重佈線導電層1204以及多個導通孔1206。圖5D中的重佈線結構1200的介電層1202、重佈線導電層1204以及導通孔1206可以分別類似於圖2C中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。
重佈線結構600形成在第二光學收發器OT2上。舉例來說，重佈線結構600形成在第二電積體電路組件200b、絕緣包封體GF8以及第二功能積體電路組件400b上。在一些實施例中，重佈線結構600包括介電層602、多個重佈線導電層604以及多個導通孔606。圖5D中的重佈線結構600的介電層602、重佈線導電層604以及導通孔606可以分別類似於圖2C中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。
第三光學收發器OT3堆疊在重佈線結構600上且包括第三光子積體電路組件100c、第三電積體電路組件200c、第三儲存積體電路組件300c、第三功能積體電路組件400c、重佈線結構1300、絕緣包封體GF9以及絕緣包封體GF10。第三光子積體電路組件100c、第三電積體電路組件200c、第三儲存積體電路組件300c、第三功能積體電路組件400c、絕緣包封體GF9以及絕緣包封體GF10可分別類似於在圖5A至圖5D中的第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a、絕緣包封體GF5以及絕緣包封體GF6，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。
在一些實施例中，重佈線結構1300包括介電層1302、多個重佈線導電層1304以及多個導通孔1306。圖5D中的重佈線結構1300的介電層1302、重佈線導電層1304以及導通孔1306可以分別類似於圖2C中的重佈線結構500的介電層502、重佈線導電層504以及導通孔506，故在此將省略其詳細描述。
重佈線結構700形成在第三光學收發器OT3上。舉例來說，重佈線結構700形成在第三電積體電路組件200c、絕緣包封體GF10以及第三功能積體電路組件400c上。在一些實施例中，重佈線結構700包括介電層702、多個重佈線導電層704以及多個導通孔706。圖5D中的重佈線結構700的介電層702、重佈線導電層704以及導通孔706可以分別類似於圖2C中的重佈線結構500的介電層502，重佈線導電層504以及導通孔506，故在此將省略其詳細描述。
參照圖5E，將圖5D中所示的結構被顛倒翻轉並附接到第二載板C2上。隨後，從第一光子積體電路組件100a、絕緣包封體GF5以及第一儲存積體電路組件300a移除第一載板C1。
參照圖5F，在第一光學收發器OT1上形成重佈線結構800。在一些實施例中，重佈線結構800形成在第一光子積體電路組件100a、絕緣包封體GF5以及第一儲存積體電路組件300a上。在一些實施例中，重佈線結構800包括介電層802、多個重佈線導電層804以及多個球下金屬圖案808。圖5F中的重佈線結構800可以類似於圖2J中的重佈線結構800，故在此將省略其詳細描述。
在形成重佈線結構800之後，在第一光學收發器OT1上與第二光學收發器OT2相對處設置多個導電端子900。在一些實施例中，導電端子900與第一光學收發器OT1電性連接。舉例來說，導電端子900可以通過重佈線結構800與第一光學收發器OT1電性連接。也就是說，導電端子900可以設置在球下金屬圖案808上。在一些實施例中，導電端子900通過焊劑附接到球下金圖案808。在一些實施例中，導電端子900例如是焊球，球柵陣列（BGA）球或受控塌陷晶片連接（C4）凸塊。圖5F中的導電端子900可以類似於圖2J中的導電端子900，故在此將省略其詳細描述。
參照圖5G，將圖5F中所示的結構顛倒翻轉並移除第二載板C2以得到半導體封裝件30。如圖5G所示，半導體封裝件30包括第一光學收發器OT1、第二光學收發器OT2、第三光學收發器OT3、重佈線結構500、600、700、800、導電端子900以及電漿子波導管PW3。電漿子波導管PW3可以類似於圖2K中的電漿子波導管PW1，故在此將省略其詳細描述。在一些實施例中，電漿子波導管PW3光學耦接第一光學收發器OT1的光學輸入/輸出部P1、第二光學收發器OT2的光學輸入/輸出部P2以及第三光學收發器OT3的光學輸入/輸出部P3。換句話說，第一光子積體電路組件100a、第二光子積體電路組件100b以及第三光子積體電路組件100c與電漿子波導管PW3光學耦接。在一些實施例中，電漿子波導管PW3可以包括由部分重佈線導電層1104、部分導通孔1106、部分半導體穿孔212a、部分重佈線導電層504、部分導通孔506、部分半導體穿孔112b、部分重佈線導電層1204、部分導通孔1206、部分半導體穿孔212b、部分重佈線導電層604、部分導通孔606、部分半導體穿孔112c以及部分重佈線導電層1304所構成的導電特徵。在一些實施例中，電漿子波導管PW3穿透第二光學收發器OT2。舉例來說，電漿子波導管PW3穿透第二光子積體電路組件100b、重佈線結構1200以及第二電積體電路組件200b。
在一些實施例中，通過利用垂直的電漿子波導管PW3來傳輸光信號，可以充分減小在半導體封裝件30中的電流密度。據此，可以減少半導體封裝件30（多晶片堆疊）中的廢熱，從而提高裝置的效能。另外，電漿子波導管PW3具有低彎曲半徑，這允許通過簡單地將半導體穿孔連接到重佈線結構中的導電圖案來形成電漿子波導管PW3。此外，由於第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3具有較小的厚度（第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3分別具有小於20μm的厚度），故由電漿子波導管PW3產生的傳播輸徑可以較短。據此，可以減少傳輸期間的信號損失並且可以實現更高的資料傳輸速率。在一些實施例中，短傳輸路徑還允許使用低強度光源以節省成本及能源。此外，由於半導體封裝件30是通過垂直堆疊光學收發器來形成，故更多的光學收發器可以在給定區域內集成到半導體封裝件30中。
圖6A至圖6G是根據本公開的一些替代性實施例的半導體封裝件40的製造流程的示意性剖視圖。參照圖6A以及圖6B，圖6A以及圖6B所示的步驟類似於圖5A以及圖5B所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。然而，在圖6B中，在絕緣包封體GF5中還形成有多個絕緣層穿孔（through insulating via；TIV）1008。在一些實施例中，絕緣層穿孔1008穿透絕緣包封體GF5。在一些實施例中，絕緣層穿孔1008可以由導電材料製成。舉例來說，絕緣層穿孔1008的材料可包括金屬材料，例如銅，銅合金等。在一些實施例中，絕緣層穿孔1008可以在形成絕緣包封體GF5之前形成。然而，本公開不限於此。在一些替代性實施例中，絕緣層穿孔1008可以在形成絕緣包封體GF5之後形成。例如，可以通過在絕緣包封體GF5中形成多個開口並將導電材料填充到絕緣包封體GF5的開口中來形成絕緣層穿孔1008。
參照圖6C以及圖6D，圖6C以及圖6D所示的步驟類似於圖5C以及圖5D所示的步驟，故類似的元件由相同的附圖標號表示，並且在此將省略其詳細描述。然而，在圖6D中，多個絕緣層穿孔1010、多個絕緣層穿孔1012、多個絕緣層穿孔1014、多個絕緣層穿孔1016以及多個絕緣層穿孔1018分別形成在絕緣包封體GF6、絕緣包封體GF7、絕緣包封體GF8、絕緣包封體GF9以及絕緣包封體GF10中。絕緣層穿孔1010、1012、1014、1016以及1018可以類似於絕緣層穿孔1008，故在此將省略其詳細描述。如圖6D所示，第一光學收發器OT1包括第一光子積體電路組件100a、第一電積體電路組件200a、第一儲存積體電路組件300a、第一功能積體電路組件400a、絕緣包封體GF5、絕緣包封體GF6、重佈線結構1100、絕緣層穿孔1008以及絕緣層穿孔1010。另一方面，第二光學收發器OT2以及第三光學收發器OT3可以類似於第一光學收發器OT1且包括類似的元件。
參照圖6E至圖6G，圖6E至圖6G所示的步驟類似於圖5E至圖5G所示的步驟，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。如圖6G所示，得到半導體封裝件40。半導體封裝件40包括第一光學收發器OT1、第二光學收發器OT2、第三光學收發器OT3、重佈線結構500、600、700、800、導電端子900以及電漿子波導管PW4。電漿子波導管PW4可以類似於圖4K中的電漿子波導管PW2，故在此將省略其詳細描述。在一些實施例中，電漿子波導管PW4光學耦接第一光學收發器OT1的光學輸入/輸出部P1與第三光學收發器OT3的光學輸入/輸出部P3。換句話說，第一光子積體電路組件100a以及第三光子積體電路組件100c與電漿子波導管PW4光學耦接。在一些實施例中，電漿子波導管PW4可以包括由部分重佈線導電層1104、部分導通孔1106、部分絕緣層穿孔1010、部分重佈線導電層504、部分導通孔506、部分絕緣層穿孔1012、部分重佈線導電層1204、部分導通孔1206、部分絕緣層穿孔1014、部分重佈線導電層604、部分導通孔606、部分絕緣層穿孔1016以及部分重佈線導電層1304所構成的導電特徵。在一些實施例中，電漿子波導管PW4穿透第二光學收發器OT2。舉例來說，電漿子波導管PW4穿透絕緣包封體GF7、重佈線結構1200以及絕緣包封體GF8。
在一些實施例中，通過利用垂直的電漿子波導管PW4來傳輸光信號，可以充分減小在半導體封裝件40中的電流密度。據此，可以減少半導體封裝件40（多晶片堆疊）中的廢熱，從而提高裝置的效能。此外，由於第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3具有較小的厚度（第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3分別具有小於20μm的厚度），故由電漿子波導管PW4產生的傳輸路徑可較短。據此，可以減少傳輸期間的信號損失並且可以實現更高的資料傳輸速率。在一些實施例中，短傳輸路徑還允許使用低強度光源以節省成本及能源。此外，由於半導體封裝件40是通過垂直堆疊光學收發器來形成，故更多的光學收發器可以在給定區域內集成到半導體封裝件40中。
圖7是根據本公開的一些替代性實施例的半導體封裝件50的示意性剖視圖。參照圖7，圖7的半導體封裝件50類似於圖4K的半導體封裝件20，故類似的元件由相同的附圖標號表示，且在此將省略其詳細描述。然而，圖7的半導體封裝件50還包括鈍化層1400以及散熱層1500。在一些實施例中，鈍化層1400以及散熱層1500覆蓋第一光學收發器OT1的側壁SW1、第二光學收發器OT2的側壁SW2以及第三光學收發器OT3的側壁SW3。在一些實施例中，鈍化層1400以及散熱層1500還覆蓋重佈線結構700的頂表面。在一些實施例中，鈍化層1400的材料可以包括氧化矽、氮化矽、低k介電材料（例如碳摻雜氧化物（carbon doped oxide））、極低k介電材料（例如多孔碳摻雜二氧化矽（porous carbon doped silicon oxide ））、其組合或其他合適的材料。在一些實施例中，形成鈍化層1400的方法包括沉積製程，例如化學氣相沉積製程或其他合適的沉積製程。另一方面，散熱層1500的材料可包括能夠充分傳導熱量的材料。舉例來說，散熱層1500可以由金屬材料製成，例如鋁、鈦、銅、鎳、鎢及/或其合金。在一些實施例中，散熱層1500可以通過物理氣相沉積（PVD）、濺射、電鍍等形成。
在一些實施例中，在半導體封裝件50的操作過程中，第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3會產生廢熱。當廢熱積聚在半導體封裝件50內時，可能會導致裝置故障。然而，隨著利用散熱層1500，廢熱可以以更快的速率消散，從而降低了裝置故障的可能性且同時增強了裝置的效能。此外，在一些實施例中，利用覆蓋第一光學收發器OT1、第二光學收發器OT2以及第三光學收發器OT3的散熱層1500能夠進一步增強發生在這些光學收發器中的金屬層之間的光學局限（optical confinement）。舉例來說，散熱層1500可以進一步增強電漿子波導管PW2在散熱層1500附近的光學局限。
圖8是根據本公開的一些替代性實施例的半導體封裝件60的示意性剖視圖。參照圖8，半導體封裝件60包括基板1800、絕緣包封體1900、第一重佈線結構1600、第二重佈線結構1700、第一電積體電路組件200d、第二電積體電路組件200e、第一電漿子橋（plasmonic bridge）2100、多個穿孔2300以及多個導電端子2000。
在一些實施例中，基板1800可以是半導體基板，其具有形成在其中的多個半導體裝置（例如、電晶體、電容器、光電二極體或其組合等）。然而，本公開不限於此。在一些替代性實施例中，基板1800可以是中介板基板（interposer substrate）或載板基板（carrier substrate）。
第一電積體電路組件200d以及第二電積體電路組件200e設置在基板1800上。在一些實施例中，第二電積體電路組件200e與第一電積體電路組件200d相鄰設置。在一些實施例中，圖8的第一電積體電路組件200d以及第二電積體電路組件200e可以類似於圖1C的第一電積體電路組件200a、第一儲存積體電路組件300a或第一功能積體電路組件400a，故在此將省略其詳細描述。在一些實施例中，第一電積體電路組件200d以及第二電積體電路組件200e可包括例如中央處理器（CPU）晶粒、圖形處理器（GPU）晶粒、現場可程式化邏輯閘陣列（FPGA）或記憶體晶粒等。
如圖8所示，絕緣包封體1900填充在基板1800、第一電積體電路組件200d與第二電積體電路組件200e之間。在一些實施例中，絕緣包封體1900包括模塑化合物、模塑底部填充物、樹脂（例如環氧樹脂）或其類似物。在一些替代性實施例中，絕緣包封體1900可包括氧化矽、氮化矽或其類似物。在一些實施例中，絕緣包封體1900可以由模塑製程形成。舉例來說，絕緣包封體1900可以由壓縮模塑製程形成。在一些實施例中，絕緣包封體1900可以被稱為「空隙填充氧化物」。在一些實施例中，第一重佈線結構1600設置在第一電積體電路組件200d以及絕緣包封體1900之間。類似地，第二重佈線結構1700設置在第二電積體電路組件200e以及絕緣包封體1900之間。在一些實施例中，第一電積體電路組件200d與第一重佈線結構1600電性連接。另一方面，第二電積體電路組件200e與第二重佈線結構1700電性連接。圖8的第一重佈線結構1600以及第二重佈線結構1700可以類似於圖2C的重佈線結構500，故在此將省略其詳細描述。
在一些實施例中，穿孔2300穿透絕緣包封體1900以及基板1800。在一些實施例中，穿孔2300可以由導電材料製成。舉例來說，穿孔2300的材料可包括金屬材料，例如銅、銅合金等。在一些實施例中，由於穿孔2300穿透絕緣包封體1900以及基板1800，因此穿孔2300可以由絕緣層穿孔（貫穿絕緣包封體1900的穿孔2300的部分）以及半導體穿孔（貫穿基板1800的穿孔2300的部分）所構成。
如圖8所示，導電端子2000設置在基板1800上與絕緣包封體1900相對處。在一些實施例中，導電端子2000依序通過穿孔2300以及第一重佈線結構1600與第一電積體電路組件200d電性連接。類似地，導電端子2000依序通過穿孔2300以及第二重佈線結構1700與第二電積體電路組件200e電性連接。在一些實施例中，重佈線結構（未示出）可以設置在導電端子2000與基板1800之間。在一些實施例中，導電端子2000例如是焊球，球柵陣列（BGA）球或受控塌陷晶粒連接（C4）凸塊。在一些實施例中，導電端子2000由具有低電阻的導電材料製成，例如錫（Sn）、鉛（Pb）、銀（Ag）、銅（Cu）、鎳（Ni）、鉍（Bi）或其合金。
在一些實施例中，第一電積體電路組件200d與第二電積體電路組件200e之間的通訊可以通過第一電漿子橋2100來實現。在一些實施例中，第一電漿子橋2100設置在基板1800上且嵌入絕緣包封體1900中。也就是說，絕緣包封體1900包封第一電漿子橋2100。在一些實施例中，第一電漿子橋2100設置成橋接第一電積體電路組件200d與第二電積體電路組件200e。舉例來說，第一電漿子橋2100與第一電積體電路組件200d以及第二電積體電路組件200e兩者電性耦接。在一些實施例中，第一電漿子橋2100通過第一重佈線結構1600與第一電積體電路組件200d電性連接。另一方面，第一電漿子橋2100通過第二重佈線結構1700與第二電積體電路組件200e電性連接。
在一些實施例中，第一電漿子橋2100包括第一光電轉換模組2102、第二光電轉換模組2104以及第一電漿子波導管PW5。第一光電轉換模組2102以及第二光電轉換模組2104可分別包括光感測器（photodetector）、光電二極體、其他光學元件或其組合。在一些實施例中，第一光電轉換模組2102以及第二光電轉換模組2104能夠將電性信號轉換為光信號或將光信號轉換為電性信號。在一些實施例中，第一光電轉換模組2102通過第一重佈線結構1600與第一電積體電路組件200d電性耦接。另一方面，第二光電轉換模組2104通過第二重佈線結構1700與第二電積體電路組件200e電性耦接。如圖8所示，第一電漿子波導管PW5連接第一光電轉換模組2102以及第二光電轉換模組2104。在一些實施例中，第一電漿子波導管PW5可以由一對導電圖案與夾置在它們之間的介電材料所構成。在一些實施例中，圖8的第一電漿子波導管PW5可以類似於圖2K的電漿子波導管PW1，故在此將省略其詳細描述。然而，應該注意的是，在圖8中，第一電漿子波導管PW5水平設置以連接第一光電轉換模組2102以及第二光電轉換模組2104。以下將描述第一電積體電路組件200d與第二電積體電路組件200e之間的通訊。
在一些實施例中，第一電積體電路組件200d能夠產生電性信號。然後電性信號通過第一重佈線結構1600傳輸到第一電漿子橋2100的第一光電轉換模組2102。在接收到電性信號後，第一光電轉換模組2102將接收到的信號從電性信號轉換為光信號。然後光信號基於表面電漿子（surface plasmon）通過第一電漿子波導管PW5傳輸並到達第二光電轉換模組2104。在接收到光信號後，第二光電轉換模組2104將接收到的光信號轉換回電性信號，且將電性信號通過第二重佈線結構1700傳輸到第二電積體電路組件200e。通過將光傳輸作為信號傳輸的部分路徑，可以充分地減少信號損失並且可以增強裝置的效能。
應注意，第一電積體電路組件200d與第二電積體電路組件200e之間的通訊是雙向的。也就是說，第二光電轉換模組2104能夠將從第二電積體電路組件200e產生的電性信號轉換為光信號，且第一光電轉換模組2102能夠將從第一電漿子波導管PW5接收到的光信號轉換回電性信號。
在一些實施例中，半導體封裝件60更包括第二電漿子橋2200。第二電漿子橋2200設置在基板1800以及第二電積體電路組件200e之間。在一些實施例中，第二電漿子橋2200嵌入絕緣包封體1900中。第二電漿子橋2200與第二電積體電路組件200e電性耦接。在一些實施例中，第二電漿子橋2200通過第二重佈線結構1700與第二電積體電路組件200e電性連接。
在一些實施例中，第二電漿子橋2200包括第三光電轉換模組2202、第四光電轉換模組2204以及第二電漿子波導管PW6。第三光電轉換模組2202以及第四光電轉換模組2204可以類似於第一光電轉換模組2102以及第二光電轉換模組2104，故在此將省略其詳細描述。如圖8所示，第三光電轉換模組2202以及第四光電轉換模組2204兩者皆通過第二重佈線結構1700與第二電積體電路組件200e電性耦接。在一些實施例中，第二電漿子波導管PW6連接第三光電轉換模組2202以及第四光電轉換模組2204。第二電漿子波導管PW6可以類似於電漿子波導管PW5，故在此將省略其詳細描述。
在一些實施例中，第二電積體電路組件200e能夠產生電性信號。然後電性信號通過第二重佈線結構1700傳輸到第二電漿子橋2200的第三光電轉換模組2202。在接收到電性信號後，第三光電轉換模組2202將接收到的信號從電性信號轉換為光信號。然後光信號通過第二電漿子波導管PW6傳輸並到達第四光電轉換模組2204。在接收到光信號後，第四光電轉換模組2202將接收到的光信號轉換回電性信號，且此電性信號被發送回第二重佈線結構1700。通過將光傳輸結合作為信號傳輸的部分路徑，可以充分地減少信號損失並且可以增強裝置的效能。
根據本公開的一些實施例，半導體封裝件包括第一光學收發器、第二光學收發器、第三光學收發器及電漿子波導管（plasmonic waveguide）。所述第一光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第二光學收發器堆疊在所述第一光學收發器上。所述第三光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部。所述第三光學收發器堆疊在所述第二光學收發器上。所述電漿子波導管穿透所述第二光學收發器且光學耦接所述第一光學收發器的所述至少一個光學輸入/輸出部及所述第三光學收發器的所述至少一個光學輸入/輸出部。
根據本公開的一些實施例，所述電漿子波導管包括半導體穿孔（through semiconductor via；TSV）及絕緣層穿孔（through insulating via；TIV）中的至少一者。
根據本公開的一些實施例，所述半導體封裝件更包括設置在所述第一光學收發器及所述第二光學收發器之間的重佈線結構。
根據本公開的一些實施例，所述半導體封裝件更包括在所述第一光學收發器上且與所述第二光學收發器相對的多個導電端子。
根據本公開的一些實施例，所述第二光學收發器包括用於發送及接收光信號的至少一個光學輸入/輸出部，且所述電漿子波導管更與所述第二光學收發器的所述至少一個光學輸入/輸出部光學耦接。
根據本公開的一些實施例，所述半導體封裝件更包括覆蓋所述第一光學收發器的側壁、所述第二光學收發器的側壁及所述第三光學收發器的側壁的散熱層。
根據本公開的一些替代性實施例，半導體封裝件包括第一光學收發器、第二光學收發器、第三光學收發器及電漿子波導管。所述第一光學收發器包括第一光子積體電路組件（photonic integrated circuit component）及第一電積體電路組件（electric integrated circuit component）。所述第一電積體電路組件與所述第一光子積體電路組件電性連接。所述第二光學收發器堆疊在所述第一光學收發器上。所述第二光學收發器包括第二光子積體電路組件及第二電積體電路組件。所述第二電積體電路組件與所述第二光子積體電路組件電性連接。所述第三光學收發器堆疊在所述第二光學收發器上。所述第三光學收發器包括第三光子積體電路組件及第三電積體電路組件。所述第三電積體電路組件與所述第三光子積體電路組件電性連接。所述電漿子波導管穿透所述第二光學收發器。所述第一光子積體電路組件、所述第二光子積體電路組件及所述第三光子積體電路組件中的至少一者與所述電漿子波導管光學耦接。
根據本公開的一些實施例，所述半導體封裝件更包括設置在所述第一光學收發器及所述第二光學收發器之間的第一重佈線結構。
根據本公開的一些實施例，所述第一光學收發器更包括設置在所述第一光子積體電路組件及所述第一電積體電路組件之間的第二重佈線結構。
根據本公開的一些實施例，所述電漿子波導管穿透所述第二光子積體電路組件及所述第二電積體電路組件。
根據本公開的一些實施例，所述第二光學收發器更包括絕緣包封體，所述絕緣包封體橫向包封所述第二光子積體電路組件及所述第二電積體電路組件，且所述電漿子波導管穿透所述絕緣包封體。
根據本公開的一些實施例，所述第一光學收發器更包括儲存積體電路組件及堆疊在儲存積體電路組件上的功能積體電路組件，且所述功能積體電路組件及所述儲存積體電路組件與所述第一光子積體電路組件及所述第一電積體電路組件相鄰設置。
根據本公開的一些實施例，所述半導體封裝件更包括在所述第一光學收發器上且與所述第二光學收發器相對的多個導電端子。
根據本公開的一些實施例，所述半導體封裝件更包括覆蓋所述第一光學收發器的側壁、所述第二光學收發器的側壁及所述第三光學收發器的側壁的散熱層。
根據本公開的一些替代性實施例，半導體封裝件包括第一電積體電路組件、第二電積體電路組件及第一電漿子橋（plasmonic bridge）。所述第二電積體電路組件與所述第一電積體電路組件相鄰設置。所述第一電漿子橋位於所述第一電積體電路組件及所述第二電積體電路組件上。所述第一電漿子橋包括第一光電轉換模組（electrical-optical conversion module）、第二光電轉換模組及光學耦接所述第一光電轉換模組及所述第二光電轉換模組的第一電漿子波導管。所述第一光電轉換模組與所述第一電積體電路組件電性耦接，且所述第二光電轉換模組與所述第二電積體電路組件電性耦接。
根據本公開的一些實施例，所述半導體封裝件更包括基板以及絕緣包封體。所述基板位於所述第一電漿子橋上。所述絕緣包封體填充在所述基板、所述第一電積體電路組件及所述第二電積體電路組件之間。所述絕緣包封體包封所述第一電漿子橋。
根據本公開的一些實施例，所述半導體封裝件更包括多個穿孔，且所述穿孔穿透所述基板及所述絕緣包封體。
根據本公開的一些實施例，所述半導體封裝件更包括嵌入所述絕緣包封體中的第二電漿子橋，且所述第二電漿子橋與所述第二電積體電路組件耦接。
根據本公開的一些實施例，所述第二電漿子橋包括第三光電轉換模組、第四光電轉換模組及光學耦接所述第三光電轉換模組及所述第四光電轉換模組的第二電漿子波導管，且所述第三光電轉換模組及所述第四光電轉換模組兩者皆與所述第二電積體電路組件耦接。
根據本公開的一些實施例，所述半導體封裝件更包括在所述基板上且與所述絕緣包封體相對的多個導電端子。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
10、20、30、40、50、60:半導體封裝件100、100a:第一光子積體電路組件100b:第二光子積體電路組件100c:第三光子積體電路組件110a、210a、310、310a、410a:半導體基板112a、112b、112c、212a、212b、212c、312a、312b、312c、412a、412b、412c:半導體穿孔114a、114b、114c、214a、214b、314a、414a:內連結構116a、216、216a、316a、416、416a、502、602、702、802、1102、1202、1302:介電層118a、118b、218a、218b、318a、418a:導體200a、200d:第一電積體電路組件200b、200e:第二電積體電路組件200c:第三電積體電路組件300a:第一儲存積體電路組件300b:第二儲存積體電路組件300c:第三儲存積體電路組件400a:第一功能積體電路組件400b:第二功能積體電路組件400c:第三功能積體電路組件500、600、700、800、1100、1200、1300:重佈線結構504、604、704、804、1104、1204、1304:重佈線導電層506、606、706、1106、1206、1306:導通孔808:球下金屬圖案900、2000:導電端子1002、1004、1006、1008、1010、1012、1014、1016、1018:絕緣層穿孔1400:鈍化層1500:散熱層1600:第一重佈線結構1700:第二重佈線結構1800:基板1900、GF1、GF10、GF2、GF3、GF4、GF5、GF6、GF7、GF8、GF9:絕緣包封體2100:第一電漿子橋2102:第一光電轉換模組2104:第二光電轉換模組2200:第二電漿子橋2202:第三光電轉換模組2204:第四光電轉換模組2300:穿孔A1、A2:晶粒堆疊AS1、AS2、AS3、AS4:主動表面C1:第一載板C2:第二載板CF:導電特徵DI:介電材料G:空隙OT1:第一光學收發器OT2:第二光學收發器OT3:第三光學收發器P1、P2、P3:光學輸入/輸出部PW1、PW2、PW3、PW4:電漿子波導管PW5:第一電漿子波導管PW6:第二電漿子波導管R1、R2、R3、R4:後表面SW1、SW2、SW3:側壁W:晶圓WS:半導體晶圓基板d:距離
圖1A至圖1C是多個晶粒堆疊的製造流程的示意性剖視圖。 圖2A至圖2K是根據本公開的一些實施例的半導體封裝件的製造流程的示意性剖視圖。 圖3是圖2K中的電漿子波導管的示意性透視圖。 圖4A至圖4K是根據本公開的一些替代性實施例的半導體封裝件的製造流程的示意性剖視圖。 圖5A至圖5G是根據本公開的一些替代性實施例的半導體封裝件的製造流程的示意性剖視圖。 圖6A至圖6G是根據本公開的一些替代性實施例的半導體封裝件的製造流程的示意性剖視圖。 圖7是根據本公開的一些替代性實施例的半導體封裝件的示意性剖視圖。 圖8是根據本公開的一些替代性實施例的半導體封裝件的示意性剖視圖。
10:半導體封裝件
100a:第一光子積體電路組件
100b:第二光子積體電路組件
100c:第三光子積體電路組件
112b、112c、212a、212b:半導體穿孔
114a、114b、114c、214a、214b:內連結構
118a、118b、218a、218b:導體
200a:第一電積體電路組件
200b:第二電積體電路組件
200c:第三電積體電路組件
300a:第一儲存積體電路組件
300b:第二儲存積體電路組件
300c:第三儲存積體電路組件
400a:第一功能積體電路組件
400b:第二功能積體電路組件
400c:第三功能積體電路組件
500、600、700、800:重佈線結構
504、604:重佈線導電層
506、606:導通孔
900:導電端子
GF2、GF3、GF4:絕緣包封體
CF:導電特徵
OT1:第一光學收發器
OT2:第二光學收發器
OT3:第三光學收發器
P1、P2、P3:光學輸入/輸出部
PW1:電漿子波導管

Claims (1)

  1. 一種半導體封裝件，包括： 第一光學收發器，包括用於發送及接收光信號的至少一個光學輸入/輸出部； 第二光學收發器，堆疊在所述第一光學收發器上； 第三光學收發器，包括用於發送及接收光信號的至少一個光學輸入/輸出部，其中所述第三光學收發器堆疊在所述第二光學收發器上；以及 電漿子波導管，穿透所述第二光學收發器，其中所述電漿子波導管光學耦接所述第一光學收發器的所述至少一個光學輸入/輸出部及所述第三光學收發器的所述至少一個光學輸入/輸出部。
TW107139737A 2018-09-20 2018-11-08 半導體封裝件 TW202013910A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/136,262 2018-09-20
US16/136,262 US10797031B2 (en) 2018-09-20 2018-09-20 Semiconductor package

Publications (1)

Publication Number Publication Date
TW202013910A true TW202013910A (zh) 2020-04-01

Family

ID=69856479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139737A TW202013910A (zh) 2018-09-20 2018-11-08 半導體封裝件

Country Status (3)

Country Link
US (3) US10797031B2 (zh)
CN (1) CN110931476A (zh)
TW (1) TW202013910A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI824467B (zh) 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10797031B2 (en) * 2018-09-20 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) * 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10937736B2 (en) * 2019-06-14 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
KR20210007457A (ko) * 2019-07-11 2021-01-20 삼성전자주식회사 반도체 패키지
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US12080672B2 (en) * 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
KR20220033619A (ko) * 2020-09-08 2022-03-17 삼성전자주식회사 반도체 패키지
US11664318B2 (en) 2020-12-31 2023-05-30 Nokia Solutions And Networks Oy Stack of dies
US20240038702A1 (en) * 2022-07-27 2024-02-01 Adeia Semiconductor Bonding Technologies Inc. High-performance hybrid bonded interconnect systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583882B2 (en) * 2006-11-10 2009-09-01 University Of Alabama In Huntsville Waveguides for ultra-long range surface plasmon-polariton propagation
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9413140B2 (en) * 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9599781B1 (en) * 2014-09-11 2017-03-21 Sandia Corporation Plasmon-assisted optical vias for photonic ASICS
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
WO2017007816A1 (en) * 2015-07-06 2017-01-12 University Of Houston System A method to fabricate chip-scale electronic photonic (plasmonic) - integrated circuits
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10797031B2 (en) * 2018-09-20 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20230411373A1 (en) 2023-12-21
US10797031B2 (en) 2020-10-06
US20200098736A1 (en) 2020-03-26
US11830861B2 (en) 2023-11-28
US20210005591A1 (en) 2021-01-07
CN110931476A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
TW202013910A (zh) 半導體封裝件
CN109860135B (zh) 混合互连器件和方法
TWI714403B (zh) 半導體結構及其製造方法
CN110504247B (zh) 集成电路封装件及其形成方法
CN112530925B (zh) 封装件及其形成方法
US10261248B2 (en) Package structure and methods of forming same
TW202002168A (zh) 光學收發器
CN110112115B (zh) 集成电路封装件及其形成方法
TW201712836A (zh) 三維積體電路結構
TW202114111A (zh) 封裝
KR102537735B1 (ko) 집적 회로 패키지 및 방법
CN110610907A (zh) 半导体结构和形成半导体结构的方法
CN112687670B (zh) 集成电路结构及其形成方法
KR102564124B1 (ko) 집적 회로 패키지 및 그 형성 방법
US20240266338A1 (en) Photonic Semiconductor Device and Method of Manufacture
CN112578509A (zh) 半导体器件与系统及其制造方法
TW202249129A (zh) 半導體封裝
TW202109818A (zh) 封裝及其製造方法
US20220336393A1 (en) Integrated circuit package and method of forming thereof
TWI735353B (zh) 積體電路封裝及其製作方法
US20230314702A1 (en) Integrated circuit package and method of forming same
CN116525558A (zh) 封装件及其形成方法
TW202414722A (zh) 具有重構晶圓上晶片接合或堆疊重構晶圓接合之3d封裝
TW202416460A (zh) 半導體封裝和其製造方法