JP6448045B2 - 光電気集積回路及び光インタポーザ - Google Patents

Description

本発明は、光電気集積回路及び光インタポーザに関する。

通信技術の普及に伴い、サーバやルータ等の情報処理装置にて取り扱うデータ量（情報量）が急増している。また、これらの情報処理装置を構成するＬＳＩ（Large Scale Integration）等の半導体部品間でやり取りされる信号の伝送に求められる容量は、今後も急増し続けることが予想される。

このような状況のもと、電気信号を用いた通信では、電気配線技術の問題点が顕在化しつつある。具体的には、消費電力が増大する、信号伝達の遅延が生じる、信号線の信頼性をより高める必要がある、信号間の干渉が生じる、といった事項が問題となる。このような問題に対応するため、拠点間を接続する光通信システム等の長距離伝送から半導体部品（半導体チップ）の内部又は半導体部品間等の短距離伝送に至るまで、様々な伝送距離や用途に向けた、光配線の適用が検討されている。

特許文献１において、電界効果トランジスタ（ＦＥＴ）と半導体レーザを同一基板の表裏に集積した半導体装置が開示されている。また、特許文献２、３において、光電気複合モジュール又は光配線構造において、受光素子又は受信部の周囲を導電性ビアで囲むことにより、迷光や電磁ノイズを遮断し、光クロストークや電気クロストークを低減する構造が開示されている。

特許文献４において、半導体基板の表面部に形成されたデジタル回路部とアナログ回路部との間の領域に設けられた貫通ビアによって、電気クロストークを抑制する構造が開示されている。

特許文献５において、基板に埋め込まれたダミー・プラグに導電材料を用いることで電気クロストークを低減すると共に、垂直方向の熱伝導性を高めることができる構造が開示されている。

特開昭６１−０４００８１号公報（図１） 国際公開第２００６／０２５５２３号（図１） 国際公開第２０１０／００４８５０号（図１） 国際公開第２０１１／０８６６１２号（図１） 特表２０１３−５２２９２９号公報（図２）

なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。

光配線を用いた信号伝達を行う情報処理システムや光通信システムでは、高性能な光電気集積回路が用いられることが多い。このような光電気集積回路には、変調器や受光器等の光デバイスに加え、変調器を駆動するドライバ回路、受光器の信号を増幅するＴＩＡ（Transimpedance Amplifier）回路等の電気回路が必要となる。

光電気集積回路では、光デバイスと電気回路が混在するため、電気クロストークと光クロストークの両方を低減することが要求される。特に、多数のチャネルに対応する光電気集積回路では、送受信される信号数が増加するため、電気クロストーク及び光クロストークの影響が大きくなる。

また、ドライバ回路、ＴＩＡ回路等の電気回路や光デバイスが動作することで、熱が生じる。この熱を十分に排熱できないと、温度変動が原因となって光電気集積回路の誤動作を引き起こすことがある。例えば、受光器は周辺温度の上昇に伴い、暗電流が増加する。そのため、温度上昇が受光器の受信感度を劣化させる要因となり得る。変調器においても、温度変動に伴い、変調動作における最適バイアス点がシフトし、誤動作の要因となり得る。

光デバイス（受光器、変調器）だけではなく、電気回路も温度上昇により特性が劣化し得る。特に、光電気集積回路をＳＯＩ（Silicon On Insulator）基板上に形成した場合、埋め込み酸化層（絶縁膜）の熱抵抗が高いため、温度変動がより顕著となる。

なお、特許文献１には、光クロストークや電気クロストークに関する言及はない。また、特許文献２、特許文献３には、光クロストークや電気クロストークを低減する構造が開示されているが、光電気集積回路の排熱に関する言及はない。また、特許文献４には、貫通ビアにより電気クロストークを抑制する構造が開示されているが、光電気集積回路の排熱効率に関する言及はない。また、本発明者らの知見では、貫通ビアを設けただけでは、十分な排熱効率を確保することは困難だと考えられる。

特許文献５には、基板に埋め込まれたダミー・プラグに導電材料を用いることで電気クロストークを低減しつつ、垂直方向の熱伝導性を高める構造が開示されている。しかし、ダミー・プラグを介して基板に熱伝導が行われるものの、排熱に有効な領域はダミー・プラグ部分に限られ、十分な排熱効率を確保するには至っていないと考えられる。特に、熱抵抗の大きい絶縁膜が光電気集積回路内に存在する場合には、排熱効率の問題がより顕著となる。さらに、特許文献５が開示する技術では、半導体層と絶縁層の両方を貫通するようにダミー・プラグを形成する必要があり、製造プロセスが煩雑となる。

本発明は、光クロストーク及び電気クロストークが低減し、排熱効率を向上させることに寄与する光電気集積回路及び光インタポーザを提供することを目的とする。

本発明の第１の視点によれば、シリコン基板上の絶縁層を下クラッドとし、前記絶縁層上に形成される半導体層をコアとする、スラブ部を有するリブ型の光導波路と、前記光導波路と接続される光デバイスと、前記光デバイスに接続される電気回路と、前記光デバイスと前記電気回路を接続する接続ビアを内部に含むメサ形状の接続部と、前記接続部の側部を少なくとも含む領域に形成され、且つ、前記シリコン基板と接しつつ電気的に接地されている導電膜と、を備え、前記光デバイスは前記接続部の内部に形成され、前記接続部の２つの面のうち面積が小さい上面は前記電気回路と接続され、面積が大きい下面は前記シリコン基板と接続され、前記光導波路のスラブ部は前記接続部の側部に形成された導電膜と接し、前記光デバイスと、前記接続部の側部に形成された前記導電膜と、の間に放熱用導電体が形成されている、光電気集積回路が提供される。

本発明の第２の視点によれば、上記光電気集積回路が形成されたシリコン基板上に、複数の半導体チップが搭載され、前記半導体チップ間で光信号伝送を行う光インタポーザが提供される。

本発明の各視点によれば、光クロストーク及び電気クロストークが低減し、排熱効率を向上させることに寄与する光電気集積回路及び光インタポーザが、提供される。

一実施形態の概要を説明するための図である。 第１の実施形態に係る光電気集積回路の平面図の一例を示す図である。 図２のＡ２−Ａ２間の断面模式図の一例を示す図である。 第２の実施形態に係る光電気集積回路の断面模式図の一例を示す図である。 第３の実施形態に係る光電気集積回路の断面模式図の一例を示す図である。 第４の実施形態に係る光電気集積回路の断面模式図の一例を示す図である。 第５の実施形態に係る光電気集積回路の平面図の一例を示す図である。 第６の実施形態に係る光電気集積回路の平面図の一例を示す図である。

初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。

上述のように、光クロストーク及び電気クロストークが低減し、排熱効率を向上させる光電気集積回路が望まれる。

そこで、一例として図１に示す光電気集積回路１００を提供する。光電気集積回路１００は、光導波路１０１と、光デバイス１０２と、電気回路１０３と、接続部１０４と、導電膜１０５と、を備える。

光電気集積回路１００の平面図を示す図１（ａ）と、図１（ａ）のＡ１−Ａ１間の断面模式図の一例である図１（ｂ）を参照すると、光導波路１０１は、シリコン基板上の絶縁層を下クラッドとし、絶縁層上に形成される半導体層をコアとして形成される。また、光デバイス１０２は、光導波路１０１と接続され、電気回路１０３は光デバイス１０２と接続される。光デバイス１０２と電気回路１０３を接続する接続部１０４は、断面形状がメサ形状に形成される。さらに、導電膜１０５は、メサ形状の接続部１０４の側部を少なくとも含む領域に形成され、且つ、シリコン基板と接しつつ電気的に接地されている。なお、理解の容易のため、図１（ａ）では電気回路１０３を点線にて図示している。

光電気集積回路１００は、光導波路１０１を集積することで、平面内に複雑な光電気集積回路を形成可能な構造を有している。光電気集積回路１００は、光導波路１０１の下クラッドとなる絶縁層を加工してメサ形状の接続部１０４を形成し、導電膜１０５を周囲に配する構成となっている。導電膜１０５は、接続部１０４の内部に形成された光デバイス１０２を囲んでいるため、他の光デバイスからの迷光を遮断し、光クロストークを低減させる。また、導電膜１０５は電気的に接地されているため、電磁ノイズに対するシールド効果を発揮し、電気クロストークを低減させる。

光デバイス１０２や電気回路１０３が発する熱は、接続部１０４の側部に形成された導電膜１０５を介して、シリコン基板に伝導される。シリコン基板は熱伝導率が高く、効率的に排熱が行える。

以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。

［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。

図２は、第１の実施形態に係る光電気集積回路１の平面図の一例を示す図である。図２を参照すると、光電気集積回路１は２チャネルの信号を送受信可能であり、光電気集積回路１の外部に光送信信号を送信し、外部から受信光信号の受信が可能に構成されている。光電気集積回路１は、図示しない光電気集積回路とペアとなり、チップ間の光信号伝送を実現する。

光電気集積回路１は、シリコン支持基板１０の４箇所にメサ構造体１１ａ〜１１ｄが形成される構造を有している。メサ構造体１１ａ〜１１ｄは、光デバイス（変調器、受光器）と電気回路（ドライバチップ、ＴＩＡチップ）の接続部であり、その断面はメサ形状に形成されている。メサ構造体１１ａ及び１１ｂの内部には、変調器（図２において、図示せず）が形成されている。メサ構造体１１ｃ及び１１ｄの内部には、受光器（図２において、図示せず）が形成されている。

なお、以降の説明において、各構成要素が数字とアルファベットを結合した符号にて表記されている場合には、当該数字により各構成要素を代表するものとする。例えば、メサ構造体１１ａ〜１１ｄを区別する特段の理由がない場合には、「メサ構造体１１」と表記する。

図２のＹ方向に延伸する４本の光導波路１２ａ〜１２ｄが、メサ構造体１１ａ〜１１ｄの内部と接続されている。具体的には、光導波路１２ａ、１２ｂはメサ構造体１１ａ、１１ｂ内部の変調器と光学的に接続され、光導波路１２ｃ、１２ｄはメサ構造体１１ｃ、１１ｄ内部の受光器と光学的に接続されている。

光導波路１２は、シリコン支持基板１０上に形成された絶縁層を下クラッド、絶縁層上に形成されたシリコン層（半導体層）をコアとして形成されるリブ型導波路である。つまり、光導波路１２の断面形状は、凸型であり、図２では符号１３により凸部を図示している。但し、光導波路１２の断面形状を限定する趣旨ではなく、長方形の断面形状を有するチャネル型導波路であってもよい。

なお、第１の実施形態では、４本の光導波路を備える光電気集積回路１について説明するが、光導波路の本数を限定する趣旨ではない。光導波路の本数は、対応するチャネル数等に応じて適宜選択される事項である。

メサ構造体１１ａ、１１ｂの上方にはドライバチップがフリップチップ実装により実装される。同様に、メサ構造体１１ｃ、１１ｄの上方にはＴＩＡチップがフリップチップ実装により実装される。図２においては、ドライバチップが搭載される領域を点線にて図示し、ドライバチップ搭載領域１４と表記している。同様に、図２において、ＴＩＡチップが搭載される領域を点線にて図示し、ＴＩＡチップ搭載領域１５と表記している。

メサ構造体１１の側部とその周辺領域のシリコン支持基板１０の表面には、導電膜１６が形成されている。

図３は、図２のＡ２−Ａ２間の断面模式図の一例を示す図である。なお、図３では、理解の容易のため、図２には図示していないドライバチップ２とＴＩＡチップ３を図示している。

図３を参照すると、シリコン支持基板１０上の絶縁層２０の上部に変調器２１ａ及び２１ｂが形成されている。同様に、絶縁層２０の上部に受光器２２ａ及び２２ｂが形成されている。変調器２１は光導波路１２に光学接続される導波路型光デバイスである。同様に、受光器２２は光導波路１２に光学接続される導波路型光デバイスである。

メサ構造体１１ａ〜１１ｄそれぞれの内部に、変調器２１ａ、２１ｂ及び受光器２２ａ、２２ｂが形成される。変調器２１ａ、２１ｂ及び受光器２２ａ、２２ｂのそれぞれは、メサ構造体１１内部の絶縁層２３に形成された接続ビア２４と電極パッド２５を介して、ドライバチップ２、ＴＩＡチップ３側の電極パッド２６と接続される。

導電膜１６は、側部を含むメサ構造体１１の周囲に形成されている。導電膜１６は、電極パッド２６のうちグランド端子として機能する電極パッドと電気的に接続され、接地されている。即ち、導電膜１６は、メサ形状の接続部の側部を少なくとも含む領域に形成され、且つ、シリコン支持基板１０と接しつつ、電気的に接地された導電体である。

さらに、光導波路１２はリブ型導波路であるため、図３に示すように光導波路のスラブ部分とメサ構造体１１側部の導電膜１６が接するように形成される。

なお、導電膜１６の材料は特に限定されないが、電気抵抗が小さく、熱伝導率が高い金属を用いるのが好適である。例えば、Ｓｉ−ＣＭＯＳ（Silicon-Complementary Metal-Oxide Semiconductor）プロセスにて通常用いられるアルミニウム（Ａｌ）が好適であるが、銅（Ｃｕ）や他の合金等であってもよい。

光電気集積回路１の製造方法は、概略以下のとおりである。初めに、シリコン支持基板１０上に、絶縁層２０を形成する。その後、絶縁層２０の上にコアとなるシリコンを堆積又は塗布し、エッチング処理により凸状のリブ型導波路を形成する。その上に、シリコン酸化物等の絶縁体からなる絶縁層２３を形成する。以上のようなプロセスにより層構造を形成してもよいし、初めから埋め込み酸化層とＳＯＩ層を有するＳＯＩ基板を用いてもよい。次に、メサ構造体１１を形成するためのエッチング処理を施す。具体的には、所定の位置にエッチングマスクを形成し、ドライエッチング又はウェットエッチングを行う。その後、メサ構造体１１の側部を含む領域に導電膜１６を形成する。このような製造プロセスを含んで、光電気集積回路１は製造される。

第１の実施形態に係る光電気集積回路１は、ＳＯＩ基板にて形成することが可能である。つまり、シリコン支持基板１０、絶縁層２０、絶縁層２０上のシリコン層（半導体層）が、ＳＯＩ基板を構成し、ＳＯＩ基板の埋め込み酸化層を絶縁層２０として使用する。

なお、図３の絶縁層２３は光導波路１２の上クラッドとして機能する。

また、第１の実施形態では、メサ構造体１１はメサ形状として説明したが、図３に図示するように台形形状に限定されるものではなく、側部が垂直な構造であってもよい。しかし、後述するように、光クロストークを低減させるという観点からは、メサ構造体１１の側部は斜め形状であることが望ましい。さらに、メサ構造体１１の側部に導電膜１６を形成するという製造プロセスの観点からも、より均一に導電性の膜を形成できるようにするため、側部は斜め形状であることが望ましい。

次に、第１の実施形態に係る光電気集積回路１における光、電気クロストークと、排熱効率について考察する。

光電気集積回路１では、変調器２１及び受光器２２の光デバイスが、導電膜１６により囲まれており、他の光デバイスからの迷光の影響が低下する（光クロストークが低減する）。さらに、各光デバイスは、側部が斜め形状のメサ構造体１１の内部に形成されているため、迷光が斜め方向に反射し、光クロストークが低減する。

導電膜１６は電気的に接地されているので、ドライバチップ２やＴＩＡチップ３等が動作することにより生じる電磁ノイズが遮断される。つまり、導電膜１６により囲まれたメサ構造体１１の内部における電気クロストークが低減する。また、導電膜１６は、シリコン支持基板１０と接しているため、シリコン支持基板１０を介した電気的なノイズが遮断され、電気クロストークが低減する効果がある。

次に、光電気集積回路１の排熱効率を考察する。

光デバイス（変調器２１、受光器２２等）や電気回路（ドライバチップ２、ＴＩＡチップ３）により発生した熱は、導電膜１６によりシリコン支持基板１０に伝導され、排熱される。従って、導電膜１６とシリコン支持基板１０の接触面積を十分確保することで、効率的な排熱が実現できる。また、上述のように、光導波路のスラブ部分とメサ構造体１１側部の導電膜１６が接続されているため、熱抵抗が低減され、効率的な排熱が可能となる。

[変形例]
第１の実施形態に係る光電気集積回路１は例示であって種々の変形が可能である。

電気クロストークを低減するという観点からは、変調器２１又は受光器２２と、メサ構造体１１の側部に形成される導電膜１６との間の距離Ｌ（図３参照）を制限するのが望ましい。具体的には、電気回路（ドライバチップ２、ＴＩＡチップ３）が扱う電気信号の周波数における波長をλとした場合、Ｌ＜λ／４の関係が成り立つことが望ましい。

また、シリコン支持基板１０上の導電膜１６と接する領域にドーピングを施すことで、接続抵抗が下がり、より効率的に基板を介した電気クロストークを低減できる。

さらに、ドライバチップ２やＴＩＡチップ３の表面にも、導電膜を形成することで、光デバイスからの迷光が電気回路に入射し、回路の誤動作を引き起こすことが防止できる。即ち、電気回路の表面には、光デバイスからの迷光が電気回路に入射することを防ぐように導電膜が形成されるのが望ましい。

さらにまた、導電膜１６の内側（メサ構造体１１の側部と接する側）に光吸収係数の大きな材料からなる膜を形成することで、散乱光を吸収させ、光クロストークを低減することができる。光吸収係数の大きな材料として、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等が使用でき、バリアメタル又は密着層としての機能を与えることができる。即ち、導電膜１６の内側に、導電膜１６の光吸収係数よりも高い光吸収係数を持つ金属膜を形成することで、光クロストークをより低減できる。

［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。

図４は、第２の実施形態に係る光電気集積回路１ａの断面模式図の一例を示す図である。図４において図３と同一構成要素には、同一の符号を付し、その説明を省略する。

光電気集積回路１と１ａの相違点は、シリコン支持基板を含む電気集積回路がチップキャリア３０に載せられている点と、チップキャリア３０と導電膜１６が貫通ビア３１により電気的に接続されている点である。また、チップキャリア３０はグランド（ＧＮＤ）電位に接地されている。

光デバイス（変調器２１、受光器２２）や、電気回路（ドライバチップ２、ＴＩＡチップ３）にて発生した熱は、シリコン支持基板１０に形成された貫通ビア３１を介してチップキャリア３０まで伝達する。チップキャリア３０は、放熱体として機能し、効率的な排熱が実現できる。

また、金属製のチップキャリア３０を用いるのが望ましく、排熱効率を高める放熱グリス等を併用し、プリント基板上に実装してもよい。また、シリコン支持基板１０の内部に貫通ビア３１が形成されているため、より効果的に電磁ノイズが遮蔽され、より高い電気クロストーク低減効果が得られる。さらに、第２の実施形態に係る光電気集積回路１ａでは、貫通ビア３１はシリコン層を貫通すればよいので、絶縁層とシリコン層の両方を貫通する構造と比較し、製造プロセスが容易である。

［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。

図５は、第３の実施形態に係る光電気集積回路１ｂの断面模式図の一例を示す図である。図５において図４と同一構成要素には、同一の符号を付し、その説明を省略する。

第３の実施形態に係る光電気集積回路１ｂは、第２の実施形態に係る光電気集積回路１ａに対して、変調器２１及び受光器２２と、メサ構造体１１側部の導電膜１６との間に放熱用導電体３２を備える構造となっている。

この放熱用導電体３２により、変調器２１及び受光器２２が、導電膜１６と熱的に接続され、比較的熱抵抗が高いと考えられる接続ビア２４を介さずに、熱伝導が行われる。その結果、より効率的な排熱が実現できる。

［第４の実施形態］
続いて、第４の実施形態について図面を参照して詳細に説明する。

図６は、第４の実施形態に係る光電気集積回路１ｃの断面模式図の一例を示す図である。

光電気集積回路１と１ｃの相違点は、導電膜１６が、変調器２１側と、受光器２２側と、で電気的に分離されている点である。より具体的には、変調器２１及びドライバチップ２のグランド端子（電極パッド）に接続されている導電膜１６ａと、受光器２２及びＴＩＡチップ３のグランド端子（電極パッド）に接続されている導電膜１６ｂと、が分離されている。

このように、光電気集積回路１ｃでは、送信側の光デバイス及び電気回路のグランドが共通化され、受信側の光デバイス及び電気回路のグランドも共通化されている。その上で、送信側と受信側のグランドを電気的に分離することで、グランドを介したノイズの回り込みを防止し、電気クロストークをより一層低減させる。

［第５の実施形態］
続いて、第５の実施形態について図面を参照して詳細に説明する。

図７は、第５の実施形態に係る光電気集積回路１ｄの平面図の一例を示す図である。図７において図２と同一構成要素には、同一の符号を付し、その説明を省略する。

第１の実施形態に係る光電気集積回路１は、メサ構造体１１の周辺に限り導電膜１６に覆われている。一方、第５の実施形態に係る光電気集積回路１ｄは、シリコン支持基板１０のほぼ全面が導電膜１６により覆われている。

シリコン支持基板１０における表面の多くを導電膜１６により覆うことで、両者の接触面積が大きくなり、熱抵抗が下がる。その結果、より効率よく排熱できる。

なお、図７では、導波損失を低減するため、光導波路１２の周辺には導電膜１６を設けていない。しかし、光クロストークを低減することを目的として、光導波路１２を囲むように導電膜１６を形成してもよい。

また、光電気集積回路１ｄを製造する際の製造プロセス上の金属部分の密度制約上の関係や、機械的応力の関係から、シリコン支持基板１０の表面全体を一様に導電膜１６にて覆うことが困難な場合には、導電膜１６を編み目状に形成してもよい。但し、その場合には、電気クロストークの低減効果を得るために、編み目の間隔は、電気信号周波数における波長をλとすれば、λ／４程度以下とすることが望ましい。

［第６の実施形態］
続いて、第６の実施形態について図面を参照して詳細に説明する。

図８は、第６の実施形態に係る光電気集積回路４の平面図の一例を示す図である。図８を参照すると、光電気集積回路４には複数の半導体チップ（ＩＣチップ）が実装され、送信部と受信部が同一のシリコン基板上に搭載される構造となっている。

より具体的には、光電気集積回路４の半導体チップ搭載領域４０及び４１のそれぞれの領域の上に、送信機能と受信機能を持つ半導体チップが搭載される。

また、半導体チップ搭載領域４０、４１の下方にはメサ構造体１１ｅ〜１１ｈが形成されている。これらのメサ構造体は、第１〜第５の実施形態にて説明してきたメサ構造体と同等の機能を備え、光クロストーク及び電気クロストークの低減と、排熱に優れた構造を有する。また、半導体チップ搭載領域４０、４１に搭載されるそれぞれの半導体チップ間は、光導波路１２ｅ、１２ｆにより光学的に接続されている。光電気集積回路４が形成されたシリコン基板は、光インタポーザ４２として機能し、光インタポーザ４２上に搭載された半導体チップ間の光伝送を可能とする。

なお、図８では、第５の実施形態と同様に、シリコン基板のほぼ全面を導電膜１６により覆っている。その結果、光インタポーザ４２上の半導体チップ間のクロストークが低減され、排熱効率を高めることが可能となる。

以上、第１〜第６の実施形態について詳細に説明したが、上記各実施形態の任意の組み合わせが更なる実施形態として含まれる。例えば、第１の実施形態にて説明した光電気集積回路１の構成（図３）に、第３の実施形態にて説明した放熱用導電体３２を付加することも勿論可能である。

上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。

［付記１］
シリコン基板上の絶縁層を下クラッドとし、前記絶縁層上に形成される半導体層をコアとする光導波路と、
前記光導波路と接続される光デバイスと、
前記光デバイスに接続される電気回路と、
前記光デバイスと前記電気回路を接続するメサ形状の接続部と、
前記接続部の側部を少なくとも含む領域に形成され、且つ、前記シリコン基板と接しつつ電気的に接地されている導電膜と、
を備える、光電気集積回路。
［付記２］
前記シリコン基板を貫通する貫通ビアをさらに備え、
前記貫通ビアは、前記シリコン基板に接する放熱体と前記導電膜を接続する、付記１の光電気集積回路。
［付記３］
前記光デバイスと、前記接続部の側部に形成された前記導電膜と、の間に放熱用導電体が形成されている、付記１又は２の光電気集積回路。
［付記４］
前記導電膜は、前記シリコン基板の表面を覆うように形成されている、付記１乃至３のいずれか一に記載の光電気集積回路。
［付記５］
前記導電膜は、前記シリコン基板の表面を編み目状に覆うように形成されている、付記１乃至４のいずれか一に記載の光電気集積回路。
［付記６］
前記光デバイスと前記接続部の側部に形成された前記導電膜の間の距離Ｌと、前記電気回路が扱う電気信号周波数における波長λと、が、Ｌ＜λ／４の関係を満たす付記１乃至５のいずれか一に記載の光電気集積回路。
［付記７］
前記導電膜の前記接続部の側部と接する側に、前記導電膜の光吸収係数よりも高い光吸収係数を持つ金属を材料とする膜が形成されている、付記１乃至６のいずれか一に記載の光電気集積回路。
［付記８］
送信側の前記光デバイス及び前記電気回路のグランドが第１のグランドとして共通化され、
受信側の前記光デバイス及び前記電気回路のグランドが第２のグランドとして共通化され、
前記第１及び第２のグランドは電気的に分離している、付記１乃至７のいずれか一に記載の光電気集積回路。
［付記９］
前記電気回路の表面には、前記光デバイスからの迷光が前記電気回路に入射することを防ぐように導電膜が形成されている、付記１乃至８のいずれか一に記載の光電気集積回路。
［付記１０］
付記１乃至９のいずれか一に記載の光電気集積回路が形成されたシリコン基板上に、複数の半導体チップが搭載され、前記半導体チップ間で光信号伝送を行う光インタポーザ。

なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。

１、１ａ〜１ｄ、４、１００ 光電気集積回路
２ ドライバチップ
３ ＴＩＡチップ
１０ シリコン支持基板
１１、１１ａ〜１１ｈ メサ構造体
１２、１２ａ〜１２ｆ、１０１ 光導波路
１３ 光導波路の凸部
１４ ドライバチップ搭載領域
１５ ＴＩＡチップ搭載領域
１６、１６ａ、１６ｂ、１０５ 導電膜
２０、２３ 絶縁層
２１、２１ａ、２１ｂ 変調器
２２、２２ａ、２２ｂ 受光器
２４ 接続ビア
２５、２６ 電極パッド
３０ チップキャリア
３１ 貫通ビア
３２ 放熱用導電体
４０、４１ 半導体チップ搭載領域
４２ 光インタポーザ
１０２ 光デバイス
１０３ 電気回路
１０４ 接続部

Claims (9)

1. シリコン基板上の絶縁層を下クラッドとし、前記絶縁層上に形成される半導体層をコアとする、スラブ部を有するリブ型の光導波路と、
   前記光導波路と接続される光デバイスと、
   前記光デバイスに接続される電気回路と、
   前記光デバイスと前記電気回路を接続する接続ビアを内部に含むメサ形状の接続部と、
   前記接続部の側部を少なくとも含む領域に形成され、且つ、前記シリコン基板と接しつつ電気的に接地されている導電膜と、
   を備え、
   前記光デバイスは前記接続部の内部に形成され、前記接続部の２つの面のうち面積が小さい上面は前記電気回路と接続され、面積が大きい下面は前記シリコン基板と接続され、前記光導波路のスラブ部は前記接続部の側部に形成された導電膜と接し、
   前記光デバイスと、前記接続部の側部に形成された前記導電膜と、の間に放熱用導電体が形成されている、光電気集積回路。
2. 前記シリコン基板を貫通する貫通ビアをさらに備え、
   前記貫通ビアは、前記シリコン基板に接する放熱体と前記導電膜を接続する、請求項１の光電気集積回路。
3. 前記導電膜は、前記シリコン基板の表面を覆うように形成されている、請求項１又は２の光電気集積回路。
4. 前記導電膜は、前記シリコン基板の表面を編み目状に覆うように形成されている、請求項１乃至３のいずれか一項に記載の光電気集積回路。
5. 前記光デバイスと前記接続部の側部に形成された前記導電膜の間の距離Ｌと、前記電気回路が扱う電気信号周波数における波長λと、が、Ｌ＜λ／４の関係を満たす請求項１乃至４のいずれか一項に記載の光電気集積回路。
6. 前記導電膜の前記接続部の側部と接する側に、前記導電膜の光吸収係数よりも高い光吸収係数を持つ金属を材料とする膜が形成されている、請求項１乃至５のいずれか一項に記載の光電気集積回路。
7. 送信側の前記光デバイス及び前記電気回路のグランドが第１のグランドとして共通化され、
   受信側の前記光デバイス及び前記電気回路のグランドが第２のグランドとして共通化され、
   前記第１及び第２のグランドは電気的に分離している、請求項１乃至６のいずれか一項に記載の光電気集積回路。
8. 前記電気回路の表面には、前記光デバイスからの迷光が前記電気回路に入射することを防ぐように導電膜が形成されている、請求項１乃至７のいずれか一項に記載の光電気集積回路。
9. 請求項１乃至８のいずれか一項に記載の光電気集積回路が形成されたシリコン基板上に、複数の半導体チップが搭載され、前記半導体チップ間で光信号伝送を行う光インタポーザ。

Images