CN110521292A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN110521292A
CN110521292A CN201880023298.4A CN201880023298A CN110521292A CN 110521292 A CN110521292 A CN 110521292A CN 201880023298 A CN201880023298 A CN 201880023298A CN 110521292 A CN110521292 A CN 110521292A
Authority
CN
China
Prior art keywords
substrate
base plate
flexible base
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880023298.4A
Other languages
English (en)
Other versions
CN110521292B (zh
Inventor
段成佰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C&N K K
Original Assignee
C&N K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170044064A external-priority patent/KR102325407B1/ko
Priority claimed from KR1020170044063A external-priority patent/KR102325406B1/ko
Application filed by C&N K K filed Critical C&N K K
Publication of CN110521292A publication Critical patent/CN110521292A/zh
Application granted granted Critical
Publication of CN110521292B publication Critical patent/CN110521292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/045—Solder-filled plated through-hole [PTH] during processing wherein the solder is removed from the PTH after processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提出了一种在向形成于软性基板及硬化基材的通孔填充导电性物质后进行层叠从而使得制造工艺最小化的印刷电路板及其制造方法。提出的印刷电路板的制造方法包括：准备软性基板的步骤，软性基板包括软性区域及硬性区域；准备硬化基材的步骤；以及在软性基板的硬性区域层叠硬化基材的步骤，在层叠步骤中，在向形成于软性基板及硬化基材的通孔填充导电性物质后，层叠软性基板及硬化基材。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法，更加详细地，涉及一种包括供元件安装或者由连接器构成的硬性区域及可弯曲的软性区域的刚性柔性方式的印刷电路板及其制造方法。
背景技术
随着电子设备的小型化、薄型化，在安装于电子设备的印刷电路板中也要求薄型化。因此，多层柔性印刷电路板的采用正在迅速扩展。然而，由于复杂的制造工艺和大量的工艺，多层柔性印刷电路板比刚性印刷电路板更昂贵并且具有更高的不良率。
因此，与多层柔性印刷电路板相比，采用具有相对简单的制造工艺和低不良率的刚性柔性方式的印刷电路板(以下称为“刚性柔性印刷电路板”)，因此预期会快速增长。
刚性柔性印刷电路板可以将多个板聚合为一个印刷电路板，而无需在电子设备中安装的板(电路板)之间使用单独的连接器或电缆，从而具有可减少电信号的延迟或失真并减小安装体积的优点。
然而，现有的刚性柔性印刷电路板在将预浸料(Prepreg)和铜粘合到柔性FPCB之后形成通孔，并且通过电镀在通孔内部形成铜层。在这种情况下，现有技术中，由于通过在形成通孔之后执行镀覆工艺和蚀刻工艺来在通孔的内壁表面上形成铜层，因此存在制造工艺复杂的问题。
另外，印刷电路板可以由多层形成，从而可以在多个基底基材中的至少一个上形成电路图案。
并且，在层压多层时，为了基底基材之间的粘合，基底基材在至少一个面形成有粘合层。换句话说，现有技术中，将形成有粘合层(即，密封剂)的多个基底基材层叠于基膜的至少一个面，用既定温度(例如，粘合层的粘合温度)进行加热并粘合多个基底基材。
此时，基膜可以由加工温度(Melt ing Point)大约为160℃左右的PP(聚丙烯，Polypropylene)形成，粘合层可以由粘合温度大约为140℃至150℃的聚烯烃系高分子材料形成。
因此，为了制造多层印刷电路板，在层叠的基底基材加热大约140℃以上的温度时，存在在基膜产生热变形的问题。换句话说，基膜的加工温度(熔点，Melt ing Point)和粘合层的粘合温度之间的差异小，大约为20℃，因此存在的问题是，现有的基底基材在用于粘合基底基材的加热时，即使在基膜柔软的情况下施加很小的力，形状也会变形。
在此情况下，形成于基底基材的电路图案的排列准确度低下，从而存在多层印刷电路板的不良率增加的问题。
发明内容
本发明是为了解决如上所述的问题而提出的，其目的在于，提供一种印刷电路板及其制造方法，在向形成于软性基板及硬化基材的通孔填充导电性物质后进行层叠，从而使得制造工艺最小化，并且在为了多层印刷电路板而加热时，可以防止基底基材的热变形。
为了实现所述目的，根据本发明实施例的印刷电路板的制造方法包括：准备软性基板的步骤，软性基板包括软性区域及硬性区域；准备硬化基材的步骤；以及在软性基板的硬性区域层叠硬化基材的步骤，在层叠步骤中，向形成于软性基板及硬化基材的通孔填充导电性物质后，层叠软性基板及硬化基材。
根据本发明优选的实施例，准备软性基板的步骤可包括：准备软性基底基材的步骤；在软性基底基材的软性区域形成第一通孔的步骤；通过对软性基底基材的表面及第一通孔的内壁面进行电镀而形成电镀层的步骤；通过对电镀层进行蚀刻而形成内部电路图案的步骤；以及形成保护层的步骤，保护层覆盖内部电路图案。
此外，本实施例中，所述硬化基材可以是将包括玻璃纤维的环氧树脂形成为片状的预浸料。
此外，根据本发明的实施例，所述层叠的步骤可包括：在软性基板的硬性区域形成第二通孔的步骤；向软性基板的第二通孔填充导电性物质的步骤；在硬化基材形成第二通孔的步骤；向硬化基材的第二通孔填充导电性物质的步骤；在软性基板的硬性区域层叠硬化基材的步骤；以及在层叠于软性基板的硬化基材的一面形成外部电路图案的步骤。此时，在层叠硬化基材的步骤中，以硬化基材的第二通孔配置于在软性基板形成的第二通孔的上部的形式进行层叠。
另外，根据本发明的另一个实施例，所述层叠的步骤可包括：在软性基板的硬性区域层叠硬化基材的步骤；在软性基板及硬化基材形成第二通孔的步骤；向第二通孔填充导电性物质的步骤；以及在硬化基材的一面形成外部电路图案的步骤。
为了实现如上所述的目的，根据本发明实施例的印刷电路板包括：软性基板，其包括软性区域及硬性区域，并形成有内部电路图案；硬化基材，其一面形成有外部电路图案，层叠于软性基板的硬性区域；以及第二通孔，其形成于软性基板及硬化基材，供导电性物质填充，并与内部电路图案及外部电路图案相连接。
在此，所述软性基板可包括：软性基底基材；第一通孔，其贯通软性基板的软性区域而形成；内部电路图案，其形成于软性基底基材的两面及第一通孔的内壁面；以及保护层，其形成于内部电路图案。此时，软性基底基材可以是从聚酰亚胺、聚对苯二甲酸乙二醇酯及聚酯中选择的一种软性薄膜。
所述硬化基材可以是将包括玻璃纤维的环氧树脂形成为片状的预浸料。
此外，所述硬化基材在和接触于软性基板的面相对立的一面形成有外部电路图案，外部电路图案可以是从铜及银中选择的一种材料。
此外，所述第二通孔可供从Ag-Pd合金、Ag胶、纳米胶、Sn焊膏中选择的一种导电性物质填充。
根据本发明，印刷电路板及其制造方法具有如下效果：防止由于作为连接对象的电路板的位置不同而导致印刷电路板弯曲时的破损。
此外，印刷电路板及其制造方法具有如下效果：与软性印刷电路板相比，当紧固连接电路板的连接器时，使损坏最小化。
此外，印刷电路板及其制造方法，通过用导电性物质填充的通孔来连接内部电路图案及外部电路图案，从而可防止内部电路图案及外部电路图案的接合不良。
此外，印刷电路板及其制造方法，在软性基板及硬化基材形成通孔后，用导电性物质来填充并进行层叠，从而与在软性基板层叠硬化基材后形成通孔的现有的印刷电路板相比，具有可使得制造工艺单纯化的效果。
换句话说，现有的印刷电路板在形成通孔后执行镀敷工艺及蚀刻工艺，从而在通孔内壁面形成电镀层，与此相比，本发明的印刷电路板及其制造方法中，因为不执行镀敷工艺及蚀刻工艺，所以可使得制造工艺单纯化。
并且，根据本发明，用作多层印刷电路板的情况，在基底基材的一面形成粘合层，粘合层的粘合温度形成得比基膜的加工温度低设定温度以上，从而在附着多个基底基材的过程中具有可防止加热导致的基底基材的热变形产生的效果。
此外，根据本发明，防止基底基材的热变形，由此效果在于，可防止电路图案的排列准确度低下，使得多层印刷电路板的不良率最小化。
此外，用于多层印刷电路板的基底基材用热塑性树脂来形成粘合层，热塑性树脂具有聚乙烯的比率比聚丙烯的比率高的组成比，由此效果在于，可形成比聚丙烯材料的基膜的加工温度低大约40℃以上的粘合温度。
此外，用于多层印刷电路板的基底基材形成比粘合对象的厚度更厚的粘合层，由此效果在于，可防止多层印刷电路板的粘合力低下，提高可靠性。
附图说明
图1是用于说明根据本发明实施例的印刷电路板的图。
图2及图3是用于说明根据本发明实施例的印刷电路板制造方法的图。
图4及图5是用于说明图2及图3的软性基板制造步骤的图。
图6及图7是用于说明图2及图3的软性基板及硬化基材层叠步骤的图。
图8至图10是用于说明用作多层印刷电路板的实施例的图。
标号说明
100：软性基板 110：软性基底基材
120：第一通孔 130：内部电路图案，电镀层
140：保护层 200：硬化基材
300：外部电路图案 400：第二通孔
具体实施方式
下面，为了以所属的技术领域中具有普通知识的技术人员能够容易实施本发明的技术思想的程度进行详细说明，参照附图对本发明的最优选的实施例进行说明。首先，在给各个附图的构成要素添加参照标号时应留意，针对相同的构成要素，即使在不同的图面上显示，也尽可能使其具有相同的标号。此外，在说明本发明时，判断为相关的公知构成或者针对功能的具体说明可能模糊本发明的要旨的情况下，省略其详细说明。
参照图1，根据本发明实施例的印刷电路板包括：软性基板100；硬化基材200，其层叠于软性基板100的硬性区域；外部电路图案300，其形成于硬化基材200的一面，与内部电路图案130相连接。
所述软性基板100在软性基底基材110的两面形成有内部电路图案130。软性基板100通过第一通孔120与形成于软性基底基材110两面的内部电路图案130相连接。此时，在软性基板100及内部电路图案130的表面形成有保护层140。
软性基底基材110由具有软性的树脂材料形成。此时，软性基底基材110可使用聚酰亚胺(PI；polyimide)膜、聚对苯二甲酸乙二醇酯(PET；Polyethylene terephthalate)膜、聚酯(polyester)膜等。
通过贯通软性基底基材110而形成第一通孔120。换句话说，第一通孔120通过贯通软性基底基材110的软性区域而形成。此时，在第一通孔120的内壁面形成有电镀层130，对形成于软性基底基材110两面的内部电路图案130进行连接。
内部电路图案130形成于软性基底基材110的两面。此时，内部电路图案130由形成于软性基底基材110及第一通孔120内壁面的电镀层130构成。在此，可通过将铜(Cu)、铝(Ag)等电解电镀于软性基底基材110而形成内部电路图案130(即，电镀层)。
优选地，保护层140利用与软性基底基材110相同的系列的涂覆液而形成为合成树脂涂覆层，从而与软性基底基材110的附着力优秀，与软性基底基材110更加坚固地成为一体化。因此，当软性基底基材110由聚酰亚胺膜构成时，作为一个例子，保护层140是聚酰亚胺涂覆层或者聚酰胺-酰亚胺(PAI；Polyamide-imide)涂覆层。
硬化基材200可通过使得热硬化性树脂渗透到玻璃纤维而制成半硬化状态。在此，作为一个例子，硬化基材200是将包括软质的玻璃纤维的环氧树脂形成为片状的预浸料片材。
所述硬化基材200配置于软性基板100的硬性区域。此时，硬化基材200配置于软性基板100的硬性区域，在通过热压工艺硬化的同时粘合于软性基板100。
所述外部电路图案300形成于硬化基材200的一面。换句话说，外部电路图案300形成于和接触于软性基板100的面相对立的硬化基材200的一面。此时，外部电路图案300由导电性膜构成。在此，导电性膜可以是铜膜、铝膜等。
在将导电性膜接合(laminat ion)于硬化基材200后，通过掩蔽工艺及蚀刻工艺去除金属层的一部分，从而可形成外部电路图案300。
软性基板100及硬化基材200形成有第二通孔400，在第二通孔400内部填充有导电性物质。其中，导电性物质可使用Ag-Pd合金、Ag胶、纳米胶(Nano Paste)、Sn焊膏(SnSolder Paste)等。
第二通孔400对形成于软性基板100的内部电路图案130和形成于硬化基材200的一面的外部电路图案300进行连接。换句话说，第二通孔400利用填充于内部的导电性物质对形成于软性基底基材110两面的内部电路图案130、在层叠于软性基板100一面的硬化基材200形成的外部电路图案300、在层叠于软性基板100另一面的硬化基材200形成的外部电路图案300进行电连接。
此时，印刷电路板是利用硬化基材使硬性区域(即，软性基板100的两端一部分区域)硬化而在此外的区域(即，软性区域)保持软性状态的硬性软性(Rigid Flex)方式的印刷电路板。
参照图2及图3，根据本发明实施例的印刷电路板制造方法包括：制造软性基板100的步骤S100；准备硬化基材200的步骤S200；层叠软性基板100及硬性基板200的步骤S300；形成外部电路图案300的步骤S400。
在制造软性基板100的步骤S100中，在形成有一个以上的通孔及内部电路图案130的软性电路板形成保护层140，从而制造软性基板100。
参照图4及图5，制造软性基板100的步骤S100包括：准备软性基底基材110的步骤S120；在软性基底基材110形成第一通孔120的步骤S140；在软性基底基材110形成电镀层130的步骤S160；在软性基底基材110形成保护层140的步骤S180。
在准备软性基底基材110的步骤S120中准备软性基底基材110，软性基底基材110是如同聚酰亚胺(PI；polyimide)膜、聚对苯二甲酸乙二醇酯(PET；Polyethyleneterephthalate)膜、聚酯(polyester)膜等的软性基材。
在形成第一通孔120的步骤S140中，在软性基底基材110形成一个以上的第一通孔120。此时，在形成第一通孔120的步骤S140中，在软性基底基材110的软性区域及硬性区域中只有在软性区域中形成第一通孔120。在形成第一通孔120的步骤S140中，根据需要在硬性区域也形成第一通孔120。其中，在形成第一通孔120的步骤S140中，在软性基底基材110通过冲压(Punching)或者钻孔(Dri l l)加工而形成一个以上的第一通孔120，一个以上的第一通孔120用于对分别形成于软性基底基材110两面的内部电路图案130进行连接(即，通电)。
软性区域是软性基底基材110的整个区域中未层叠硬化基材200的区域。此时，软性区域是以软性基底基材110的中央为中心向两端部方向延长的既定区域。硬性区域是软性基底基材110的整个区域中层叠硬化基材200的区域。此时，硬性区域是软性基底基材110的两侧端部的一部分区域。
在形成电镀层130的步骤S160中，在软性基底基材110的表面及第一通孔120的内壁面形成电镀层130。此时，在形成电镀层130的步骤S160中，通过对铜、铝等进行电解电镀而在软性基底基材110形成电镀层130。
在形成电镀层130的步骤S160中，通过对电镀层130进行蚀刻而在软性基底基材110上形成内部电路图案130。换句话说，在形成电镀层130的步骤S160中，通过掩蔽工艺及蚀刻工艺而去除电镀层130的一部分，从而形成既定形状的内部电路图案130。
在软性基底基材110形成保护层140的步骤S180中，形成通过覆盖内部电路图案130及软性基底基材110的表面来进行保护的保护层140，此时，在软性基底基材110形成保护层140的步骤S180中，在内部电路图案130及软性基底基材110的表面涂覆液态的涂覆液后使其硬化，从而形成保护层140。
此时，优选地，保护层140利用与软性基底基材110相同的系列的涂覆液形成为合成树脂涂覆层，从而与软性基底基材110的附着力优秀，与软性基底基材110更加坚固地成为一体化。例如，当软性基底基材110由聚酰亚胺膜构成时，作为一个例子，保护层140是聚酰亚胺涂覆层或者聚酰胺-酰亚胺(PAI；Polyamide-imide)涂覆层。
在准备硬化基材200的步骤S200中，将热硬化性树脂渗透到玻璃纤维，从而准备半硬化状态的硬化基材200。其中，作为一个例子，硬化基材200是将包括软质的玻璃纤维的环氧树脂形成为片状的预浸料片材。
在层叠软性基板100及硬化基材200的步骤S300中，在软性基板100层叠硬化基材200。此时，在层叠软性基板100及硬化基材200的步骤S300中，在软性基底基材110的硬性区域层叠硬化基材200。
在层叠软性基板100及硬化基材200的步骤S300中，在软性基底基材110及硬化基材200形成内部填充有导电性物质的第二通孔400。此时，第二通孔400与形成于软性基板100的内部电路图案130相连接。
为此，参照图6及图7，层叠软性基板100及硬化基材200的步骤S300包括：形成第二通孔400的步骤S320；填充第二通孔400的步骤S340；在软性基板100层叠硬化基材200的步骤S360。
在形成第二通孔400的步骤S320中，在软性基板100形成第二通孔400。此时，在形成第二通孔400的步骤S320中，在倾向于软性基板100的两端部的位置形成第二通孔400。
在形成第二通孔400的步骤S320中，在硬化基材200形成第二通孔400。此时，在形成第二通孔400的步骤S320中，在将硬化基材200层叠于软性基板100时，在形成于软性基板100的第二通孔400的上部配置位置形成第二通孔400。
在此，在形成第二通孔400的步骤S320中，在软性基板100及硬化基材200通过冲压或者钻孔加工而形成一个以上的第二通孔400，一个以上的第二通孔400用于对软性基板100的内部电路图案130和形成于硬化基材200一面的外部电路图案300进行连接(即，通电)。
在填充第二通孔400的步骤S340中，向形成于软性基板100的第二通孔400填充导电性物质。此时，向第二通孔400填充的导电性物质可使用Ag-Pd合金、Ag胶、纳米胶(NanoPaste)、Sn焊膏(Sn Solder Paste)等。
在软性基板100层叠硬化基材200的步骤S360中，在软性基板100的硬性区域层叠硬化基材200。例如，在软性基板100层叠硬化基材200的步骤S360中，在分别形成于软性基板100的一面两端的第一硬性区域及第二硬性区域和分别形成于软性基板100的另一面两端的第三硬性区域及第四硬性区域层叠硬化基材200。其中，在软性基板100层叠硬化基材200的步骤S360中，对层叠于软性基板100的硬化基材200进行加热加压，从而使得硬化基材200硬化的同时，粘合于软性基板100。
在此，虽然图6及图7中说明了在软性基板100及硬化基材200分别形成第二通孔400并填充后进行层叠，但是并非限定于此，也可以在软性基板100层叠硬化基材200后形成第二通孔400并填充。
在形成电路图案的步骤S400中，在硬化基材200上形成外部电路图案300。换句话说，在形成电路图案的步骤S400中，将导电性膜接合(laminat ion)于硬化基材200的一面。此时，导电性膜可使用铜膜、铝膜等。其中，在形成电路图案的步骤S400中，也可以在硬化基材200的一面通过对铜、铝等进行电解电镀而形成金属层。
在形成电路图案的步骤S400中，通过对金属层进行蚀刻而在硬化基材200上形成外部电路图案300。换句话说，在形成电路图案的步骤S400中，通过掩蔽工艺及蚀刻工艺而去除金属层的一部分，从而形成既定形状的外部电路图案300。
本发明的印刷电路板制造方法可制造硬性软性方式的印刷电路板，硬性软性方式的印刷电路板通过如上所述的过程在两端形成硬性区域，在两端的硬性区域之间形成软性区域。
图8及图9是用于说明本发明的另一个实施例的图，当硬性软性印刷电路板构成多层印刷电路板的一个层时，软性基底基材110可以是聚丙烯膜。此时，作为聚丙烯膜的基底基材100具有大约160℃作用的加工温度(Melt ing Point)。
软性基底基材110可根据多层印刷电路板的用途形成为各种厚度，软性基底基材110的厚度D1大约可以是20μm以上60μm以下。
并且，包括如前面所述的实施例一样的软性区域及硬性区域，在形成通孔后可以向通孔填充导电性物质。
进一步，前面所述的实施例的保护层可构成为用于与要层叠的另一印刷电路板粘合的粘合层141，粘合层141由可粘合于内部电路图案和软性基底基材110的热塑性树脂形成。此时，粘合层141由能够与用作电路图案的金属(例如，铜、铝等)和用作软性基底基材110的聚丙烯粘合的热塑性树脂形成。
粘合层141形成为液状，形成于软性基底基材110的一面。换句话说，将以使得液态聚丙烯和液态聚乙烯具有既定组成比的形式混合的液体涂覆于软性基底基材110的一面后使其硬化，从而形成粘合层141。
粘合层141可形成为膜状，形成于软性基底基材110的一面。换句话说，通过将由聚丙烯和聚乙烯的混合材料形成的粘合膜附着于软性基底基材110的一面而形成粘合层141。此时，在将粘合膜层叠于软性基底基材110的一面的状态下，通过施加既定温度(例如，粘合温度)而形成粘合层141。
粘合层141大约形成为具有90℃以上120℃以下的粘合温度。
换句话说，当粘合层141大约具有90℃以下的粘合温度时，对内部电路图案和软性基底基材110进行粘合的粘合力低下，从而降低多层印刷电路板的可靠性。
此外，当粘合层141大约具有120℃以上的粘合温度时，在加热多个基底基材的过程中，产生软性基底基材110的热变形，从而增加多层印刷电路板的不良率。
因此，粘合层141以大约具有90℃以上120℃以下的粘合温度的形式形成，粘合层141的粘合温度形成为比软性基底基材110的加工温度大约低40℃以上的温度。
据此，粘合层141防止多层印刷电路板的可靠性低下的同时，使得不良率最小化。其中，就防止多层印刷电路板的可靠性低下的同时使得不良率最小化而言，最佳的粘合温度大约为100℃左右。
粘合层141的粘合温度大约形成为90℃以上120℃以下，由能够粘合于内部电路图案和软性基底基材110的热塑性树脂形成。为此，粘合层141由混合聚丙烯及聚乙烯的热塑性树脂形成。此时，粘合层141以聚乙烯具有比聚丙烯高的比率的形式形成。
粘合层141的厚度D2形成为低于软性基底基材110的厚度D1。换句话说，当形成得比软性基底基材110的厚度D1厚时，增加了多层印刷电路板的厚度，因此粘合层141的厚度D2形成为低于软性基底基材110的厚度。
此时，作为一个例子，粘合层141的厚度D2形成为软性基底基材110厚度D1的1/10左右。换句话说，软性基底基材110的厚度D1大约形成为20μm以上60μm以下，因此粘合层141的厚度D2大约形成为2μm以上6μm以下。
参照图10，粘合层141的厚度D1形成为高于粘合对象131(即，另一软性基底基材的内部电路图案)的厚度D3。换句话说，当形成得比粘合对象131金属的厚度D3薄时，粘合力低下，因此粘合层141的厚度D1形成为高于粘合对象131金属的厚度D3。
以上，虽然对根据本发明的优选实施例进行了说明，但是应理解为可进行多种形态的变形，如果是本技术领域中具有普通知识的技术人员，则在不脱离本发明的权利要求范围的状态下，可实施各种变形例及修改例。

Claims (18)

1.一种印刷电路板的制造方法，其包括：
准备软性基板的步骤，软性基板包括软性区域和硬性区域；
准备硬化基材的步骤；以及
层叠的步骤，在所述软性基板的硬性区域层叠所述硬化基材，
在所述层叠的步骤中，在向形成于所述软性基板及所述硬化基材的通孔填充导电性物质后，层叠所述软性基板及所述硬化基材。
2.根据权利要求1所述的印刷电路板的制造方法，所述准备软性基板的步骤包括：
准备软性基底基材的步骤；
在所述软性基底基材的软性区域形成第一通孔的步骤；
通过对所述软性基底基材的表面及所述第一通孔的内壁面进行电镀而形成电镀层的步骤；
通过对所述电镀层进行蚀刻而形成内部电路图案的步骤；以及
形成保护层的步骤，保护层覆盖所述内部电路图案。
3.根据权利要求1所述的印刷电路板的制造方法，
所述硬化基材是将包括玻璃纤维的环氧树脂形成为片状的预浸料。
4.根据权利要求1所述的印刷电路板的制造方法，所述层叠的步骤包括：
在所述软性基板的硬性区域形成第二通孔的步骤；
向所述软性基板的第二通孔填充导电性物质的步骤；
在所述硬化基材形成第二通孔的步骤；
向所述硬化基材的第二通孔填充导电性物质的步骤；
在所述软性基板的硬性区域层叠所述硬化基材的步骤；以及
在层叠于所述软性基板的所述硬化基材的一面形成外部电路图案的步骤。
5.根据权利要求4所述的印刷电路板的制造方法，
在所述层叠硬化基材的步骤中，以所述硬化基材的第二通孔配置于在所述软性基板形成的第二通孔的上部的形式进行层叠。
6.根据权利要求1所述的印刷电路板的制造方法，所述层叠的步骤包括：
在所述软性基板的硬性区域层叠所述硬化基材的步骤；
在所述软性基板及硬化基材形成第二通孔的步骤；
向所述第二通孔填充导电性物质的步骤；以及
在所述硬化基材的一面形成外部电路图案的步骤。
7.一种印刷电路板，其包括：
软性基板，其包括软性区域及硬性区域，并形成有内部电路图案；
硬化基材，其一面形成有外部电路图案，层叠于所述软性基板的硬性区域；以及
第二通孔，其形成于所述软性基板及所述硬化基材，供导电性物质填充，并与所述内部电路图案及所述外部电路图案相连接。
8.根据权利要求7所述的印刷电路板，所述软性基板包括：
软性基底基材；
第一通孔，其贯通所述软性基板的软性区域而形成；
内部电路图案，其形成于所述软性基底基材的两面及所述第一通孔的内壁面；以及
保护层，其形成于所述内部电路图案。
9.根据权利要求8所述的印刷电路板，
所述软性基底基材是从聚酰亚胺、聚对苯二甲酸乙二醇酯及聚酯中选择的一种软性薄膜。
10.根据权利要求7所述的印刷电路板，
所述硬化基材是将包括玻璃纤维的环氧树脂形成为片状的预浸料。
11.根据权利要求8所述的印刷电路板，
所述硬化基材在和接触于所述软性基板的面相对立的一面形成有外部电路图案，
所述外部电路图案是从铜及银中选择的一种材料。
12.根据权利要求8所述的印刷电路板，
所述第二通孔供从Ag-Pd合金、Ag胶、纳米胶、Sn焊膏中选择的一种导电性物质填充。
13.根据权利要求7所述的印刷电路板，所述软性基板包括：
软性基底基材；以及
粘合层，其形成于所述软性基底基材的一面，
所述粘合层的粘合温度设定得比所述基底薄膜的加工温度低。
14.根据权利要求13所述的印刷电路板，
所述粘合层是包括聚丙烯及聚乙烯的热塑性树脂。
15.根据权利要求14所述的印刷电路板，
所述粘合层是具有所述聚乙烯的比率高于所述聚丙烯的比率的组成比的热塑性树脂。
16.根据权利要求13所述的印刷电路板，
所述粘合层的厚度形成得比粘合对象的厚度厚。
17.根据权利要求13所述的印刷电路板，
所述粘合层形成为所述软性基底基材的厚度以下的厚度。
18.根据权利要求13所述的印刷电路板，
所述粘合层形成为所述软性基底基材的厚度的1/10厚度。
CN201880023298.4A 2017-04-05 2018-04-03 印刷电路板及其制造方法 Active CN110521292B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020170044064A KR102325407B1 (ko) 2017-04-05 2017-04-05 인쇄회로기판 및 이의 제조 방법
KR10-2017-0044063 2017-04-05
KR1020170044063A KR102325406B1 (ko) 2017-04-05 2017-04-05 다층 인쇄회로기판용 베이스 기재 및 다층 인쇄회로기판 제조방법
KR10-2017-0044064 2017-04-05
PCT/KR2018/003914 WO2018186654A1 (ko) 2017-04-05 2018-04-03 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN110521292A true CN110521292A (zh) 2019-11-29
CN110521292B CN110521292B (zh) 2022-06-17

Family

ID=63713004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023298.4A Active CN110521292B (zh) 2017-04-05 2018-04-03 印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US11096273B2 (zh)
CN (1) CN110521292B (zh)
WO (1) WO2018186654A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11602055B2 (en) * 2018-09-04 2023-03-07 Apple Inc. Overmolded components having sub-flush residuals

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729897A (en) * 1993-07-07 1998-03-24 Dyconex Patente A.G. Method of manufacturing multilayer foil printed circuit boards
TW432075B (en) * 1995-09-08 2001-05-01 Idemitsu Petrochemical Co Syndiotactic polystyrene resin composition
CN1726259A (zh) * 2002-12-13 2006-01-25 株式会社钟化 热塑性聚酰亚胺树脂薄膜、叠层体及由其构成的印刷电路布线板的制法
CN1939104A (zh) * 2004-04-09 2007-03-28 大日本印刷株式会社 刚性－柔性板及其制造方法
KR20080032172A (ko) * 2005-09-15 2008-04-14 히다치 가세고교 가부시끼가이샤 봉지 충전제용 수지 조성물, 그것을 사용한 플립 칩실장방법 및 플립 칩 실장품
CN101330805A (zh) * 2007-06-18 2008-12-24 比亚迪股份有限公司 一种刚挠印制板的制作方法
KR20150075841A (ko) * 2013-12-26 2015-07-06 삼성전기주식회사 경연성 인쇄회로기판 및 그의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0611477A2 (pt) 2005-05-23 2010-09-14 Sensormatic Electronics Corp dispositivo de segurança com um elemento de gancho
CA2616793C (en) 2005-07-29 2013-10-01 Fujikura Ltd. Bending-type rigid printed wiring board and process for producing the same
KR101081263B1 (ko) 2006-05-09 2011-11-08 히다치 가세고교 가부시끼가이샤 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP5179326B2 (ja) 2008-11-17 2013-04-10 パナソニック株式会社 フレックスリジッドプリント配線板
TW201127228A (en) 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
JP2012234937A (ja) 2011-04-28 2012-11-29 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板及びその製造方法
KR101388750B1 (ko) 2012-07-31 2014-04-25 삼성전기주식회사 인쇄회로기판용 에폭시 수지 조성물, 절연필름, 프리프레그 및 다층 인쇄회로기판
KR20150134777A (ko) 2014-05-23 2015-12-02 대덕지디에스 주식회사 투명연경성회로기판 및 제조방법
KR101966326B1 (ko) 2014-12-29 2019-04-05 삼성전기주식회사 다층 경연성 인쇄회로기판 및 그 제조방법
KR102295108B1 (ko) 2015-02-13 2021-08-31 삼성전기주식회사 리지드-플렉시블 기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729897A (en) * 1993-07-07 1998-03-24 Dyconex Patente A.G. Method of manufacturing multilayer foil printed circuit boards
TW432075B (en) * 1995-09-08 2001-05-01 Idemitsu Petrochemical Co Syndiotactic polystyrene resin composition
CN1726259A (zh) * 2002-12-13 2006-01-25 株式会社钟化 热塑性聚酰亚胺树脂薄膜、叠层体及由其构成的印刷电路布线板的制法
CN1939104A (zh) * 2004-04-09 2007-03-28 大日本印刷株式会社 刚性－柔性板及其制造方法
KR20080032172A (ko) * 2005-09-15 2008-04-14 히다치 가세고교 가부시끼가이샤 봉지 충전제용 수지 조성물, 그것을 사용한 플립 칩실장방법 및 플립 칩 실장품
CN101330805A (zh) * 2007-06-18 2008-12-24 比亚迪股份有限公司 一种刚挠印制板的制作方法
KR20150075841A (ko) * 2013-12-26 2015-07-06 삼성전기주식회사 경연성 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2018186654A1 (ko) 2018-10-11
US11096273B2 (en) 2021-08-17
US20200092981A1 (en) 2020-03-19
CN110521292B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US20200187358A1 (en) Method for manufacturing an electronic module and electronic module
US9226382B2 (en) Printed wiring board
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
CN1922943A (zh) 多层层压电路板
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
CN103987213B (zh) 制备形成有铜薄层的衬底的方法、制造印制电路板的方法及由此制造的印制电路板
CN109429441A (zh) 软硬结合板及其制作方法
CN108076584A (zh) 柔性电路板、电路板元件及柔性电路板的制作方法
KR102458201B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN106465538A (zh) 用于制造箔结构的方法及对应的箔结构
CN110521292A (zh) 印刷电路板及其制造方法
CN112423472B (zh) 软硬结合电路板及其制作方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
US20120160544A1 (en) Coreless layer buildup structure with lga
EP1094693A2 (en) Multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
CN112839451B (zh) 软硬结合板的制作方法及软硬结合板
US9204561B2 (en) Method of manufacturing a structure of via hole of electrical circuit board
CN208047004U (zh) 树脂基板
JP2005045228A (ja) 光学情報記録媒体とその製造方法
US9673063B2 (en) Terminations
JP2001111209A (ja) プリント配線板の接続方法および接続構造
JP4590088B2 (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JPH1070365A (ja) 多層回路基板の製造方法
JPS59232490A (ja) 多層印刷配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant