CN110491826B - 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法 - Google Patents

化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法 Download PDF

Info

Publication number
CN110491826B
CN110491826B CN201910703731.5A CN201910703731A CN110491826B CN 110491826 B CN110491826 B CN 110491826B CN 201910703731 A CN201910703731 A CN 201910703731A CN 110491826 B CN110491826 B CN 110491826B
Authority
CN
China
Prior art keywords
single crystal
layer
substrate
thin film
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910703731.5A
Other languages
English (en)
Other versions
CN110491826A (zh
Inventor
代京京
王智勇
兰天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201910703731.5A priority Critical patent/CN110491826B/zh
Priority to PCT/CN2019/100755 priority patent/WO2021017038A1/zh
Publication of CN110491826A publication Critical patent/CN110491826A/zh
Priority to US16/945,371 priority patent/US11574839B2/en
Application granted granted Critical
Publication of CN110491826B publication Critical patent/CN110491826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种化合物半导体单晶薄膜层的转移方法及单晶GaAs‑OI复合晶圆的制备方法，包括：在第一衬底上制备石墨过渡层；在石墨过渡层上生长化合物半导体单晶薄膜层；在化合物半导体单晶薄膜层上制备第一介质层；在第二衬底上制备第二介质层；通过第一介质层和第二介质层的键合，使第一衬底和第二衬底相结合；施加一个横向的外部压力，使化合物半导体单晶薄膜层与第一衬底在石墨过渡层处横向分裂，将化合物半导体单晶薄膜层转移到第二衬底上。本发明可将外延生长的高质量化合物半导体单晶薄膜层通过介质层键合的方式转移到Si基衬底上，可以实现高质量、大面积、低成本化合物半导体单晶薄膜层在SOI衬底上的制备。

Description

化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶 圆的制备方法
技术领域
本发明涉及半导体器件集成技术领域，具体涉及一种化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法。
背景技术
自上世纪七十年代开始，微电子产业按摩尔定律发展了近半个世纪。目前，器件的特征尺寸已经接近10nm。基于硅材料的CMOS技术在速度、功耗、集成度和制造成本等多方面受到了材料的基本物理特性、制造成本乃至经济运行规律等多方面的严峻挑战。国际学术界和工业界普遍认为处在“后摩尔时代”的微纳电子工业表现的三大发展趋势为：延续摩尔定律，即半导体器件尺寸继续缩小；扩展摩尔定律，即追求系统集成的功能多样化；超越COMS。这就给Si基材料带来了相当大的挑战，由于MOS晶体管的短沟道带来的二级效应，对传统平面器件而言，通过不断缩小器件的尺寸来提高性能的方法遇到了越来越大的困难，严重制约了集成度的进一步提升。
为了提高MOS晶体管的开态电流，需采用具有高迁移率的沟道材料，如：锗(Ge)和Ⅲ-Ⅴ族半导体，Ⅲ-Ⅴ族化合物半导体材料还具备形成高质量MOS 界面的能力，从而使同尺寸的MOS器件性能明显优于硅基MOS器件。尤其是到了7nm技术节点时，对FinFET技术而言，栅极或许丧失对沟道的控制能力，Ⅲ-Ⅴ族材料可能被用于沟道。另一方面，人们希望芯片集成更多的功能，随着微处理器工作速度的不断攀升，集成电路中电互连技术遇到瓶颈，面临的带宽、延时、功耗等问题，为充分利用光通信的优点，需要微处理器多核间的高速光互连的实现。因此SOI作为一种高效集成材料，在很多领域被认为具有独特结构的SOI器件能够有效的抑制体硅器件的不足，充分的发挥硅集成技术的潜力，是保证集成电路产业按照摩尔定律走势进行快速发展一大利器。
传统的基于硅材料为衬底的体硅集成电路由于其存在寄生可控硅闩锁效应、在射线辐照环境下软失效、寄生电容、热载流子效应等方面的局限，使其应用发展受到了限制。SOI技术具有高性能ULSI、耐高温高压、抗福照、低压低功耗高集成度等领域具有极其广阔的发展前景，被国际上公认为21世纪的硅集成电路技术，近年来，SOI技术已经发展成为制造ULSL集成电路的主流技术之一。SOI材料和GaAs材料的结合集成技术的发展，为实现GaAs半导体光探测器的多功能化打开一扇窗户。将GaAs材料集成到SOI衬底上为大规模的异质集成提供了可能。
现有一般采用在Si衬底上外延生长单晶GaAs的方式，这种方式的弊端是Si衬底的晶格结构和单晶GaAs的晶格结构不同，在外延生长过程中会由于位错等原因导致晶格失配，使得外延生长GaAs晶体质量不高，无法满足后期制造高质量器件的要求。
发明内容
针对上述问题中存在的不足之处，本发明提供一种化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法。
本发明提供一种化合物半导体单晶薄膜层的转移方法，包括：
在第一衬底上制备石墨过渡层；
在所述石墨过渡层上生长化合物半导体单晶薄膜层，所述化合物半导体单晶薄膜层与第一衬底具有相同晶格结构；
在所述化合物半导体单晶薄膜层上制备第一介质层；
在第二衬底上制备第二介质层；
通过所述第一介质层和第二介质层的键合，使所述第一衬底和第二衬底相结合；
施加一个横向的外部压力，使所述化合物半导体单晶薄膜层与第一衬底在所述石墨过渡层处横向分裂，将所述化合物半导体单晶薄膜层转移到所述第二衬底上。
作为本发明的进一步改进，所述第一衬底为单晶GaAs衬底或单晶Ge衬底。
作为本发明的进一步改进，所述化合物半导体单晶薄膜层为GaAs单晶薄膜层。
作为本发明的进一步改进，所述第二衬底为Si衬底。
作为本发明的进一步改进，所述第一介质层或第二介质层为Si3N4层、SiO2层、Al2O3层或AlN层，所述第二介质层作为所述第二衬底的埋氧层。
作为本发明的进一步改进，所述第一介质层和第二介质层均选用Si3N4层。
本发明还提供一种基于上述转移方法的单晶GaAs-OI复合晶圆的制备方法，包括：
制备A晶圆：
在单晶GaAs衬底或单晶Ge衬底上制备石墨过渡层；
在所述石墨过渡层上外延生长GaAs单晶薄膜层；
在所述GaAs单晶薄膜层上制备Si3N4介质层；
制备B晶圆：
在Si衬底表面制备Si3N4介质层作为埋氧层；
制备单晶GaAs-OI复合晶圆；
将A晶圆、B晶圆上顶层的Si3N4层与Si3N4层之间进行键合，使A晶圆、 B晶圆紧密结合；
在A晶圆上施加一个横向的外部压力，使复合晶圆在石墨过渡层处横向分裂去除所述单晶GaAs衬底或单晶Ge衬底、所述石墨过渡层，得到单晶 GaAs-OI复合晶圆，其结构依次为Si衬底、Si3N4介质层和GaAs单晶薄膜层。
作为本发明的进一步改进，在所述A晶圆中：
所述石墨过渡层的厚度为50-100nm，所述GaAs单晶薄膜层的厚度为 10-2000nm，所述Si3N4层的厚度为100-400nm。
作为本发明的进一步改进，在所述B晶圆中：
所述Si衬底与所述Si3N4介质层之间还制备有SiO2层；
所述Si3N4层的厚度为100-400nm。
作为本发明的进一步改进，在外部压力横向分离去除所述单晶GaAs衬底或单晶Ge衬底、所述石墨过渡层后，
通过化学腐蚀和机械磨抛法将所述GaAs单晶薄膜层残留的石墨过渡层研磨掉，得到高质量的GaAs单晶薄膜层表面。
与现有技术相比，本发明的有益效果为：
本发明提供的化合物半导体单晶薄膜层的转移方法以及GaAs-OI复合晶圆的制备方法，可将外延生长的高质量化合物半导体单晶薄膜层通过介质层键合的方式转移到Si基衬底上，可以实现高质量、大面积、低成本化合物半导体单晶薄膜层在SOI衬底上的制备，从而促进GaAs-OI上半导体器件的工业应用。
附图说明
图1为本发明一种实施例公开的化合物半导体单晶薄膜层的转移方法的流程图；
图2为本发明一种实施例公开的A晶圆的结构及制备流程图；
图3为本发明一种实施例公开的第一种B晶圆的结构及制备流程图；
图4为本发明一种实施例公开的第二种B晶圆的结构及制备流程图；
图5为本发明一种实施例公开的第一种单晶GaAs-OI复合晶圆的结构及制备流程图；
图6为本发明一种实施例公开的第二种单晶GaAs-OI复合晶圆的结构及制备流程图。
图中：
10、A晶圆；11、单晶GaAs衬底；12、石墨过渡层；13、GaAs单晶薄膜层；14、Si3N4介质层；
20、B晶圆；21、Si衬底；22、SiO2层；23、Si3N4层；
30、单晶GaAs-OI复合晶圆；31、Si衬底；32、SiO2层；33、Si3N4层； 34、GaAs单晶薄膜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图对本发明做进一步的详细描述：
如图1所示，本发明提供一种化合物半导体单晶薄膜层的转移方法，包括：
S1、在第一衬底上制备石墨过渡层；其中，
在第一衬底上采用磁控溅射的方法沉积一层石墨过渡层；第一衬底优选为单晶GaAs衬底或单晶Ge衬底；
S2、在石墨过渡层上外延生长化合物半导体单晶薄膜层，化合物半导体单晶薄膜层与第一衬底具有相同晶格结构；其中，
当第一衬底为单晶GaAs衬底或单晶Ge衬底时，化合物半导体单晶薄膜层为GaAs单晶薄膜层；同时，还可根据实际需要选择其他的化合物半导体单晶薄膜层及对应的衬底。
S3、在化合物半导体单晶薄膜层上制备第一介质层；其中，
第一介质层为Si3N4层、SiO2层、Al2O3层或AlN层，优选为Si3N4层；
S4、在第二衬底上制备第二介质层；其中，
第二衬底为Si衬底，第二介质层为Si3N4层、SiO2层、Al2O3层或AlN层，优选为Si3N4层；
S5、通过第一介质层和第二介质层的键合，使第一衬底和第二衬底相结合；
S6、施加一个横向的外部压力，使化合物半导体单晶薄膜层与第一衬底在石墨过渡层处横向分裂，将化合物半导体单晶薄膜层转移到第二衬底上。
本发明提供一种基于上述转移方法的单晶GaAs-OI复合晶圆的制备方法，包括：制备带有GaAs单晶薄膜层的A晶圆10，制备以Si3N4层作为埋氧层 SOI衬底的B晶圆20和制备单晶GaAs-OI复合晶圆，即C晶圆；其中：
如图2所示，本发明的A晶圆10包括：单晶GaAs衬底11、石墨过渡层 12、GaAs单晶薄膜层13和Si3N4介质层14；其制备方法为：
在单晶GaAs衬底11或单晶Ge衬底上采用磁控溅射的方法沉积一层石墨过渡层12；具体的制备方法为：
采用磁控溅射法在单晶GaAs衬底或Ge衬底上进行石墨过渡层的制备。首先将石墨片进行切割、打磨、抛光等工艺，然后用氮气将石墨片表面的粉末吹扫干净，然后将其放入1000℃左右的真空环境下高温烘烤60min，这样能够使石墨片中所包含各种杂质挥发，进一步去除去除石墨片表面和内部的杂质。经过上述处理后，石墨的纯度可以达到99.99％，采用上述高纯度石墨靶材以1.2nm/min的速率直流溅射一层厚度为50-100nm的石墨过渡层12。
在石墨过渡层12上外延生长GaAs单晶薄膜层13；进一步，GaAs单晶薄膜层的厚度为10-2000nm；优选为100-500nm；
在GaAs单晶薄膜层13上制备Si3N4介质层14；具体的制备方法为：
采用N2、SiH4、NH3、HCl4、H2Cl2中的几种气体作为反应气体，采用PECVD 法在300-500℃范围内制备出Si3N4介质层。
如图3所示，本发明的B晶圆20包括：Si衬底21和Si3N4层23；其制备方法为：
在Si衬底12表面制备Si3N4介质层23作为埋氧层；具体的制备方法为：
采用N2、SiH4、NH3、HCl4、H2Cl2中的几种气体作为反应气体，采用PECVD 法在300-500℃范围内制备出Si3N4介质层。
如图4所示，本发明的B晶圆20包括：Si衬底21、SiO2层22和Si3N4层23；其制备方法为：
在Si衬底12表面制备SiO2层22，在SiO2层22表面制备Si3N4介质层 23；进一步，Si3N4层的厚度为100-400nm。
如图5所示，本发明的单晶GaAs-OI复合晶圆30包括：Si衬底31、Si3N4介质层33和GaAs单晶薄膜层34；其制备方法为：
将A晶圆10、图3所示的B晶圆20上顶层的Si3N4层与Si3N4层之间通过原子间力键合的方式进行键合，使A晶圆、B晶圆紧密结合；
在A晶圆上施加一个横向的外部压力，使复合晶圆在石墨过渡层处横向分裂去除单晶GaAs衬底或单晶Ge衬底、石墨过渡层，得到单晶GaAs-OI复合晶圆，其结构依次为Si衬底、Si3N4介质层和GaAs单晶薄膜层；
通过化学腐蚀和机械磨抛法将GaAs单晶薄膜层残留的石墨过渡层研磨掉，得到高质量的GaAs单晶薄膜层表面。
如图6所示，本发明的单晶GaAs-OI复合晶圆30包括：Si衬底31、SiO2层32、Si3N4介质层33和GaAs单晶薄膜层34；其制备方法为：
将A晶圆10、图4所示的B晶圆20上顶层的Si3N4层与Si3N4层之间通过原子间力键合的方式进行键合，使A晶圆、B晶圆紧密结合；
在A晶圆上施加一个横向的外部压力，使复合晶圆在石墨过渡层处横向分裂去除单晶GaAs衬底或单晶Ge衬底、石墨过渡层，得到单晶GaAs-OI复合晶圆，其结构依次为Si衬底、Si3N4介质层和GaAs单晶薄膜层；
通过化学腐蚀和机械磨抛法将GaAs单晶薄膜层残留的石墨过渡层研磨掉，得到高质量的GaAs单晶薄膜层表面。
本发明的优点为：
本发明提供的GaAs单晶薄膜层的转移方法以及GaAs-OI复合晶圆的制备方法，可将生长的高质量GaAs单晶薄膜层通过介质层键合的方式转移到 Si基衬底上，可以实现高质量、大面积、低成本GaAs单晶薄膜层在SOI衬底上的制备，从而促进GaAs-OI上半导体器件的工业应用。本发明提供的外延结构考虑到外延生长和器件性能两方面的实际要求，各层厚度、制造工艺可在一定范围内，根据具体材料和器件指标进行调整；在满足外延生长可实现的前提下，实现GaAs单晶薄膜层转移及复合晶圆制备。
本发明的单晶GaAs薄膜外延生长在单晶GaAs衬底或单晶Ge衬底上，单晶Ge与单晶GaAs有着相同的晶格结构，石墨为六方形碳环相互连接并叠加形成的多层网状叠合体，分子层间以范德华力相互连接，在外延过程中石墨单分子层间可以发生滑移运动，薄膜内部受到的压应力得到了释放，因此可以消除晶格失配。
本发明中采用Si3N4介质层同时作为Si衬底上的埋氧层和单晶GaAs薄膜上的介质层，不仅是由于为了Si3N4的性质可以替代SiO2作为埋氧层，而是因为Si3N4介质与单晶Si在异质面处Si-Si键可以以原子间力的方式键合，Si3N4介质与GaAs单晶薄膜层在异质面处As-N键可以以原子间力的方式键合，这种Si-Si键和As-N键的结合方式可以使得所制备的复合晶圆在后续外延工艺过程中的承受高温。而现有的其他的技术手段由于没有Si-Si键和As-N键的原子间键合力，在后续的外延生长过程中由于难以承受上千摄氏度的高温而发生断裂。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种化合物半导体单晶薄膜层的转移方法，其特征在于，包括：
在第一衬底上制备石墨过渡层；
在所述石墨过渡层上生长化合物半导体单晶薄膜层，所述化合物半导体单晶薄膜层与第一衬底具有相同晶格结构；
在所述化合物半导体单晶薄膜层上制备第一介质层；
在第二衬底上制备第二介质层；
通过所述第一介质层和第二介质层的键合，使所述第一衬底和第二衬底相结合；
施加一个横向的外部压力，使所述化合物半导体单晶薄膜层与第一衬底在所述石墨过渡层处横向分裂，将所述化合物半导体单晶薄膜层转移到所述第二衬底上；
其中，所述第一衬底为单晶GaAs衬底或单晶Ge衬底，所述化合物半导体单晶薄膜层为GaAs单晶薄膜层，所述第二衬底为Si衬底，所述第一介质层和第二介质层均选用Si3N4层；
Si衬底与所述Si3N4介质层之间还制备有SiO2层。
2.一种基于如权利要求1所述的转移方法的单晶GaAs-OI复合晶圆的制备方法，其特征在于，包括：
制备A晶圆：
在单晶GaAs衬底或单晶Ge衬底上制备石墨过渡层；
在所述石墨过渡层上外延生长GaAs单晶薄膜层；
在所述GaAs单晶薄膜层上制备Si3N4介质层；
制备B晶圆：
在Si衬底表面制备Si3N4介质层作为埋氧层；
制备单晶GaAs-OI复合晶圆；
将A晶圆、B晶圆上顶层的Si3N4层与Si3N4层之间进行键合，使A晶圆、B晶圆紧密结合；
在A晶圆上施加一个横向的外部压力，使复合晶圆在石墨过渡层处横向分裂去除所述单晶GaAs衬底或单晶Ge衬底、所述石墨过渡层，得到单晶GaAs-OI复合晶圆，其结构依次为Si衬底、Si3N4介质层和GaAs单晶薄膜层。
3.如权利要求2所述的制备方法，其特征在于，在所述A晶圆中：
所述石墨过渡层的厚度为50-100nm，所述GaAs单晶薄膜层的厚度为10-2000nm，所述Si3N4层的厚度为100-400nm。
4.如权利要求2所述的制备方法，其特征在于，在所述B晶圆中：
所述Si衬底与所述Si3N4介质层之间还制备有SiO2层；
所述Si3N4层的厚度为100-400nm。
5.如权利要求2所述的制备方法，其特征在于，在外部压力横向分离去除所述单晶GaAs衬底或单晶Ge衬底、所述石墨过渡层后，
通过化学腐蚀和机械磨抛法将所述GaAs单晶薄膜层残留的石墨过渡层研磨掉，得到高质量的GaAs单晶薄膜层表面。
CN201910703731.5A 2019-07-31 2019-07-31 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法 Active CN110491826B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910703731.5A CN110491826B (zh) 2019-07-31 2019-07-31 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
PCT/CN2019/100755 WO2021017038A1 (zh) 2019-07-31 2019-08-15 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
US16/945,371 US11574839B2 (en) 2019-07-31 2020-07-31 Method for transferring compound semiconductor single crystal thin film layer and method for preparing single crystal GaAs-OI composite wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910703731.5A CN110491826B (zh) 2019-07-31 2019-07-31 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法

Publications (2)

Publication Number Publication Date
CN110491826A CN110491826A (zh) 2019-11-22
CN110491826B true CN110491826B (zh) 2020-09-29

Family

ID=68549081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910703731.5A Active CN110491826B (zh) 2019-07-31 2019-07-31 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法

Country Status (3)

Country Link
US (1) US11574839B2 (zh)
CN (1) CN110491826B (zh)
WO (1) WO2021017038A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300942A (zh) * 2021-12-30 2022-04-08 北京工业大学 一种以GaAs-OI基为外腔反馈的底发射VCSEL激光器及制备方法
CN114300938B (zh) * 2021-12-30 2022-09-23 北京工业大学 一种光子级联GaAs-OI基片上微腔半导体激光器及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385906A (zh) * 2002-05-24 2002-12-18 中国科学院上海微系统与信息技术研究所 一种广义的绝缘体上半导体薄膜材料及制备方法
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微系统与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
JP6938468B2 (ja) * 2015-09-08 2021-09-22 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
CN106611740B (zh) * 2015-10-27 2020-05-12 中国科学院微电子研究所 衬底及其制造方法
US10367031B2 (en) * 2016-09-13 2019-07-30 Imec Vzw Sequential integration process
WO2018089444A1 (en) * 2016-11-08 2018-05-17 Massachusetts Institute Of Technology Systems and methods of dislocation filtering for layer transfer

Also Published As

Publication number Publication date
US20210035852A1 (en) 2021-02-04
US11574839B2 (en) 2023-02-07
WO2021017038A1 (zh) 2021-02-04
CN110491826A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US6328796B1 (en) Single-crystal material on non-single-crystalline substrate
KR100643746B1 (ko) 반도체 기판, 반도체 장치, 및 그 제조 방법
US6497763B2 (en) Electronic device with composite substrate
KR910009609B1 (ko) 실리콘 카바이드 기판의 제조방법
JP7324197B2 (ja) 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス
US6995427B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
CN109844184A (zh) 用于功率应用和射频应用的工程化衬底结构
US20150214040A1 (en) Thin epitaxial silicon carbide wafer fabrication
WO2000044966A1 (en) Single-crystal material on non-single-crystalline substrate
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US10411035B2 (en) Flexible single-crystalline semiconductor device and fabrication methods thereof
CN110491826B (zh) 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
CN101292341A (zh) 绝缘体上应变硅结构的制造方法
TW200616141A (en) Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US9824891B1 (en) Method of manufacturing the thin film
JP3176072B2 (ja) 半導体基板の形成方法
JP2023109783A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
CN103794471A (zh) 一种化合物半导体衬底的制备方法
WO2015103976A1 (zh) 半导体衬底、半导体器件及半导体衬底制造方法
JPH04212409A (ja) 半導体基板の作製方法
JP2005210062A (ja) 半導体部材とその製造方法、及び半導体装置
WO2015074480A1 (zh) 边缘光滑的半导体衬底的制备方法
CN101604631A (zh) 一种具有绝缘埋层的半导体衬底的制备方法
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN110491827B (zh) 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant