CN110473834A - 栅极的制造方法 - Google Patents
栅极的制造方法 Download PDFInfo
- Publication number
- CN110473834A CN110473834A CN201910808381.9A CN201910808381A CN110473834A CN 110473834 A CN110473834 A CN 110473834A CN 201910808381 A CN201910808381 A CN 201910808381A CN 110473834 A CN110473834 A CN 110473834A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- grid
- manufacturing
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000227 grinding Methods 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 16
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000611655 Homo sapiens Prolactin regulatory element-binding protein Proteins 0.000 description 1
- 102100040658 Prolactin regulatory element-binding protein Human genes 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000032696 parturition Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种栅极的制造方法，包括：提供一衬底，衬底上形成有至少两个栅极，至少两个栅极中的每个栅极上形成有硬掩模层，每个栅极的周侧形成有侧墙；在衬底上生成金属硅化物；对侧墙进行修薄处理；在衬底上沉积接触刻蚀停止层；在接触刻蚀停止层上沉积低K氧化硅层；对低K氧化硅层、接触刻蚀停止层以及硬掩模层进行研磨，直至至少两个栅极的顶端暴露在外。本申请通过在生成金属硅化物后，采用研磨取代了繁琐的光阻回刻步骤，因此简化了制造工艺；同时，由于不需要执行光阻回刻步骤，解决了因为光阻回刻步骤所导致的栅极高度不同的问题，提高了制造工艺的良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种栅极的制造方法。
背景技术
相关技术中，应用于逻辑芯片的半导体器件包括n型场效应晶体管(n FieldEffect Transistor，nFET)和pFET。在pFET或者nFET的制造过程中，在pFET或者nFET的衬底上形成金属硅化物后，会进行光阻回刻(Photo Resistor Etch Back，PREB)，通过在栅极之间覆盖光刻胶，对硬掩模层进行回刻。
图1示出了相关技术提供的制造方法形成的栅极的示意图，参考图1，衬底110上形成有浅槽隔离(Shallow Trench Isolation，STI)结构111。
浅槽隔离结构111隔离出衬底110上的有源区，有源区包括核心(Core)区域的有源区，以及输入/输出(Input/Output，I/O)区域的有源区，核心区域的有源区中形成有核心器件，输入/输出区域的有源区中形成有输入/输出器件。
如图1所示，核心区域的有源区包括核心nFET的有源区121以及核心pFET的有源区122；输入/输出区域的有源区包括输入/输出nFET的有源区123，输入/输出pFET的有源区124。上述器件各自对应有栅氧化层、栅极130以及硬掩模层140，多个栅极130上方的硬掩模层140的高度通常不同。
相关技术中，在衬底110上形成金属硅化物后，会在栅极130之间涂布光刻胶，对栅极130上的硬掩模层140进行回刻，该光阻回刻步骤较为繁琐；同时，由于多个栅极130上方的硬掩模层140的高度通常不同(如图1中的虚线AA’以及虚线BB’所示意)，通过光阻回刻方式去除硬掩模层140的方式会导致多个栅极130的高度不同。
发明内容
本申请提供了一种栅极的制造方法，可以解决相关技术中提供的栅极的制造方法的工艺流程较为繁琐的问题。
一方面，本申请提供了一种栅极的制造方法，包括：
提供一衬底，所述衬底上形成有至少两个栅极，所述至少两个栅极中的每个栅极上形成有硬掩模层，所述每个栅极的周侧形成有侧墙；
在所述衬底上生成金属硅化物；
对所述侧墙进行修薄处理；
在所述衬底上沉积接触刻蚀停止层；
在所述接触刻蚀停止层上沉积低K氧化硅层；
对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨，直至所述至少两个栅极的顶端暴露在外。
可选的，沿所述栅极中心向外的方向，所述侧墙依次包括第一侧墙和第二侧墙；
所述对所述侧墙进行修薄处理，包括：
对所述第二侧墙进行所述修薄处理。
可选的，所述第一侧墙和所述第二侧墙包括氮化硅。
可选的，所述对所述第二侧墙进行所述修薄处理，包括：
通过磷酸对所述第二侧墙进行所述修薄处理。
可选的，所述金属硅化物包括硅化镍；
所述在所述衬底上生成金属硅化物，包括：
在所述衬底上沉积镍合金层；
通过退火使所述衬底的硅与所述镍合金层中的镍发生反应，生成所述硅化镍；
去除所述镍合金层。
可选的，所述镍合金层包括铂镍合金。
可选的，所述在所述衬底上沉积接触刻蚀停止层，包括：
通过高深宽比的沉积工艺在所述衬底上沉积所述接触刻蚀停止层。
可选的，所述接触刻蚀停止层包括氮化硅。
可选的，所述对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨，包括：
通过化学机械抛光工艺对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨。
可选的，所述硬掩模层沿所述衬底至所述栅极的方向，依次包括氮化硅层和氧化硅层；
所述研磨包括第一研磨阶段和第二研磨阶段；
所述第一研磨阶段通过所述化学机械抛光工艺对所述低K氧化硅层、所述接触刻蚀停止层以及所述氧化硅层进行研磨；
所述第二研磨阶段通过所述化学机械抛光工艺对所述氮化硅层进行研磨。
可选的，所述衬底上还形成有硅锗层。
可选的，所述衬底包括n型场效应管的衬底和p型场效应管的衬底；
所述在所述衬底上生成金属硅化物之前，还包括：
通过元件增加工艺在所述p型场效应管的源区或者漏区形成所述硅锗层。
可选的，所述衬底包括核心区域的有源区和输入/输出区域的有源区；
所述n型场效应管包括核心n型场效应管和输入/输出n型场效应管，所述p型场效应管包括核心p型场效应管和输入/输出p型场效应管；
所述核心区域的有源区包括核心n型场效应管的有源区，以及核心p型场效应管的有源区；
所述输入/输出区域的有源区包括输入/输出n型场效应管的有源区，以及输入/输出p型场效应管的有源区。
可选的，所述核心区域的有源区和所述输入/输出区域的有源区之间形成有浅槽隔离结构。
本申请技术方案，至少包括如下优点：
通过在生成金属硅化物后，对栅极的侧墙进行修薄处理，在衬底上沉积接触刻蚀停止层，在接触刻蚀停止层上沉积低K氧化硅层，对低K氧化硅层、接触刻蚀停止层以及硬掩模层进行研磨，直至栅极的顶端暴露在外，由于在金属硅化物生成后用研磨取代了繁琐的光阻回刻步骤，因此简化了制造工艺；同时，由于不需要执行光阻回刻步骤，解决了因为光阻回刻步骤所导致的栅极高度不同的问题，提高了制造工艺的良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的制造方法形成的栅极的示意图；
图2是本申请一个示例性实施例提供的栅极的制造方法的流程图；
图3至图8是本申请一个示例性实施例提供的栅极的制造方法的流程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2示出了本申请一个示例性实施例提供的栅极的制造方法的流程图。参考图1，该方法包括：
步骤201，提供一衬底,衬底上形成有至少两个栅极，至少两个栅极中的每个栅极上形成有硬掩模层，每个栅极的周侧形成有侧墙。
步骤202，在衬底上生成金属硅化物。
步骤203，对侧墙进行修薄处理。
步骤204，在衬底上沉积接触刻蚀停止层(Contact Etch Stop Layer，CESL)。
步骤205，在接触刻蚀停止层上沉积低K氧化硅(SiO2)层。
步骤206，对低K氧化硅层、接触刻蚀停止层以及硬掩模层进行研磨，直至至少两个栅极的顶端暴露在外。
综上所述，本实施例中，通过在生成金属硅化物后，对栅极的侧墙进行修薄处理，在衬底上沉积接触刻蚀停止层，在接触刻蚀停止层上沉积低K氧化硅层，对低K氧化硅层、接触刻蚀停止层以及硬掩模层进行研磨，直至栅极的顶端暴露在外，由于在金属硅化物生成后用研磨取代了繁琐的光阻回刻步骤，因此简化了制造工艺；同时，由于不需要执行光阻回刻步骤，解决了因为光阻回刻步骤所导致的栅极高度不同的问题，提高了制造工艺的良率。
可选的，参考图3，图1实施例中的衬底310上形成有至少两个栅极330，每个栅极330上形成有硬掩模层，栅极330的周侧形成有侧墙。
可选的，图3实施例中，硬掩模层沿衬底310至栅极330的方向，依次包括氮化硅层341和氧化硅层342；可选的，图3实施例中，衬底310包括n型场效应管的衬底和p型场效应管的衬底；可选的，图3实施例中，衬底310包括核心区域的有源区和输入/输出区域的有源区，具体的，核心区域的有源区包括核心n型场效应管的有源区3111以及核心p型场效应管的有源区3112，输入/输出区域的有源区包括输入/输出n型场效应管的有源区3121以及输入/输出p型场效应管的有源区3122；可选的，图3实施例中，核心区域的有源区和输入/输出区域的有源区之间形成有浅槽隔离结构350。
可选的，图3实施例中，沿栅极330中心向外的方向，侧墙依次包括第一侧墙331和第二侧墙332(图3中仅标注了输入/输出p型场效应管的有源区3122对应的栅极330的侧墙做示例性说明)；实施例1的步骤103中的“对侧墙进行修薄处理”包括：对第二侧墙332进行修薄处理。示例性的，对第二侧墙332进行修薄处理之后的元件的剖面图如图4所示。可选的，第一侧墙331和第二侧墙332包括氮化硅(SiN)。
可选的，上述实施例中，可通过磷酸(P3O4)对第二侧墙332进行修薄处理。
可选的，上述实施例中，金属硅化物包括硅化镍(NiSi)，步骤201中的“在衬底上生成金属硅化物”包括：在衬底310上沉积镍合金层；通过退火使衬底310的硅与镍合金层中的镍发生反应，生成硅化镍；去除镍合金层。可选的，镍合金层包括铂镍(PtNi)合金。
可选的，上述实施例中，步骤204中的“在衬底上沉积接触刻蚀停止层”包括：通过高深宽比的沉积工艺在衬底310上沉积接触刻蚀停止层360。可选的，触刻蚀停止层360包括氮化硅。示例性的，通过高深宽比的沉积工艺在衬底310上沉积接触刻蚀停止层360后的元件的剖面图如图5所示。
可选的，上述实施例中，低K氧化硅层是介电常数“K”低于4的硅氧化物。示例性的，在接触刻蚀停止层360上沉积低K氧化硅层370之后的元件剖面图如图6所示。
可选的，上述实施例中，步骤206中的“对低K氧化硅层、接触刻蚀停止层以及硬掩模层进行研磨”是通过化学机械抛光(Chemical Mechanical Polishing，CMP)工艺进行研磨的。具体的，上述通过化学机械抛光工艺进行研磨包括第一研磨阶段和第二研磨阶段：
(1)第一研磨阶段：如图7所示，通过化学机械抛光工艺对低K氧化硅层370、接触刻蚀停止层360以及氧化硅层342进行研磨。
(2)第二研磨阶段：如图8所示，通过化学机械抛光工艺对氮化硅层341进行研磨，使栅极330暴露在外。
可选的，上述实施例中，在步骤202中的“在衬底上生成金属硅化物”之前，还包括：通过元件增加工艺在p型场效应管的有源区(3112以及3122)中的源区或者漏区形成硅锗(SiGe)层380。硅锗层380能够增加p型场效应管的沟道空穴的迁移率，从而提高器件的电学性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (14)
1.一种栅极的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有至少两个栅极，所述至少两个栅极中的每个栅极上形成有硬掩模层，所述每个栅极的周侧形成有侧墙；
在所述衬底上生成金属硅化物；
对所述侧墙进行修薄处理；
在所述衬底上沉积接触刻蚀停止层；
在所述接触刻蚀停止层上沉积低K氧化硅层；
对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨，直至所述至少两个栅极的顶端暴露在外。
2.根据权利要求1所述栅极的制造方法，其特征在于，沿所述栅极中心向外的方向，所述侧墙依次包括第一侧墙和第二侧墙；
所述对所述侧墙进行修薄处理，包括：
对所述第二侧墙进行所述修薄处理。
3.根据权利要求2所述的极的制造方法，其特征在于，所述第一侧墙和所述第二侧墙包括氮化硅。
4.根据权利要求2或3所述的栅极的制造方法，其特征在于，所述对所述第二侧墙进行所述修薄处理，包括：
通过磷酸对所述第二侧墙进行所述修薄处理。
5.根据权利要求1所述的栅极的制造方法，其特征在于，所述金属硅化物包括硅化镍；
所述在所述衬底上生成金属硅化物，包括：
在所述衬底上沉积镍合金层；
通过退火使所述衬底的硅与所述镍合金层中的镍发生反应，生成所述硅化镍；
去除所述镍合金层。
6.根据权利要求4所述的栅极的制造方法，其特征在于，所述镍合金层包括铂镍合金。
7.根据权利要求1所述的栅极的制造方法，其特征在于，所述在所述衬底上沉积接触刻蚀停止层，包括：
通过高深宽比的沉积工艺在所述衬底上沉积所述接触刻蚀停止层。
8.根据权利要求7所述的的栅极的制造方法，其特征在于，所述接触刻蚀停止层包括氮化硅。
9.根据权利要求1所述的栅极的制造方法，其特征在于，所述对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨，包括：
通过化学机械抛光工艺对所述低K氧化硅层、所述接触刻蚀停止层以及所述硬掩模层进行研磨。
10.根据权利要求9所述的栅极的制造方法，其特征在于，所述硬掩模层沿所述衬底至所述栅极的方向，依次包括氮化硅层和氧化硅层；
所述研磨包括第一研磨阶段和第二研磨阶段；
所述第一研磨阶段通过所述化学机械抛光工艺对所述低K氧化硅层、所述接触刻蚀停止层以及所述氧化硅层进行研磨；
所述第二研磨阶段通过所述化学机械抛光工艺对所述氮化硅层进行研磨。
11.根据权利要求1所述的栅极的制造方法，其特征在于，所述衬底上还形成有硅锗层。
12.根据权利要求11所述的栅极的制造方法，其特征在于，所述衬底包括n型场效应管的衬底和p型场效应管的衬底；
所述在所述衬底上生成金属硅化物之前，还包括：
通过元件增加工艺在所述p型场效应管的源区或者漏区形成所述硅锗层。
13.根据权利要求12所述的栅极的制造方法，其特征在于，所述衬底包括核心区域的有源区和输入/输出区域的有源区；
所述n型场效应管包括核心n型场效应管和输入/输出n型场效应管，所述p型场效应管包括核心p型场效应管和输入/输出p型场效应管；
所述核心区域的有源区包括核心n型场效应管的有源区，以及核心p型场效应管的有源区；
所述输入/输出区域的有源区包括输入/输出n型场效应管的有源区，以及输入/输出p型场效应管的有源区。
14.根据权利要求13所述的栅极的制造方法，其特征在于，所述核心区域的有源区和所述输入/输出区域的有源区之间形成有浅槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910808381.9A CN110473834A (zh) | 2019-08-29 | 2019-08-29 | 栅极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910808381.9A CN110473834A (zh) | 2019-08-29 | 2019-08-29 | 栅极的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110473834A true CN110473834A (zh) | 2019-11-19 |
Family
ID=68514026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910808381.9A Pending CN110473834A (zh) | 2019-08-29 | 2019-08-29 | 栅极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473834A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113205994A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 金属硅化物层的形成方法 |
| CN114121663A (zh) * | 2021-11-03 | 2022-03-01 | 上海华力集成电路制造有限公司 | 半导体器件的形成方法 |
| CN114121676A (zh) * | 2021-11-26 | 2022-03-01 | 上海华力集成电路制造有限公司 | 金属栅制程下伪栅极的去除方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159232A (zh) * | 2006-10-05 | 2008-04-09 | 台湾积体电路制造股份有限公司 | 晶体管及半导体装置的制作方法 |
| CN101659034A (zh) * | 2008-08-20 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 进行化学机械研磨的方法 |
| CN103295965A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制作方法 |
| CN106571294A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
-
2019
- 2019-08-29 CN CN201910808381.9A patent/CN110473834A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159232A (zh) * | 2006-10-05 | 2008-04-09 | 台湾积体电路制造股份有限公司 | 晶体管及半导体装置的制作方法 |
| CN101659034A (zh) * | 2008-08-20 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 进行化学机械研磨的方法 |
| CN103295965A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制作方法 |
| CN106571294A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113205994A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 金属硅化物层的形成方法 |
| CN114121663A (zh) * | 2021-11-03 | 2022-03-01 | 上海华力集成电路制造有限公司 | 半导体器件的形成方法 |
| CN114121663B (zh) * | 2021-11-03 | 2024-06-11 | 上海华力集成电路制造有限公司 | 半导体器件的形成方法 |
| CN114121676A (zh) * | 2021-11-26 | 2022-03-01 | 上海华力集成电路制造有限公司 | 金属栅制程下伪栅极的去除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035713B (zh) | FinFET器件及其制造方法 | |
| CN101872742B (zh) | 半导体装置及其制造方法 | |
| CN103050530B (zh) | FinFET器件及其制造方法 | |
| CN103187418B (zh) | 一种CMOS FinFET器件及其形成方法 | |
| US9406769B2 (en) | Silicide formation due to improved SiGe faceting | |
| US9373549B2 (en) | Semiconductor device and method of forming the same | |
| JP3793808B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN101714518B (zh) | 半导体装置的制造方法 | |
| CN102931203B (zh) | 多栅极介电结构及其形成方法 | |
| CN110473834A (zh) | 栅极的制造方法 | |
| TWI704691B (zh) | 積體電路元件及其製作方法 | |
| KR20020075732A (ko) | 이중 금속 게이트 ｃｍｏｓ 장치 및 그 제조 방법 | |
| CN105405750A (zh) | 半导体元件、在其中增加表面掺杂浓度的方法及形成方法 | |
| CN103165606A (zh) | 用于高-k金属栅极技术的增强栅极替换工艺 | |
| CN103247602A (zh) | 半导体器件及其形成方法 | |
| KR20200019581A (ko) | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 | |
| US10297454B2 (en) | Semiconductor device and fabrication method thereof | |
| CN102856180A (zh) | 一种半导体器件的替代栅集成方法 | |
| CN105793993A (zh) | 改进型双沟槽结构 | |
| CN110504218B (zh) | 半导体器件的制造方法和形成cmos器件的方法 | |
| TW201826499A (zh) | 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法 | |
| US20080299729A1 (en) | Method of fabricating high voltage mos transistor device | |
| CN110739308A (zh) | 一种碳化硅cmos晶体管及其结构制造方法 | |
| CN104253049B (zh) | 半导体器件制造方法 | |
| CN116110795A (zh) | 全包围栅器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191119 |