CN110473770B - 氧化物的原子层蚀刻的方法 - Google Patents

氧化物的原子层蚀刻的方法 Download PDF

Info

Publication number
CN110473770B
CN110473770B CN201910388280.0A CN201910388280A CN110473770B CN 110473770 B CN110473770 B CN 110473770B CN 201910388280 A CN201910388280 A CN 201910388280A CN 110473770 B CN110473770 B CN 110473770B
Authority
CN
China
Prior art keywords
layer
etching
substrate
plasma
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910388280.0A
Other languages
English (en)
Other versions
CN110473770A (zh
Inventor
索南·谢尔帕
阿洛科·兰詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110473770A publication Critical patent/CN110473770A/zh
Application granted granted Critical
Publication of CN110473770B publication Critical patent/CN110473770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在一个示例性实施方案中，本文中描述了一种用于蚀刻氧化物的ALE处理。在一个实施方案中，氧化物是硅氧化物。ALE改性步骤包括基于四氟化碳(CF4)的等离子体的使用。该改性步骤优先从硅氧化物的表面去除氧，从而提供富硅表面。ALE去除步骤包括基于氢(H2)的等离子体的使用。该去除步骤去除在改性步骤中形成的富硅单层。利用CF4和H2步骤的硅氧化物蚀刻ALE处理可以用于广泛范围的基底处理步骤。例如，ALE处理可以用于但不限于自对准接触蚀刻步骤、硅鳍片露出步骤、氧化物芯模抽除步骤、氧化物间隔物修整以及氧化物衬料蚀刻。

Description

氧化物的原子层蚀刻的方法
相关申请的交叉引用
本申请要求于2018年5月11日提交的题为“氧化物的原子层蚀刻的方法(Methodof Atomic Layer Etching of Oxide)”的美国临时专利申请第62/670459号以及于2018年6月14日提交的题为“氧化物的原子层蚀刻的方法(Method of Atomic Layer Etching ofOxide)”的美国临时专利申请第62/684878号的优先权，这两个美国临时专利申请的公开内容通过引用以其全部内容明确地并入本文。
技术领域
本公开内容涉及基底在等离子体处理设备中的处理。特别地，本公开内容提供了一种控制包括氧化物的层的等离子体蚀刻的方法。
背景技术
长期以来已知等离子体系统用于处理基底的用途。例如，半导体晶片的等离子体处理是公知的。等离子体处理的一种公知用途是用于基底的蚀刻。等离子蚀刻存在许多技术挑战。此外，随着基底上的结构和层的几何形状继续收缩，蚀刻选择性、轮廓、纵横比依赖性蚀刻、均匀性等之间的权衡变得更难以处理。为了实现期望的处理性能，可以调节等离子体处理设备的可变设置以改变等离子体特性。这些设置包括但不限于气体流量、气体压力、用于等离子体激发的电功率、偏置电压等，这些都是本领域已知的。然而，随着几何形状继续收缩，已经发现，由等离子体处理设备的设置引起的对离子能量、离子通量、自由基通量等的充分控制无法满足实现期望的蚀刻结果。
一种改进等离子体蚀刻的技术利用原子层蚀刻(ALE)等离子体处理。一般已知ALE处理涉及通过一个或更多个自限制反应来顺序地去除薄层的过程。因此，ALE处理通过如下方式来提供改进的性能：将蚀刻处理分离成表面改性和去除改性表面的顺序步骤，从而允许自由基通量和离子通量以及能量的作用的分离。这样的处理通常包括多个循环系列的层改性和蚀刻步骤。改性步骤可以对暴露的表面进行改性，以及蚀刻步骤可以选择性地去除改性层。因此，可能发生一系列自限制反应。如本文使用的，ALE处理还可以包括准ALE处理。在这样的处理中，可以仍然使用一系列改性和蚀刻步骤循环，然而，去除步骤可能不是纯自限制，因为在改性层的去除之后，蚀刻显著减慢，但蚀刻不会完全停止。在任一情况下，基于ALE的处理包括改性和蚀刻步骤的循环系列。
将期望提供改进的ALE处理。更具体地，将期望提供一种改进的用于氧化物的蚀刻的ALE处理。
发明内容
在一个示例性实施方案中，本文中描述了一种用于蚀刻氧化物的ALE处理。在一个实施方案中，提供了一种用于蚀刻硅氧化物的ALE处理。然而，将认识到，本文中描述的概念可以应用于其他氧化物例如金属氧化物、二氧化锗、硅氧氮化物等的蚀刻。在实施方案中，ALE改性步骤包括诸如基于四氟化碳(CF4)的等离子体的氟化烃的使用，其中，氟化烃可以是全氟烃并且在本文中描述的方法的工作温度下是气态的。该改性步骤优先从硅氧化物的表面去除氧，从而提供经改性的表面层，该经改性的表面层可以是富硅表面并且可以是单层。ALE去除步骤包括基于氢(H2)的等离子体的使用。该去除步骤去除了在改性步骤中形成的富硅层。利用CF4和H2的硅氧化物蚀刻ALE处理步骤可以用于范围广泛的基底处理步骤。例如，ALE处理可以用于但不限于自对准接触蚀刻步骤、硅鳍片露出步骤、氧化物芯模抽除步骤、氧化物间隔物修整以及氧化物衬料蚀刻。
在一个实施方案中，提供了一种用于蚀刻基底的方法。该方法可以包括提供包括硅氧化物的第一层，第一层相对于第二层可被选择性蚀刻。该方法还包括将第一层暴露于包括CF4的第一等离子体以至少对第一层的表面进行改性以形成经改性的表面层，与第一层的剩余部分相比，经改性的表面层富含硅。该方法还包括将经改性的表面层暴露于包括H2的第二等离子体，该包括H2的等离子体去除经改性的表面层的至少一部分。第一等离子体和第二等离子体的组合使用减小了第一层的厚度的至少一部分。
在另一实施方案中，提供了一种用于蚀刻基底的方法。该方法包括提供包括硅氧化物的第一层。该方法还包括执行原子层蚀刻工艺以蚀刻第一层原子层蚀刻工艺，该原子层蚀刻工艺包括多个以下循环：(1)包括第一等离子体的表面改性步骤，第一等离子体包括CF4；以及(2)表面改性步骤之后的去除步骤，去除步骤包括第二等离子体，第二等离子体包括H2。
在另一实施方案中，提供了一种用于减小基底上的硅氧化物层的厚度的方法。该方法包括以下的至少一个循环：(a)将硅氧化物层暴露于全氟烃等离子体以对硅氧化物层的表面进行改性；然后(b)将步骤(a)的产物暴露于单质氢等离子体以去除在步骤(a)中改性的表面的至少一部分。
附图说明
通过结合附图参考下面的描述，可以获取对本发明及其优点的更完整的理解，在附图中，相同的附图标记指示相同的特征。然而，应当注意，附图仅示出了公开的概念的示例性实施方案，并且因此不应被视为对范围的限定，因为公开的概念可以允许其他同等有效的实施方案。
图1示出了利用本文中描述的蚀刻方法的一个示例性处理流程。
图2A至图2C示出了可以在本文中描述的一个实施方案的方法的步骤中发生的表面机制。
图3示出了一个示例性表，其对比了单独由四氟化碳等离子体蚀刻、单独由氢等离子体蚀刻以及先由四氟化碳等离子体再氢等离子体蚀刻的硅氧化物的量。
图4示出了在四氟化碳等离子体之后通过氢等离子体去除的硅氧化物的图表。
图5示出了比较作为本文中描述的第一等离子体循环和第二等离子体循环的数量的函数的蚀刻的总硅氧化物和每个循环蚀刻的硅氧化物的量的图表。
图6示出了呈现使用本文中描述的方法的硅氧化物、硅氮化物以及多晶硅的示例性量的图表。
图7A至图7C示出了本文中描述的方法在自对准接触应用中的代表性应用。
图8A至图8B示出了本文中的方法在鳍片露出应用中的代表性应用。
图9A至图9B示出了本文中描述的方法在氧化物芯模抽除应用中的代表性应用。
图10A至图10B示出了本文中描述的方法在硅氧化物间隔物修整应用中的代表性应用。
图11A至图11B示出了本文中描述的方法在硅氧化物衬料蚀刻应用中的代表性应用。
图12至图14示出了本文中公开的方法的代表性流程图。
具体实施方式
在一个示例性实施方案中，本文中描述了一种用于蚀刻氧化物的ALE处理。在一个实施方案中，提供了一种用于蚀刻硅氧化物的ALE处理。然而，将认识到，本文中描述的概念可以应用于其他氧化物的蚀刻。例如，可以应用于其中形成挥发性金属氢化物和硅氧氮化物的金属氧化物。ALE改性步骤包括氟化烃等离子体诸如基于四氟化碳(CF4)的等离子体的使用。然而，将认识到，本公开内容的益处是可以单独利用其他碳氟化合物气体或者与CF4组合利用其他碳氟化合物气体以实现改性步骤。例如，其他碳氟化合物可以包括但不限于六氟丁二烯(C4F6)和八氟环丁烷(C4F8)。该改性步骤优先从硅氧化物的表面去除氧，从而在基底的表面上提供富硅层。ALE去除步骤包括基于氢(H2)的等离子体的使用。该去除步骤去除了在改性步骤中形成的富硅层。富硅层可以是单层。利用CF4和H2步骤的硅氧化物蚀刻ALE处理可以用于广泛范围的基底处理步骤。例如，ALE处理可以用于但不限于自对准接触蚀刻步骤、硅鳍片露出步骤、氧化物芯模抽除步骤、氧化物间隔物修整步骤以及氧化物衬料蚀刻步骤。
更具体地，图1示出了根据本文中公开的技术的用于蚀刻氧化物的示例性ALE处理。在图1中，过程100示出基底至等离子体处理区域中的初始递送110。接下来，在框120的步骤1中激发四氟化碳等离子体。然后使基底经历框130的步骤2，此处，激发氢等离子体并将基底暴露于氢等离子体。应当注意，氩气或其他惰性气体可以用作与四氟化碳和氢的共同进料。如果期望附加的蚀刻，则经由线125将基底返回至框120的步骤1以进行步骤1和步骤2的附加循环。如果蚀刻完成，则如去除框140中所示的将基底从等离子体处理区域中移除。
更具体地，如图1中所示，ALE处理以操作为层改性步骤的框120的CF4/氩等离子体步骤1开始。然后，如框130的步骤2中所示，执行H2/氩等离子体步骤以去除在层改性步骤中生成的改性层。然后可以将改性步骤和去除步骤重复足够数量的循环，以完成期望量的氧化物的去除。在一个实施方案中，氧化物是硅氧化物。
图2A至图2C示出了在图1的ALE处理的每个步骤中发生的示例性机制。将认识到，所公开的机制仅是示例性的，并且其他机制也可以发生。图2A至图2C是说明性的，而不旨在示出精确的基底改性。如图2A中所示，基底210包括硅原子211和氧原子212。如图2A中所示，提供上氧层213。在基底210暴露于四氟化碳等离子体之后，基底210被改性成在基底220上形成富硅层225，其包括氧耗尽区213A，如图2B中所示。值得注意地，图2A的上氧层213已经至少部分地减少，得到富硅层225。然后使基底220的富硅层225经受氢等离子体，得到如图2C中示出的最终基底230。如图2C中所示，富硅层225的去除对于硅氧化物有选择性。
因此，如图2A至2C中所示，当在改性步骤215中从硅氧化物表面去除氧时，硅氧化物的表面处的区域变得富含硅。然后，在去除步骤(步骤2)中，如图2C中所示，暴露于氢等离子体导致硅由于氢等离子体的蚀刻作用而被去除，在一个示例性实施方案中，氢等离子体可以是H2/氩等离子体。该过程可以以多个循环重复，以逐步地去除氧并且然后去除富硅层向下穿过硅氧化物层，直到实现优选量的硅氧化物去除。
使用两步ALE处理相比于仅使用一个或其他步骤的影响在图3中示出。如图3的图表中所示，如步骤1、条310和步骤2、条330描绘的单独通过步骤1蚀刻和单独通过步骤2蚀刻的氧化物的量与如步骤1和步骤2组合、条320描绘的如上所述的组合使用步骤1和步骤2两者形成对比。Y轴表示为蚀刻的氧化物(埃)。
两步ALE处理的自限制效应在图4中示出。图4示出了在执行第一步骤(四氟化碳等离子体)之后通过第二步骤(氢等离子体)去除的氧化物的量。如图4的图表的线410中所示，对于增加第二步骤的蚀刻时间，从表面去除的硅氧化物的量随时间相对饱和。在图表中，Y轴表示为氧化物蚀刻(埃)，而X轴表示为以秒为单位的氢等离子体时间。
图5示出了作为ALE步骤的循环数的函数的蚀刻的总氧化物和每个循环蚀刻的氧化物的量。图5中的图表描绘了在左Y轴上的蚀刻的氧化物(埃)和在右Y轴上的每个循环的蚀刻(埃/循环)。X轴表示步骤1和步骤2的循环数。蚀刻的氧化物表示为线520，而每个循环的蚀刻(EPC)表示为线510。
图6示出了作为第二步骤的压力的函数的第二步骤(H2/氩等离子体)的每120秒本文中描述的ALE处理的硅氧化物、硅氮化物以及多晶硅的示例性量。如在图6中的图表中可以看出，两步ALE处理可以提供用于蚀刻硅氧化物或硅氮化物或多晶硅的高度选择性过程。将认识到，图2至图6的蚀刻量、蚀刻速率、材料等仅是示例性的，并且本文中描述的概念可以与具有其他特性和性质的其他ALE处理一起使用。在图6的图表中，线610表示蚀刻的氧化物和硅氮化物两者的量(因为关于每种材料的图表线基本上重叠)，而线620表示蚀刻的多晶硅。
本文中描述的两步ALE处理可以用于在不同基底处理流程的各个点处的各种应用中。例如，ALE处理可以用于自对准接触蚀刻步骤、硅鳍片露出步骤、氧化物芯模抽除步骤、氧化物间隔物修整步骤以及氧化物衬料蚀刻步骤。图7A至图11B提供了本文中描述的ALE处理在各种基底处理流程中的示例性用途。将认识到，本文中描述的ALE处理可以用于许多其他基底处理应用。例如，可以期望选择性地去除硅氧化物的各种处理步骤可以适当地利用本文中公开的技术。在一个实施方案中，所述技术可以用于半导体基底处理，并且更具体地，可以用于半导体晶片处理。
图7A至图7C示出了本文中公开的ALE处理技术在自对准接触应用中的应用。如图7A中所示，在基底705上形成有多个层。基底705可以是期望使用图案化特征的任何基底。例如，在一个实施方案中，基底705可以是其上形成有一个或更多个半导体处理层的半导体基底。在一个实施方案中，基底705可以是经受产生各种结构和层的多个半导体处理步骤的基底，所有的结构和层在基底处理领域中是已知的并且可以被认为是基底705的一部分。在图7A的示例性实施方案中，氧化物层710可以在非晶硅层715下方提供。如图所示，硅氮化物硬掩模720可以与硅氮化物间隔物725一起提供。如图所示，氧化物层730可以形成在由非晶硅层715形成的结构之上方及之间。可以提供有机介电层735，在其上提供有硅抗反射涂层735。还提供有图案化光致抗蚀剂层745。
如图7A中所示，氧化物层730形成在最终期望要形成接触的区域中及上方。图7B示出了将各层去除(可以经由常规处理步骤执行)到氧化物层730被部分蚀刻的点。在一个实施例中，可以利用传统的氧化物碳氟化合物蚀刻来部分地蚀刻氧化物层730，以实现图7B中示出的具有氧化物层730的剩余部分730A的结构。然后，剩余部分730A可以如图7C中所示被去除。如图7C中所示，剩余部分730A已经通过利用本文中描述的高度选择性的两步ALE处理去除，例如先是诸如四氟化碳的碳氟化合物等离子体蚀刻化学然后是诸如氢等离子体步骤的第二步骤。因此，提供处理来以高度选择性的方式去除接触区域中的氧化物的剩余部分，以使下面的硅氮化物间隔物层实现。因此，在蚀刻后，可以获得具有接触区域750的结构。
图8A至图8B示出了本文中公开的ALE处理技术在鳍片露出应用中的应用。如图8A中所示，基底上的鳍片807由硅氮化物层805保护。如图8A中所示，在鳍片807区域周围提供有硅氧化物803。在本申请中，硅氧化物803可以经由使用本文中公开的ALE处理而被去除(在该实施例中部分地去除)。以这种方式，硅氧化物803可以被选择性地去除到硅氮化物层805，以实现如图8B中示出的结构。
图9A至图9B示出了本文中公开的ALE处理技术在氧化物芯模抽除应用中的应用。如附图中所示，硅氧化物芯模910可以被硅或硅氮化物层912诸如例如在硅氧化物芯模910的侧面上形成的间隔物包围。本文中描述的ALE处理可以用于从基底去除(抽除)硅氧化物芯模910，从而留下在图9B中的蚀刻后剩余的空间931。
图10A至图10B示出了本文中公开的ALE处理技术在硅氧化物间隔物修整应用中的应用。如图10A中所示，硅氧化物间隔物1010A可以围绕结构1012(例如硅或硅氮化物结构)形成。还可以在蚀刻停止层1015上方提供硅氧化物间隔物1010。本文中描述的ALE处理可以用于提供间隔物修整步骤来以受控的方式修整硅氧化物间隔物1010A的一部分，以便使硅氧化物间隔物1010A的宽度变窄，以产生如图10B中所示的更窄的硅氧化物间隔物1010B。
图11示出了本文中公开的ALE处理技术在硅氧化物衬料蚀刻应用中的应用。如附图中所示，硅氧化物衬料1110可以衬在结构1112(例如硅或硅氮化物结构)的侧面，如图11A中所示。然后，硅氧化物衬料1110可以通过利用本文中公开的ALE处理作为氧化物衬料蚀刻来以对结构1112有选择性的方式经由氧化物衬料蚀刻1122去除，以产生如图11B中示出的结构。
将认识到，上述过程流程仅是示例性的，并且许多其他过程和应用可以有利地利用本文中公开的技术。图12至图14示出了使用本文中描述的处理技术的示例性方法。将认识到，图12至图14的实施方案仅是示例性的，并且另外的方法可以利用本文中描述的技术。此外，可以向图12至图14中示出的方法添加附加的处理步骤，因为描述的步骤不旨在是排他性的。此外，步骤的顺序不限于附图中示出的顺序，因为可以发生不同的顺序以及/或者可以组合或同时执行各种步骤。
在图12中，示出了一种蚀刻基底的方法。该方法包括步骤1205：提供包括硅氧化物的第一层，第一层相对于第二层可被选择性蚀刻。该方法还包括步骤1210：将第一层暴露于包括CF4的第一等离子体，以至少对第一层的表面进行改性以形成经改性的表面层，与第一层的剩余部分相比，经改性的表面层富含硅。该方法还包括步骤1215：将经改性的表面层暴露于包括H2的第二等离子体，该包括H2的等离子体去除经改性的表面层的至少一部分。在该方法中，第一等离子体和第二等离子体的组合使用减小了第一层的厚度的至少一部分。
在图13中，示出了一种用于蚀刻基底的方法。该方法包括步骤1305：提供包括硅氧化物的第一层。该方法还包括步骤1310：执行原子层蚀刻工艺以蚀刻第一层。在该方法中，原子层蚀刻工艺可以包括多个以下循环的步骤：(1)包括第一等离子体的表面改性步骤，第一等离子体包括CF4；以及(2)表面改性步骤之后的去除步骤，去除步骤包括第二等离子体，第二等离子体包括H2。
在图14中，示出了一种用于减小基底上的硅氧化物层的厚度的方法。该方法包括步骤1405，执行以下的至少一个循环：(a)将硅氧化物层暴露于全氟烃等离子体以对硅氧化物层的表面进行改性。步骤1405之后是步骤1410：(b)将步骤(a)的产物暴露于单质氢等离子体以去除在步骤(a)中进行改性的表面的至少一部分。
鉴于该描述，本发明的另外修改和可替选实施方案对于本领域技术人员将是明显的。因此，该描述仅被解释为说明性的，并且用于教导本领域技术人员实施本发明的方式的目的。应当理解，本文示出和描述的本发明的形式和方法将被视为目前优选的实施方案。等同技术可以代替本文示出和描述的那些技术，并且本发明的某些特征可以独立于其他特征的使用而被利用，所有这些特征在具有本发明的该描述的权益之后对于本领域技术人员将是明显的。

Claims (20)

1.一种用于蚀刻基底的方法，包括：
提供包括硅氧化物的第一层，所述第一层相对于第二层可被选择性蚀刻；
将所述第一层暴露于包括CF4的第一等离子体以对所述第一层的至少表面进行改性以形成经改性的表面层，与所述第一层的剩余部分相比，所述经改性的表面层富含硅；以及
将所述经改性的表面层暴露于包括H2的第二等离子体，所述包括H2的等离子体去除所述经改性的表面层的至少一部分，
其中，所述第一等离子体和所述第二等离子体的组合使用减小了所述第一层的厚度的至少一部分。
2.根据权利要求1所述的方法，其中，执行将所述第一层暴露于包括CF4的所述第一等离子体以及将所述经改性的表面层暴露于包括H2的所述第二等离子体的多个循环。
3.根据权利要求1所述的方法，其中，用于蚀刻所述基底的所述方法是自对准接触应用的一部分。
4.根据权利要求1所述的方法，其中，用于蚀刻所述基底的所述方法是鳍片露出应用的一部分。
5.根据权利要求1所述的方法，其中，用于蚀刻所述基底的所述方法是氧化物芯模抽除应用的一部分。
6.根据权利要求1所述的方法，其中，用于蚀刻所述基底的所述方法是硅氧化物间隔物修整应用的一部分。
7.根据权利要求1所述的方法，其中，用于蚀刻所述基底的所述方法是硅氧化物衬料蚀刻应用的一部分。
8.一种用于蚀刻基底的方法，包括：
提供包括硅氧化物的第一层；以及
执行原子层蚀刻工艺以蚀刻所述第一层，所述原子层蚀刻工艺包括多个如下循环：(1)包括第一等离子体的表面改性步骤，所述第一等离子体包括CF4；以及(2)所述表面改性步骤之后的去除步骤，所述去除步骤包括第二等离子体，所述第二等离子体包括H2。
9.根据权利要求8所述的方法，其中，用于蚀刻所述基底的所述方法是自对准接触应用的一部分。
10.根据权利要求8所述的方法，其中，用于蚀刻所述基底的所述方法是鳍片露出应用的一部分。
11.根据权利要求8所述的方法，其中，用于蚀刻所述基底的所述方法是氧化物芯模抽除应用的一部分。
12.根据权利要求8所述的方法，其中，用于蚀刻所述基底的所述方法是硅氧化物间隔物修整应用的一部分。
13.根据权利要求8所述的方法，其中，用于蚀刻所述基底的所述方法是硅氧化物衬料蚀刻应用的一部分。
14.一种用于减小基底上的硅氧化物层的厚度的方法，包括：执行至少一个如下循环：(a)将所述硅氧化物层暴露于全氟烃等离子体以对所述硅氧化物基底的表面进行改性；然后(b)将步骤(a)的产物暴露于H2等离子体以去除在步骤(a)中改性的表面的至少一部分。
15.根据权利要求14所述的方法，其中，所述方法是自对准接触应用的一部分。
16.根据权利要求14所述的方法，其中，所述方法是鳍片露出应用的一部分。
17.根据权利要求14所述的方法，其中，所述方法是氧化物芯模抽除应用的一部分。
18.根据权利要求14所述的方法，其中，所述方法是硅氧化物间隔物修整应用的一部分。
19.根据权利要求14所述的方法，其中，所述方法是硅氧化物衬料蚀刻应用的一部分。
20.根据权利要求14所述的方法，其中，所述全氟烃是CF4。
CN201910388280.0A 2018-05-11 2019-05-10 氧化物的原子层蚀刻的方法 Active CN110473770B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862670459P 2018-05-11 2018-05-11
US62/670,459 2018-05-11
US201862684878P 2018-06-14 2018-06-14
US62/684,878 2018-06-14

Publications (2)

Publication Number Publication Date
CN110473770A CN110473770A (zh) 2019-11-19
CN110473770B true CN110473770B (zh) 2024-04-02

Family

ID=68464108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910388280.0A Active CN110473770B (zh) 2018-05-11 2019-05-10 氧化物的原子层蚀刻的方法

Country Status (5)

Country Link
US (2) US10770305B2 (zh)
JP (1) JP7175237B2 (zh)
KR (1) KR20190129756A (zh)
CN (1) CN110473770B (zh)
TW (1) TWI802693B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法
JP2022115720A (ja) * 2021-01-28 2022-08-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN113921359B (zh) * 2021-08-16 2024-04-26 江汉大学 一种吸收波材料的表面改性方法
US11682558B2 (en) 2021-09-22 2023-06-20 International Business Machines Corporation Fabrication of back-end-of-line interconnects

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN105575795A (zh) * 2014-10-21 2016-05-11 朗姆研究公司 利用离子束刻蚀产生环栅结构
CN105719952A (zh) * 2014-12-22 2016-06-29 朗姆研究公司 用于电介质蚀刻应用的集成蚀刻/清洁
CN107017162A (zh) * 2015-11-11 2017-08-04 诺发系统公司 具有高产量的超高选择比的多晶硅蚀刻
CN107039229A (zh) * 2015-12-22 2017-08-11 东京毅力科创株式会社 蚀刻方法
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016420A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US20100018944A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Patterning method
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
KR101871748B1 (ko) * 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9111877B2 (en) * 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
US9159561B2 (en) * 2013-12-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning
US9171935B2 (en) * 2014-03-07 2015-10-27 Globalfoundries Inc. FinFET formation with late fin reveal
US9190290B2 (en) * 2014-03-31 2015-11-17 Applied Materials, Inc. Halogen-free gas-phase silicon etch
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
EP2988322B1 (en) * 2014-08-18 2020-06-24 IMEC vzw Method for selective oxide removal
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
US9735024B2 (en) * 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US10256108B2 (en) * 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching
US9824893B1 (en) * 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN105575795A (zh) * 2014-10-21 2016-05-11 朗姆研究公司 利用离子束刻蚀产生环栅结构
CN105719952A (zh) * 2014-12-22 2016-06-29 朗姆研究公司 用于电介质蚀刻应用的集成蚀刻/清洁
CN107017162A (zh) * 2015-11-11 2017-08-04 诺发系统公司 具有高产量的超高选择比的多晶硅蚀刻
CN107039229A (zh) * 2015-12-22 2017-08-11 东京毅力科创株式会社 蚀刻方法
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
US20200273713A1 (en) 2020-08-27
US10770305B2 (en) 2020-09-08
TWI802693B (zh) 2023-05-21
KR20190129756A (ko) 2019-11-20
JP2019204950A (ja) 2019-11-28
US11658037B2 (en) 2023-05-23
CN110473770A (zh) 2019-11-19
JP7175237B2 (ja) 2022-11-18
TW202006785A (zh) 2020-02-01
US20190348296A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
CN110473770B (zh) 氧化物的原子层蚀刻的方法
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
CN107924837B (zh) 干式蚀刻方法
KR102204711B1 (ko) 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들
US20110027999A1 (en) Etch method in the manufacture of an integrated circuit
TWI621179B (zh) Dry etching method
WO2020150100A1 (en) Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
US11227767B2 (en) Critical dimension trimming method designed to minimize line width roughness and line edge roughness
TWI801459B (zh) 多重圖案化基板之技術
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
US10699911B2 (en) Method of conformal etching selective to other materials
TWI630655B (zh) Dry etching method
CN115023795A (zh) 合金膜蚀刻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant