CN115023795A - 合金膜蚀刻 - Google Patents

合金膜蚀刻 Download PDF

Info

Publication number
CN115023795A
CN115023795A CN202180010937.5A CN202180010937A CN115023795A CN 115023795 A CN115023795 A CN 115023795A CN 202180010937 A CN202180010937 A CN 202180010937A CN 115023795 A CN115023795 A CN 115023795A
Authority
CN
China
Prior art keywords
layer
alloy
material layer
etching
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180010937.5A
Other languages
English (en)
Inventor
李英熙
丹尼尔·彼得
萨曼莎·西亚姆华·坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115023795A publication Critical patent/CN115023795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

提供了一种用于在第一材料层中形成蚀刻特征的方法。第二材料层沉积在第一材料层上方。第一材料和第二材料的合金层形成在第一材料层和第二材料层之间。使用合金层作为硬掩模，相对于合金层选择性地蚀刻第一材料层。

Description

合金膜蚀刻
相关申请的交叉引用
本申请要求于2020年1月31日提交的美国申请号62/968,400的优先权权益，该美国申请通过引用并入本文以用于所有目的。
背景技术
这里提供的背景描述是为了一般地呈现本公开的上下文的目的。本背景节段中描述的任何内容，以及书面描述的潜在方面，都没有明确或暗示地承认为有关本申请的现有技术。
本公开涉及半导体器件的形成。更具体地，本公开涉及蚀刻以形成半导体器件。
对于蚀刻氧化硅(SiO2)，可以使用含氟反应离子蚀刻。如果反应离子蚀刻工艺使用过厚的掩模，蚀刻分辨率则会降低。一些蚀刻工艺没有足够的选择性，从而需要更厚的蚀刻掩模。
发明内容
为了实现上述并且根据本公开的目的，提供了一种用于在第一材料层中形成蚀刻特征的方法。第二材料层沉积在第一材料层上方。第一材料和第二材料的合金层形成在第一材料层和第二材料层之间。使用合金层作为硬掩模，相对于合金层选择性地蚀刻第一材料层。
在另一个表现形式中，提供了一种用于蚀刻第一材料层的方法。该方法包括多个循环，其中每个循环包括在第一材料层上方沉积第二材料层，在第一材料层和第二材料层之间形成第一材料和第二材料的合金层。蚀刻掉第二材料层，并且蚀刻掉合金层。
在另一个表现形式中，提供了一种用于形成具有特征的合金层的方法。沉积合金层包括多个循环，其中每个循环包括通过原子层沉积来沉积第一材料层以及通过原子层沉积来沉积第二材料层，其中第一材料层和第二材料层形成合金层。
本公开的这些和其他特征将于下文在本公开的详细描述中并结合以下附图更详细地描述。
附图说明
本公开在附图各图中通过示例而非限制的方式示出，其中相似的附图标记指代相似的元件，并且其中：
图1是一实施方案的高级流程图。
图2A至图2G是根据一实施方案处理的堆叠的示意性剖视图。
图3是另一实施方案的高级流程图。
图4A至图4D是根据图3所示的实施方案处理的堆叠的示意性剖视图。
图5是另一实施方案的高级流程图。
图6A至图6H是根据各种实施方案处理的堆叠的示意性剖视图。
图7是蚀刻合金层的步骤的更详细的流程图。
具体实施方式
现在将参照附图中所示的几个优选实施方案详细描述本公开。在以下描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节中的一些或全部的情况下实践本公开。在其他情况下，没有详细描述众所周知的工艺步骤和/或结构，以免不必要地混淆本公开。
对于蚀刻氧化硅(SiO2)，可以使用含氟反应离子蚀刻。如果反应离子蚀刻工艺使用过厚的掩模，蚀刻分辨率则会降低。一些蚀刻工艺没有足够的选择性，从而需要更厚的蚀刻掩模。改进蚀刻工艺的一种方法是提供硬掩模，该硬掩模允许相对于硬掩模高度选择性地蚀刻材料。一个实施方案提供了一种用于沉积薄硬掩模的方法，该薄硬掩模允许诸如SiO2之类的衬底相对于硬掩模被高度选择性地蚀刻。
为了便于理解实施方案，图1是一实施方案的高级流程图。各种实施方案可以具有更多或更少的步骤。此外，这些步骤可以以不同的顺序或同时进行。将第一材料沉积在衬底上(步骤104)。图2A是根据一实施方案处理的堆叠200的示意性剖视图。在该实施方案中，堆叠包括衬底204。第一材料层208沉积在衬底204上方。第一材料可以是任何可能的材料。在该示例中，第一材料是SiO2。该材料可以以任何可能的方式沉积。在该实施方案中，第一材料通过原子层沉积工艺、溅射工艺、化学气相沉积或旋涂工艺中的一种来沉积。该材料可以具有任何可能的厚度。在该实施方案中，第一材料层208的厚度介于0.5nm至20nm之间。附图未按比例显示。
将图案化掩模沉积在第一材料层208上(步骤108)。在该示例中，在第一材料层208上形成图案化掩模。图案化掩模可以是通过任何可能的方式以任何可能的厚度沉积的任何可能的材料。在一实施方案中，可以通过沉积掩模材料层，然后在掩模材料中形成特征来形成图案化掩模。图案化掩模可以通过其他方法形成。图案化掩模209可以是光致抗蚀剂掩模。图2B是在第一材料层208上形成图案化掩模209之后的堆叠的示意性剖视图。图案化掩模209包括具有开口形成特征211的掩模层210。特征211暴露第一材料层208的部分。
在第一材料层208和图案化掩模209上方沉积第二材料(步骤112)。第二材料可以是以任何可能的方式以任何可能的厚度沉积的任何可能的材料。图2C是在第二材料层212已经沉积在第一材料层208和图案化掩模209上方之后的堆叠200的示意性剖视图。在该实施方案中，第二材料是氧化锡(SnO2)。在该实施方案中，通过原子层沉积或化学气相沉积来沉积第二材料层212以提供薄的保形层。在该实施方案中，第二材料层212的厚度介于0.5nm至10nm之间。
在第一材料层208和第二材料层212之间形成合金层(步骤116)。在说明书和权利要求中，合金被定义为混合物的材料，该混合物包含第一金属，以及不同于第一金属的第二金属、硅和碳中的至少一种。这个过程可以使用任何可能的合金形成过程。在该实施方案中，利用热量在第一材料层208和第二材料层212之间形成合金层。在其他实施方案中，第一材料层208和第二材料层212在不加热的情况下形成合金。图2D是在形成合金层216之后的堆叠200的示意性剖视图。该合金是锡-硅-氧化物(Sn-Si-Ox)合金。在该实施方案中，保留未合金化的第一材料层208并且保留未合金化的第二材料层212。在其他实施方案中，第二材料层全部形成为合金。
由于在该实施方案中保留了一些未合金化的第二材料层212，因此蚀刻掉了未合金化的第二材料(步骤120)。可以使用能够选择性地蚀刻未合金化的第二材料的任何工艺。在该示例中，使用了基于氢的蚀刻。在该示例中，提供了氢气(H2)的第二材料蚀刻气体。第二材料蚀刻气体形成为等离子体，该等离子体相对于合金层216蚀刻第二材料。图2E是在蚀刻掉未合金化的第二材料层212之后的堆叠200的示意性剖视图。
去除图案化掩模209(步骤124)。可以使用用于选择性地去除图案化掩模209的任何工艺。在该示例中，使用含氧等离子体来剥离图案化掩模209。图2F是在图案化掩模209已经被去除之后的堆叠200的示意性剖视图。
相对于合金层216蚀刻第一材料(步骤128)。可以使用能够相对于合金层216选择性地蚀刻第一材料的任何工艺。图案化合金层216用作蚀刻第一材料层208的硬掩模。在该示例中，使用四氟化碳(CF4)或另一种基于碳氟化合物的蚀刻气体的第一蚀刻气体。图2G是在第一材料层208被蚀刻之后的堆叠200的示意性剖视图。
使用合金层216作为硬掩模可以允许相对于合金层216的硬掩模蚀刻第一材料层208的增加的蚀刻选择性。更高的选择性可以允许更薄的硬掩模合金层216。另外，如果第二材料层212是通过原子层沉积或化学气相沉积来沉积的，则第二层可以沉积为薄的保形层。由于所得合金层216由第二材料层212形成，所以所得合金层216也可以是薄的和保形的。因此，该实施方案可使用合金层216来提供更薄且更保形的硬掩模，其可相对于硬掩模提供第一材料的高选择性蚀刻。在一些实施方案中，可以使用第一材料层208或合金层216作为掩模来蚀刻衬底204(步骤132)。
在各个实施方案中，如果第一材料层208是SiO2，则第二材料层212可以是锡(Sn)、铝(Al)、硼(B)、钼(Mo)、铂(Pt)和钨(W)中的至少一种。在这样的实施方案中，可以使用含卤素的配方来选择性地蚀刻SiO2第一材料层208。
在其他实施方案中，如果第一材料层208是硅Si或碳化硅(SiC)，则第二材料层212可以是锡(Sn)、铝(Al)、硼(B)、钼(Mo)和钨(W)中的至少一种。
在其他实施方案中，第一材料层包括含金属材料。例如，含金属材料可以包括氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlN)和氮化钨(WNx)。在各种实施方案中，第二材料层包括Si、锗(Ge)和锡(Sn)。
在各种实施方案中，第一材料层208由含碳材料制成。在这样的实施方案中，第二层可以包括锡(Sn)、铝(Al)、硼(B)、钼(Mo)和钨(W)。
在另一实施方案中，合金层可以用作一种原子层蚀刻。图3是将合金层用于一种原子层蚀刻的实施方案的高级流程图。各种实施方案可以具有更多或更少的步骤。此外，这些步骤可以以不同的顺序或同时进行。将第二材料沉积在第一材料上(步骤304)。在各种实施方案中，第一材料可以是任何材料并且第二材料可以是任何材料。这些材料可以通过任何方法以任何厚度沉积。图4A是根据一实施方案处理的堆叠400的示意性剖视图。在该实施方案中，堆叠包括衬底404，其中第一材料层408在衬底404上方。在该示例中，第一材料是SiO2。第二材料形成第二材料层412。在该实施方案中，第二材料为氧化钛(TiO2)。在其他实施方案中，第二材料是五氧化二钽(Ta2O5)、二氧化锆(ZrO2)和二氧化铪(HfO2)。在该实施方案中，第一材料通过原子层沉积或化学气相沉积来沉积以提供薄的保形层。在该实施方案中，第二材料层412的厚度介于0.5nm至10nm之间。
在第一材料层408和第二材料层412之间形成合金层(步骤308)。在该实施方案中，第一材料层408的沉积自动形成合金层。图4B是在形成合金层416之后的堆叠400的示意性剖视图。该合金是钛-硅-氧化物(Ti-Si-Ox)合金。在该实施方案中，保留未合金化的第一材料层408并且保留未合金化的第二材料层412。在其他实施方案中，第二材料层全部形成为合金。
由于在该实施方案中保留了一些未合金化的第二材料层412，因此蚀刻掉了第二材料层412(步骤312)。去除合金层416(步骤316)。在各种实施方案中，许多可能的工艺可用于去除第二材料层412和合金层416。在该实施方案中，使用单一等离子体蚀刻工艺来既去除未合金化的第二材料层412(步骤312)又去除合金层416(步骤316)。由三氟化氮(NF3)气体形成的等离子体能够蚀刻未合金化的第二材料层412的氧化钛并蚀刻合金层416的钛-硅-氧化物。图4C是在未合金化的第二材料层412和合金层416已被蚀刻掉之后的堆叠400的示意性剖视图。合金层416的去除导致形成为合金层416的一部分的第一材料层408的去除。合金层416可用于增强对第一材料层408的蚀刻。在其他实施方案中，去除未合金化的第二材料层412(步骤312)和去除合金层416(步骤316)可以作为单独的步骤进行。
在该实施方案中，用Ti将SiO2合金化允许Ti分解并改变SiO2层以形成钛-硅-氧化物合金。结果，钛-硅-氧化物能够被等离子体蚀刻。在其他实施方案中，使用钽(Ta)、锆(Zr)或铪(HF)来分解和改变SiO2层。
由于保留了一些第一材料层408，因此通过返回到在第一材料层408上沉积第二材料层的步骤(步骤304)重复循环工艺来继续蚀刻工艺(步骤320)。在该实施方案中，重复循环直到将第一材料层408蚀刻掉。
使用合金层416作为选择性蚀刻层允许受控蚀刻。此外，由于第二材料层412是通过原子层沉积或化学气相沉积来沉积的，因此第二层被沉积为薄的保形层。由于所得合金层416由第二材料层412形成，所得合金层416也是薄的和保形的。因此，该实施方案允许通过薄的保形层蚀刻第一材料层408，从而允许高度选择性和保形蚀刻。在各种实施方案中，可能需要要求高偏压的物理蚀刻来蚀刻第一材料层。形成合金层，然后蚀刻合金可以使用可用化学蚀刻来蚀刻的合金。这种化学蚀刻将使用低偏压或不使用偏压，从而改进蚀刻工艺并减少轰击造成的损坏。结果，合金层可用于具有减少的离子轰击的原子层蚀刻类型的蚀刻。
在各种实施方案中，第一材料层408是Si或SiC。在这样的实施方案中，第二层可以包括Ti、Ta、Zr、镍(Ni)和钴(Co)中的至少一种。
在其他实施方案中，第一材料层包括含金属材料。例如，含金属材料可以包括TiN、TaN和AlN中的至少一种。在各种实施方案中，第二材料层包括W和Mo中的至少一种。
在各种实施方案中，第一材料层208由含碳材料制成。在这样的实施方案中，第二层可以包括Si、Ge、Sn、W和Mo中的至少一种。
在一些实施方案中，图案化掩模可以在蚀刻第一材料层408之前被放置在第一材料层408上。图案化掩模提供第一材料层408的图案化蚀刻。
在另一实施方案中，合金层可用于提供选择性蚀刻以形成特征。图5是另一实施方案的高级流程图。各种实施方案可以具有更多或更少的步骤。此外，这些步骤可以以不同的顺序或同时进行。沉积第一材料(步骤504)。图6A是根据一实施方案处理的堆叠600的示意性剖视图。在该实施方案中，堆叠包括衬底604，第一材料层608位于衬底604上方。在各种实施方案中，第一材料层608可以是任何材料。这些材料可以通过任何方法以任何厚度沉积。在该示例中，第一材料是SnO2。在该实施方案中，第一材料通过原子层沉积或化学气相沉积来沉积以提供薄的保形层。在该实施方案中，第一材料层608的厚度介于0.5nm至10nm之间。
将第二材料沉积在第一材料上(步骤508)。在各种实施方案中，第二材料层可以是任何材料。该第二材料可以通过任何方法以任何厚度沉积。图6B是在第二材料层612被沉积在第一材料层608上方之后的堆叠600的示意性剖视图。在该示例中，第二材料是TiO2。在该实施方案中，通过原子层沉积或化学气相沉积来沉积第二材料以提供薄的保形层。在该实施方案中，第二材料层612的厚度介于0.5nm至10nm之间。
继续第一材料层608和第二材料层612的交替层的沉积(步骤512)，进行多个循环，从而产生具有第一材料层608和第二材料层612的多个交替层的堆叠。图6C是在第一材料层608和第二材料层612的多个交替层之后的堆叠600的示意性剖视图。
在第一材料层608和第二材料层612之间形成一个或多个合金层(步骤516)。可以使用任何合金化工艺来使第一材料层608和第二材料层612合金化。在该实施方案中，使用热量以在第一材料层608和第二材料层612之间形成合金层。在其他实施方案中，第一材料层608和第二材料层612在不加热的情况下形成合金。图6D是在形成合金层616之后的堆叠600的示意性剖视图。该合金是钛-硅-氧化物(Ti-Si-Ox)合金。
在合金层616上方形成图案化掩模(步骤520)。图案化掩模可以是任何可能的材料。在该实施方案中，图案化掩模为光致抗蚀剂掩模，其包含聚合物光致抗蚀剂和含金属的光致抗蚀剂中的至少一种。图案化掩模可以包括底层，该底层包括诸如无定形碳、旋涂碳(SOC)之类的碳中的至少一种。图案化掩模还可以包括底层，该底层包括诸如旋涂玻璃(SOG)、SiO2、氮化硅(SiN)、SiC、碳氧化硅(SiOC)和碳氮氧化硅(SiOCN)之类的含硅材料中的至少一种。图6E是已在合金层616上方形成图案化掩模620之后的堆叠600的示意性剖视侧视图。掩模特征622形成在图案化掩模620中。
蚀刻合金层616(步骤524)。在各种实施方案中，可以使用许多不同蚀刻工艺中的一种。在该实施方案中，由三氟化氮(NF3)气体形成的等离子体用于蚀刻氧化钛，但不能蚀刻钛-锡-氧化物合金，因为四氟化锡(SnF4)不挥发。由H2形成的等离子体能够蚀刻氧化锡，但不能蚀刻钛-锡-氧化物，因为四氢化钛(TiH4)不稳定。在一个实施方案中，等离子体由NF3和H2的混合物的气体形成。可以调整NF3与H2的流速比率以便控制合金层616的蚀刻。
在另一实施方案中，合金的蚀刻可以作为循环过程来执行。图7是在使用蚀刻循环的循环工艺中蚀刻合金层616(步骤524)的更详细的流程图。各种实施方案可以具有更多或更少的步骤。此外，这些步骤可以以不同的顺序或同时进行。蚀刻第二材料(步骤704)。各种实施方案可以具有不同的蚀刻工艺。在该实施方案中，将NF3气体的第二化学物质形成为等离子体以蚀刻掉钛-锡-氧化物的合金层616的钛顶层。第二化学物质用于相对于第一材料选择性地蚀刻第二材料。蚀刻是自限性的，因为锡阻止了合金层的进一步蚀刻。图6F是堆叠600的示意性剖视侧视图，其中第二材料已被蚀刻。当蚀刻薄钛层时形成蚀刻特征624。
蚀刻第一材料(步骤708)。各种实施方案可以具有不同的蚀刻工艺。在该实施方案中，将H2气体的第一化学物质形成为等离子体以蚀刻掉钛-锡-氧化物的合金层616的锡顶层。第一化学物质用于相对于第二材料选择性地蚀刻第一材料。蚀刻是自限性的，因为钛阻止了合金层的进一步蚀刻。图6G是堆叠600的示意性剖视侧视图，其中第一材料已被蚀刻。当蚀刻薄锡层时，特征624被蚀刻得更深。
如果蚀刻未完成并且要继续(步骤712)，则该过程重复另一个循环。图6H是在特征624已被完全蚀刻之后的堆叠600的剖视示意性侧视图。
形成合金层616并使用合金层616作为选择性蚀刻层允许受控的保形蚀刻。在通过原子层沉积或化学气相沉积来沉积第一材料层608和第二材料层612的实施方案中，第一材料层608和第二材料层612被沉积为薄的保形层。第一材料层608和第二材料层612足够薄，使得所有的第一材料层608和所有的第二材料层612都被合金化，而不是形成不同材料层的纳米层压板。由于该蚀刻是自限性的并且对于每个蚀刻步骤仅蚀刻一个原子层，因此该工艺提供了原子层蚀刻。由于原子层蚀刻是化学蚀刻，而不是物理蚀刻，因此所得蚀刻是高度保形的。
在其他实施方案中，第一材料层608和第二材料层612可以是硅和铝。可以用含氟等离子体蚀刻氧化硅。可以用含氯等离子体蚀刻氧化铝。
在一些实施方案中，第一层和第二层可以形成不同层的纳米层压板。在其他实施方案中，第一材料和第二材料的浓度或厚度比率可以在不同高度处变化。
厚度不变的均匀沉积提供更均匀的合金化。厚度变化导致化学变化。由于原子层沉积提供了均匀厚度的层，在形成薄的均匀层的一些实施方案中，原子层沉积将是优选的。
虽然本公开已根据若干优选实施方案进行了描述，但存在落入本公开范围内的变更、修改、排列和各种替代等效物。还应注意，存在许多实现本公开方法和装置的替代方式。因此，旨在将以下所附权利要求解释为包括落入本公开的真实精神和范围内的所有这样的变更、修改、排列和各种替代等效物。

Claims (19)

1.一种用于在第一材料层中形成蚀刻特征的方法，所述方法包括：
在所述第一材料层上方沉积第二材料层；
在所述第一材料层和所述第二材料层之间形成第一材料和第二材料的合金层；以及
使用所述合金层作为硬掩模，相对于所述合金层选择性地蚀刻所述第一材料层。
2.如权利要求1所述的方法，其中所述沉积第二材料层是通过原子层沉积进行的。
3.如权利要求1所述的方法，其进一步包括蚀刻掉未合金化的所述第二材料层。
4.如权利要求1所述的方法，其中所述第一材料层在衬底上方，并且进一步包括使用所述合金层作为硬掩模来蚀刻所述衬底。
5.如权利要求1所述的方法，其中所述合金层的厚度在0.5nm和10nm之间。
6.如权利要求1所述的方法，其中所述第二材料层的厚度在0.5nm和20nm之间。
7.如权利要求1所述的方法，其进一步包括在沉积所述第二材料层之前在所述第一材料层上方形成图案化掩模。
8.如权利要求7所述的方法，其中所述图案化掩模包括至少一个掩模层和至少一个特征，其中所述第二材料仅在所述至少一个特征处接触所述第一材料，并且其中所述合金层形成在所述至少一个特征下方而不是所述至少一个掩模层下方。
9.如权利要求1所述的方法，其中所述第一材料包括氧化硅，并且所述第二材料包括锡、钨和铂中的至少一种。
10.一种用于蚀刻第一材料层的方法，所述方法包括多个循环，其中每个循环包括：
在所述第一材料层上方沉积第二材料层；
在所述第一材料层和所述第二材料层之间形成第一材料和第二材料的合金层；
蚀刻掉所述第二材料层；以及
蚀刻掉所述合金层。
11.如权利要求10所述的方法，其中所述第二材料层通过原子层沉积来沉积。
12.如权利要求10所述的方法，其中所述合金层的厚度在0.5nm和10nm之间。
13.如权利要求10所述的方法，其中所述第二材料层的厚度在0.5nm和20nm之间。
14.如权利要求10所述的方法，其进一步包括在沉积所述第二材料层之前在所述第一材料层上方形成图案化掩模，其中所述图案化掩模包括至少一个掩模层和至少一个特征，其中所述第二材料仅在至少一个特征处接触所述第一材料，并且其中所述合金层形成在所述至少一个特征下方而不是所述至少一个掩模层下方。
15.如权利要求10所述的方法，其中所述第一材料包括氧化硅并且所述第二材料包括氧化钛。
16.一种用于形成具有特征的合金层的方法，所述方法包括：
沉积合金层，其包括多个循环，其中每个循环包括：
通过原子层沉积来沉积第一材料层；以及
通过原子层沉积来沉积第二材料层，其中所述第一材料层和所述第二材料层形成所述合金层。
17.如权利要求16所述的方法，其进一步包括多个蚀刻循环，其中每个蚀刻循环包括：
用第二化学物质蚀刻所述合金层，其中所述第二化学物质相对于所述第一材料选择性地蚀刻所述第二材料；以及
用第一化学物质蚀刻所述合金层，其中所述第一化学物质相对于所述第二材料选择性地蚀刻所述第一材料。
18.如权利要求17所述的方法，其进一步包括调整用所述第一化学物质蚀刻所述合金层和用所述第二化学物质蚀刻所述合金层的比率。
19.如权利要求16所述的方法，其进一步包括蚀刻步骤，其中所述蚀刻步骤包括：
提供包括以下化学物质的混合物的蚀刻气体：第一化学物质，其中所述第一化学物质相对于所述第二材料选择性地蚀刻所述第一材料；和第二化学物质，其中所述第二化学物质相对于所述第一材料选择性地蚀刻所述第二材料；以及
将所述蚀刻气体形成为等离子体。
CN202180010937.5A 2020-01-31 2021-01-25 合金膜蚀刻 Pending CN115023795A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062968400P 2020-01-31 2020-01-31
US62/968,400 2020-01-31
PCT/US2021/014938 WO2021154653A1 (en) 2020-01-31 2021-01-25 Alloy film etch

Publications (1)

Publication Number Publication Date
CN115023795A true CN115023795A (zh) 2022-09-06

Family

ID=77079480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180010937.5A Pending CN115023795A (zh) 2020-01-31 2021-01-25 合金膜蚀刻

Country Status (5)

Country Link
US (1) US20230047486A1 (zh)
KR (1) KR20220132638A (zh)
CN (1) CN115023795A (zh)
TW (1) TW202141618A (zh)
WO (1) WO2021154653A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856543B2 (ja) * 2012-06-27 2016-02-09 東京エレクトロン株式会社 エッチング方法
US20150011031A1 (en) * 2013-07-02 2015-01-08 Electronics And Telecomunications Research Institute Method of manufacturing organic light emitting diode
JP6495025B2 (ja) * 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
US9202749B2 (en) * 2014-02-06 2015-12-01 International Business Machines Corporation Process methods for advanced interconnect patterning
JP2016178263A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 ドライエッチング方法および金属マスクの製造方法

Also Published As

Publication number Publication date
KR20220132638A (ko) 2022-09-30
TW202141618A (zh) 2021-11-01
US20230047486A1 (en) 2023-02-16
WO2021154653A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
TWI352387B (en) Etch methods to form anisotropic features for high
US6569773B1 (en) Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine
US7176090B2 (en) Method for making a semiconductor device that includes a metal gate electrode
US11658037B2 (en) Method of atomic layer etching of oxide
US20060035173A1 (en) Patterning thin metal films by dry reactive ion etching
US10529584B2 (en) In-situ selective deposition and etching for advanced patterning applications
WO2020033309A1 (en) Ruthenium hard mask process
KR20200063945A (ko) 펠리클 구조체 및 이의 제조방법
CN111819669B (zh) 形成气隙的系统及方法
US11227767B2 (en) Critical dimension trimming method designed to minimize line width roughness and line edge roughness
JP2022542170A (ja) パターニングされた金属酸化物フォトレジストの線量減少
US20040106271A1 (en) Processing method of forming MRAM circuitry
CN115023795A (zh) 合金膜蚀刻
US7547621B2 (en) LPCVD gate hard mask
US20070128553A1 (en) Method for forming feature definitions
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
CN113454763A (zh) 使用牺牲性掩模的选择性蚀刻
JPH11145144A (ja) 導電層形成法
TW200820322A (en) Fabrication method of an electronic device
JPH1012734A (ja) 半導体装置の製造方法
US20240006177A1 (en) Hard mask trimming in method for manufacturing semiconductor device
JP7186855B2 (ja) 半導体装置の製造方法
US7022622B2 (en) Method and structure to improve properties of tunable antireflective coatings
JPS58132933A (ja) 選択ドライエツチング方法
Darnon et al. Plasma Etch Challenges for Gate Patterning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination