CN110349839A - 一种p/n型碳化硅欧姆接触的制备方法 - Google Patents

一种p/n型碳化硅欧姆接触的制备方法 Download PDF

Info

Publication number
CN110349839A
CN110349839A CN201910540297.3A CN201910540297A CN110349839A CN 110349839 A CN110349839 A CN 110349839A CN 201910540297 A CN201910540297 A CN 201910540297A CN 110349839 A CN110349839 A CN 110349839A
Authority
CN
China
Prior art keywords
layer
sic
silicon carbide
tic
3tic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910540297.3A
Other languages
English (en)
Other versions
CN110349839B (zh
Inventor
夏经华
张文婷
田丽欣
吴沛飞
安运来
田亮
查祎英
吴军民
潘艳
杨霏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd
Original Assignee
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Global Energy Interconnection Research Institute, Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201910540297.3A priority Critical patent/CN110349839B/zh
Publication of CN110349839A publication Critical patent/CN110349839A/zh
Priority to PCT/CN2020/096975 priority patent/WO2020253807A1/zh
Application granted granted Critical
Publication of CN110349839B publication Critical patent/CN110349839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于碳化硅制备技术领域,具体涉及一种p/n型碳化硅欧姆接触的制备方法。该方法包括对碳化硅外延片进行前清洗和预处理,然后采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层,经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触特性的p/n型碳化硅;本发明采用ALD,通过控制摩尔比在碳化硅外延片上形成3TiC/SiC层,经合金化热处理后形成Ti3SiC2层,可以降低界面处势垒的高度,与碳化硅外延片形成欧姆接触,该方法避免了沉积过程与碳化硅外延片中的SiC晶圆发生合金化反应,减少了碳富集和空隙等问题的出现。

Description

一种p/n型碳化硅欧姆接触的制备方法
技术领域
本发明属于碳化硅制备技术领域,具体涉及一种p/n型碳化硅欧姆接触的制备方法。
背景技术
作为第三代宽禁带半导体材料的典范,碳化硅半导体材料具有较宽的禁带宽度(4H~SiC的理论值为3.2eV)、较高的击穿电场强度(2.2MV/cm)、较高的高饱和电子迁移速率(2.0×107cm/s)、较高的高热导率(5.0W/cm K)、极好的物理化学稳定性等特性,适合于作为大功率、高电压、高工作温度、高工作频率功率半导体器件的制造材料。
由于碳化硅的宽禁带特性,没有金属有合适的功函数可以满足形成欧姆接触的要求,使得通常金属与n-型或者p-型碳化硅的接触有着很高的肖特基势垒,因而在导电性能上呈现单向导通的肖特基特性(整流特性)。通过高温合金化处理等方法降低肖特基势垒高度,或者减薄肖特基势垒以产生显著量子隧穿效应是目前在重掺杂碳化硅上形成欧姆接触的常规工艺手段,在此基础上,基于Ni、Ti等金属在n-型碳化硅上、基于Al、W等金属在p-型碳化硅上,人们研发出高稳定、高可靠的比接触电阻在10-5Ω·cm2以下的欧姆接触,在碳化硅功率器件中得到广泛应用。
新一代基于全碳化硅的功率MOSFET及IGBT的出现对于碳化硅欧姆接触工艺提出了新的要求,即在p+的基区和相邻的n+源区的金属欧姆接触在工艺上需要一次形成,这就要求用相同的材料同时在p+/n+碳化硅上形成欧姆接触;而由于碳化硅的宽禁带特性,使得通常用相同的材料同时在p+/n+碳化硅上形成欧姆接触产生的导电特性和比接触电阻值有着较大的差别。
目前,基于金属Ni和Ni/Ti/Al的组合金属等在p/n碳化硅同时形成欧姆接触工艺上得到了初步应用;基于TiC在p-型和n-型碳化硅上均产生了良好的欧姆接触特性,其在p-型碳化硅上的沉积直接产生欧姆接触特性并在随后的合金化热处理中保持了这一特性,而TiC在n-型碳化硅上在经过常规合金化热处理后也得到了良好的欧姆接触特性。经过工艺优化,两者的比接触电阻均在10~5Ω·cm2数量级范围内,得到了比较一致的结果。据报道,TiC/SiC欧姆接触在1400℃以下都保持着稳定的状态。
最初,对于TiC/SiC欧姆接触的形成机理并不了解。在对TiC/SiC欧姆接触界面进行详尽的分析研究后,发现在其界面处存在有Ti3SiC2成分,在经过理论研究发现,Ti3SiC2的存在有助于降低TiC/SiC界面处的势垒高度,随认为Ti3SiC2的产生是导致TiC/SiC欧姆接触的形成的原因。通常,TiC的淀积是通过反应性离子共溅同时溅射Ti和C,并在其后通过合金化热处理得到,并在TiC/SiC的界面处形成Ti3SiC2。也有人用高温反应性离子溅射Ti的方法在n-型和p-型SiC表面上成功欧姆接触,经分析表明在其界面上出现的Ti3SiC2是其产生欧姆接触的原因。但由于其是在高达960℃的温度下和1×10-6Pa等极端工艺条件下通过反应性离子溅射进行的,本身并不具有工艺的通用性,且反应性离子溅射本身带来的缺点,包括较差的成膜均匀性、较低的台阶覆盖性、较低的致密性、较高的膜应力等。
发明内容
因此,本发明要解决的技术问题在于克服现有技术中的TiC/SiC欧姆接触的成膜均匀性和致密性较差,膜应力较高和台阶覆盖性较差等缺陷,从而提供一种p/n型碳化硅欧姆接触的制备方法。
为此,本发明提供了以下技术方案。
本发明提供了一种p/n型碳化硅欧姆接触的制备方法,包括,
对碳化硅外延片进行前清洗和预处理;
采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层;
经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触特性的p/n型碳化硅;
所述3TiC/SiC层中,3:1是3TiC/SiC层中TiC和SiC的摩尔比;
所述3TiC/xSiC层中x不大于1,3:x是3TiC/xSiC层中的TiC和SiC的摩尔比。
所述3TiC/SiC层经合金化热处理后形成Ti3SiC2层;所述3TiC/xSiC层经合金化热处理后形成过渡层。
所述3TiC/SiC层和所述3TiC/xSiC是通过交替沉积TiC纳米层和SiC纳米层制备得到;
所述TiC层是通过沉积TiC纳米层制备得到;
所述TiC纳米层的沉积温度为150~350℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气,所述TiC纳米层的厚度为0.1~1nm,其中,反应前驱体A和反应前驱体B发生反应形成TiC纳米层;
所述SiC纳米层的沉积温度为150~350℃,反应前驱体A为二氯二氢硅、反应前驱体B为乙烯或乙炔,所述SiC纳米层的厚度为0.1~1nm,其中,反应前驱体A和反应前驱体B发生反应形成SiC纳米层。
所述TiC层的厚度为10~100nm;
所述3TiC/xSiC层的厚度为10~100nm;
所述3TiC/SiC层的厚度为10~100nm。
所述3TiC/xSiC层是通过调整TiC和SiC的摩尔比,按照x从1到0,线性降低或梯度降低SiC的用量,交替沉积TiC纳米层和SiC纳米层得到所述3TiC/xSiC层,使碳化硅外延片的3TiC/SiC层连续过渡到TiC层。
所述p/n型碳化硅欧姆接触的制备方法还包括,采用原子层沉积工艺在所述TiC层上沉积阻挡层,所述阻挡层的厚度为30~100nm;
所述阻挡层为氮化钛、碳化钽、氮化钽、硅化钽、碳化钨、氮化钨、硅化钨、碳化锆、氮化锆、硅化锆、碳化铌或氮化铌;
所述阻挡层的沉积温度为150~350℃;
当阻挡层为氮化钛时,反应前驱体A为TiCl4,反应前驱体B为NH3,反应前驱体A和反应前驱体B发生反应形成TiN纳米层;
所述预处理包括对清洗后的碳化硅外延片进行牺牲氧化形成牺牲氧化层,然后对所述牺牲氧化层进行腐蚀,直至完全去除所述外延片上的牺牲氧化层,最后对所述去除牺牲氧化层后的外延片的表面进行高温表面化处理,形成光滑的钝化表面。
所述牺牲氧化的处理步骤可以是但不限于,在1100~1300℃下进行常规热干氧氧化或快速热氧化,所述牺牲氧化在纯氧化环境中进行,O2纯度为6N;所述牺牲氧化层(SiO2)的厚度为10~20nm;
对所述牺牲氧化层进行腐蚀的步骤包括,常温下,将所述牺牲氧化层浸入1~50%的DHF溶液或BOE腐蚀液,直到牺牲氧化层完全腐蚀去除。
所述高温表面化处理包括在H2或HCl气体环境下对外延片的表面进行高温表面化处理;所述高温表面化处理的温度为1200~1400℃,时间为0.1~4h,H2或HCl的纯度为6N。
所述合金化热处理前还包括对3TiC/SiC层、3TiC/xSiC层、TiC层和阻挡层进行刻蚀的步骤;
所述刻蚀的方法为光刻技术、等离子体干法刻蚀技术或化学溶液湿法腐蚀技术。
所述合金化热处理的步骤为,在真空或者惰性气氛条件下,在400~1200℃下进行30~300s的快速合金化热处理。
所述p/n型碳化硅外延片包括衬底和外延层;
所述衬底为n型4H-SiC或6H-SiC,厚度为300~1000μm;
所述衬底为重掺杂氮或磷的碳化硅衬底,电阻率为0.001~0.1Ω·cm;或者所述衬底为掺杂钒或者不掺杂任何离子的碳化硅衬底,电阻率大于105Ω·cm;
所述外延层为n型4H-SiC或6H-SiC,厚度为2~300μm;
所述外延层为掺杂氮或磷的碳化硅外延层,掺杂浓度为1×1013~1×1016cm-3
所述碳化硅外延片前清洗和预处理之间还包括离子注入和活化退火的步骤;
所述离子注入工艺注入的离子为铝离子、硼离子、氮离子或磷离子,离子注入浓度为1018~1020cm-3,离子注入深度为0.01~0.1μm;
所述活化退火工艺为,在1500~2000℃、惰性气氛下,进行活化退火激活,退火时间为1~60min;
所述活化退火时,碳化硅表面的保护膜为1~50nm的碳膜或者经过灰化工艺的1~2μm的光刻胶。
所述前清洗的包括对所述碳化硅外延片依次进行Piranha清洗、RCA清洗和DHF清洗;
所述Piranha清洗的步骤包括,在体积比为1:(1~3)的H2SO4和H2O2的Piranha溶液中清洗10~30min,清洗温度为90~150℃;
所述RCA清洗的步骤包括,在体积比为1:1:4~1:1:6的NH4OH、H2O2和H2O的混合溶液中清洗10~30min,清洗温度为60~80℃;或,
在体积比为1:1:4~1:1:6的HCl、H2O2和H2O的混合溶液中清洗10~30min,清洗温度为60~80℃;
所述DHF清洗的步骤的包括,在室温下,体积分数为5~20%的HF水溶液中清洗5~10min。
本发明中的Ti3SiC2层是采用原子层沉积工艺交替沉积TiC纳米层和SiC纳米层后,再经过合金化热处理形成的;过渡层是采用原子层沉积工艺交替沉积TiC纳米层和SiC纳米层,且依次线性降低或梯度降低TiC纳米层与SiC纳米层中SiC纳米层的摩尔占比x,再经过合金化热处理后形成的;
本发明提供的p/n型碳化硅欧姆接触可以应用于具有MOS结构的功率器件,包括各种类型的功率MOSFET、IGBT器件和PiN二极管等
本发明技术方案,具有如下优点:
1.本发明提供的p/n型碳化硅欧姆接触的制备方法,包括对碳化硅外延片进行前清洗和预处理,然后采用原子层沉积工艺(ALD)在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层,经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触特性的p/n型碳化硅;本发明采用ALD,通过控制摩尔比在碳化硅外延片上形成3TiC/SiC层,经合金化热处理后形成Ti3SiC2层,可以降低界面处势垒(肖特基势垒)的高度,与碳化硅外延片形成欧姆接触,该方法避免了沉积过程与碳化硅外延片中的SiC晶圆发生合金化反应,减少了碳富集和空隙等问题的出现;本发明采用的ALD可以在原子量级上对各层的组分进行精确控制,因此得到的p/n型碳化硅欧姆接触各层的结构更为精细、膜的致密性和台阶覆盖性较好。本发明通过控制TiC、SiC的摩尔比例,可以在3TiC/SiC层和TiC层之间形成3TiC/xSiC层,使3TiC/SiC层连续过渡到TiC层,经合金化热处理后形成过渡层,降低了Ti3SiC2层和TiC层之间因结构不同而形成的界面应力,提高了欧姆接触的稳定性和可靠性。
此外,本发明提供的p/n型碳化硅欧姆接触在600℃的高温下保持稳定,具有高温稳定性和长期高温工作下的可靠性。
2.本发明提供的p/n型碳化硅欧姆接触的制备方法,Ti3SiC2层是在碳化硅外延片的表面交替沉积TiC层和SiC层后经合金化热处理后形成的,可以避免与碳化硅外延片中的SiC晶圆发生合金化反应,减少了碳富集和空隙等问题的出现;经合金化热处理后,与碳化硅形成p-型和n-型碳化硅欧姆接触,该欧姆接触不与碳化硅外延层发生反应,并在600℃的高温下保持稳定,具有高温稳定性和长期高温工作下的可靠性。
3.本发明提供的p/n型碳化硅欧姆接触的制备方法,本发明通过调整TiC和SiC的摩尔比,按照x从1到0,线性降低或梯度降低SiC的用量,交替沉积TiC纳米层和SiC纳米层得到所述3TiC/xSiC层,使碳化硅外延片的3TiC/SiC层连续过渡到TiC层,经合金化热处理后形成过渡层,使Ti3SiC2层连续过渡到TiC层,该方法可以降低Ti3SiC2层和TiC层之间因结构不同而形成的界面应力,提高欧姆接触的稳定性和可靠性。
4.本发明提供的p/n型碳化硅欧姆接触的制备方法,通过采用ALD技术在TiC层上沉积阻挡层可以确保欧姆接触在高温或高电流密度下不与封装金属发生扩散或者化学反应,确保其高温和高电流密度下的接触稳定性和可靠性。
5.本发明提供的p/n型碳化硅欧姆接触的制备方法,对碳化硅外延片的预处理包括牺牲氧化和高温表面化处理,极大地消除了碳化硅外延片表面和近表面的晶格损伤和提高了表面光滑度,并钝化了表面存在的各种悬挂键,使得在形成欧姆接触后极大地降低了界面处的界面态密度,消除了费米能级的钉扎效应,降低接触势垒高度和比接触电阻,提高欧姆(线性)接触特性。
6.本发明提供的p/n型碳化硅欧姆接触的制备方法,通过控制离子的掺杂浓度,可以欧姆接触达到10-5Ω·cm-2数量级的比接触电阻,特别适用于诸如碳化硅功率MOSFET和IGBT的源极和基极处等需要同时形成p/n型欧姆接触并且比接触电阻相差不大的情况。本发明提供您的制备方法在ALD腔室里一次完成,简化了工艺流程,防止了工艺过程中外界环境造成的污染、氧化等有害因素,提高了工艺的良率和性能的稳定性和一致性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例1中的制备方法的流程图;
图2是本发明实施例1中的碳化硅外延层的结构示意图;
图3是本发明实施例1中经离子注入工艺和退火后的碳化硅的结构示意图;
图4是本发明实施例1中形成牺牲层后的碳化硅的结构示意图;
图5是本发明实施例1中完成高温表面化处理后的碳化硅的结构示意图;
图6是本发明实施例1中的完成栅控制部分工艺后的碳化硅的结构示意图;
图7是本发明实施例1中Ti3SiC2层、过渡层、TiC层和TiN阻挡层后的碳化硅的结构示意图;
图8是本发明实施例1中刻蚀后的碳化硅的结构示意图;
图9是本发明实施例1中热处理后的碳化硅的结构示意图;
图10是本发明实施例3中的碳化硅外延层的结构示意图;
图11是本发明实施例3中经离子注入工艺和退火后的碳化硅的结构示意图;
图12是本发明实施例3中形成牺牲层后的碳化硅的结构示意图;
图13是本发明实施例3中完成高温表面化处理后的碳化硅的结构示意图;
图14是本发明实施例3中Ti3SiC2层、过渡层、TiC层和TiN阻挡层后的碳化硅的结构示意图;
图15是本发明实施例3中刻蚀后的碳化硅的结构示意图;
图16是本发明实施例3中热处理后的碳化硅的结构示意图;
图17是试验例中比接触电阻的线性传输长度方法(TLM)的测试结构;
图18是试验例中通过TLM标准测试方法测试得到的两个相邻电极间的电阻RT与相邻电极间的间距d的关系示意图;
图19是试验例中n-/p-型欧姆接触TLM图形试样的光学显微镜照片;
图20是试验例中n-/p-型欧姆接触TLM图形试样的I-V特性;
图21是试验例中n-/p-型欧姆接触TLM图形的RT-d特性。
具体实施方式
提供下述实施例是为了更好地进一步理解本发明,并不局限于所述最佳实施方式,不对本发明的内容和保护范围构成限制,任何人在本发明的启示下或是将本发明与其他现有技术的特征进行组合而得出的任何与本发明相同或相近似的产品,均落在本发明的保护范围之内。
实施例中未注明具体实验步骤或条件者,按照本领域内的文献所描述的常规实验步骤的操作或条件即可进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规试剂产品。
实施例1
本实施例提供了一种p/n型碳化硅欧姆接触的制备方法,制备方法流程见图1,本实施例中的p/n型碳化硅欧姆接触用于碳化硅功率DMOSFET器件,具体制备步骤包括,
(1)对碳化硅外延片进行前清洗和预处理:
碳化硅外延片110包括衬底101和外延层102,见图2,衬底为n+型氮掺杂的4H-SiC,厚度为380μm,电阻率为0.02Ω·cm;外延层为n型磷掺杂的4H-SiC,掺杂浓度为5×1015cm-3,厚度为10μm;
对碳化硅外延片进行前清洗,前清洗包括依次进行Piranha清洗工艺、RCA清洗工艺和最后DHF清洗工艺,其中,Piranha清洗工艺包括,在90℃下的体积比为1:1的H2SO4和H2O2的混合溶液中清洗10min;标准RCA清洗工艺包括在60℃下体积比为1:1:4的NH4OH、H2O2和H2O的混合溶液中清洗10min;DHF清洗工艺包括室温下在20%的HF溶液中清洗5min;
在碳化硅外延片进行离子注入,使外延层内形成阱区111、p+基极接触区(基区)113和n+源极接触区(源区)112,见图3;其中,阱区111,离子注入为铝离子注入,注入深度为0.2μm,注入浓度1×1015cm-3;源区112为氮离子注入区域,注入深度为0.05μm,注入离子浓度为1018cm-3;基区113为硼离子注入区域,注入深度为0.05μm,注入离子浓度为1018cm-3;阱区、基区、源区在30nm的碳膜和氩气气氛保护下,在1500℃下进行注入,然后活化退火,退火时间为30min,完成离子注入和活化退火工艺;完成激活退火工艺后,用氧等离子体刻蚀去除碳膜保护;
对离子注入工艺后的碳化硅进行预处理,具体包括在1100℃、纯氧条件下进行热干氧氧化,得到10nm的牺牲氧化层(SiO2)121,见图4,氧气的纯度为6N;然后,牺牲氧化层121在5%的DHF溶液中进行腐蚀反应直到完全去除牺牲氧化层;再然后,去除牺牲氧化层后的外延片的上表面进行高温HCl腐蚀,HCl纯度在6N,温度为1400℃,时间为3h,得到表面近似无物理缺陷的镜面级H钝化表面131,见图5;
(2)采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层:
因本实施例的p/n型碳化硅欧姆接触应用于SiC功率DMOSFET器件,因此需要在预处理后的碳化硅外延片上进行栅控制部分工艺,该工艺包括通过在纯氧下通过热氧化工艺生长并在NO气氛下退火得到的栅氧(SiO2)介质层141,通过LPCVD生长的掺杂多晶硅142,以及对多晶硅氧化得到的氧化硅143,最终通过干法等离子体刻蚀或者湿法腐蚀的方法对栅氧(SiO2)介质层141(本实施例采用干法等离子体刻蚀)、掺杂多晶硅142和氧化硅143进行图形化,如图6所示,并打开源区112和基区113接触窗口;
采用原子层沉积工艺在碳化硅外延片上交替沉积SiC纳米层151和TiC纳米层152,见图7;通过调整TiC/SiC的比例(摩尔比),使得自SiC表面起分别形成3TiC/SiC层155、3TiC/xSiC层156和TiC层153,见图7;其中,3TiC/SiC层155是通过交替沉积TiC纳米层152和SiC纳米层151制备得到,交替次数为20次,每次淀积3.0nm厚SiC/TiC纳米层,且TiC与SiC的摩尔比为3:1,3TiC/SiC层155厚度为60nm;3TiC/SiC层中的TiC纳米层152的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;3TiC/SiC层中的SiC纳米层151的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
在图7中,3TiC/xSiC层156通过调整交替沉积TiC纳米层152和SiC纳米层151,在沉积的过程中梯度降低SiC的用量,使碳化硅外延片上的3TiC/SiC层155和TiC层153之间形成过渡层3TiC/xSiC层156,按照x从0.8、0.6、0.4、0.2,依次线性降低SiC的用量,使得3TiC/xSiC层156从3TiC/SiC层155连续过渡到TiC层153;3TiC/xSiC层的厚度为80nm;交替沉积总次数为20次,其中,当x为0.8时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为4:15;当x为0.6时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为3:15;当x为0.4时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为2:15;当x为0.2时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为1:15;TiC纳米层的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;SiC纳米层的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
在图7中,TiC层153的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气,TiC层153的厚度为50nm;
在图7中,在TiC层153上沉积TiN阻挡层154,反应前驱体A为TiCl4、反应前驱体B为NH3,沉积温度为200℃,TiN阻挡层154的厚度为100nm;
(3)经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触的p/n型碳化硅:
按照接触电极形状的要求,采用光刻技术对沉积后的碳化硅外延片进行图形化处理,见图8;然后在真空条件下,950℃下进行120s的快速合金化热处理,使SiC纳米层和TiC纳米层相互渗透反应,得到单相均一的反应物Ti3SiC2层161和过渡层162,与TiC层163、TiN层164形成得到合金化后的TiN/TiC/过渡层/Ti3SiC2膜160,见图9。
实施例2
本实施例提供了一种p/n型碳化硅欧姆接触的制备方法,本实施例中的p/n型碳化硅欧姆接触用于碳化硅功率DMOSFET器件,具体制备步骤包括,
(1)对碳化硅外延片进行前清洗和预处理:
碳化硅外延片110包括衬底101和外延层102,见图2,衬底为n+型氮掺杂的4H-SiC,厚度为380μm,电阻率为0.02Ω·cm;外延层为n型磷掺杂的4H-SiC,掺杂浓度为5×1015cm-3,厚度为10μm;
对碳化硅外延片进行前清洗,前清洗包括依次进行Piranha清洗工艺、RCA清洗工艺和最后DHF清洗工艺,其中,Piranha清洗工艺包括,在90℃下的体积比为1:1的H2SO4和H2O2的混合溶液中清洗10min;标准RCA清洗工艺包括在60℃下体积比为1:1:4的NH4OH、H2O2和H2O的混合溶液中清洗10min;DHF清洗工艺包括室温下在20%的HF溶液中清洗5min;
在碳化硅外延片进行离子注入,使外延层内形成阱区111、p+基极接触区(基区)113和n+源极接触区(源区)112,见图3;其中,阱区111,离子注入为铝离子注入,注入深度为0.2μm,注入浓度1×1015cm-3;源区112为氮离子注入区域,注入深度为0.05μm,注入离子浓度为1018cm-3;基区113为硼离子注入区域,注入深度为0.05μm,注入离子浓度为1018cm-3;阱区、基区、源区在30nm的碳膜和氩气气氛保护下,在1500℃下进行注入,然后活化退火,退火时间为30min,完成离子注入和活化退火工艺;完成激活退火工艺后,用氧等离子体刻蚀去除碳膜保护;
对离子注入工艺后的碳化硅进行预处理,具体包括在1100℃、纯氧条件下进行热干氧氧化,得到10nm的牺牲氧化层(SiO2)121,见图4,氧气的纯度为6N;然后,牺牲氧化层121在5%的DHF溶液中进行腐蚀反应直到完全去除牺牲氧化层;再然后,去除牺牲氧化层后的外延片的上表面进行高温HCl腐蚀,HCl纯度在6N,温度为1400℃,时间为3h,得到表面近似无物理缺陷的镜面级H钝化表面131,见图5;
(2)采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层:
因本实施例的p/n型碳化硅欧姆接触应用于SiC功率DMOSFET器件,因此需要在预处理后的碳化硅外延片上进行栅控制部分工艺,该工艺包括通过在纯氧下通过热氧化工艺生长并在NO气氛下退火得到的栅氧(SiO2)介质层141,通过LPCVD生长的掺杂多晶硅142,以及对多晶硅氧化得到的氧化硅143,最终通过干法等离子体刻蚀或者湿法腐蚀的方法对栅氧(SiO2)介质层141(本实施例采用干法等离子体刻蚀)、掺杂多晶硅142和氧化硅143进行图形化,如图6所示,并打开源区112和基区113接触窗口;
采用原子层沉积工艺在碳化硅外延片上交替沉积SiC纳米层151和TiC纳米层152,见图7;通过调整TiC/SiC的比例(摩尔比),使得自SiC表面起分别形成3TiC/SiC层155、3TiC/xSiC层156和TiC层153,见图7;其中,3TiC/SiC层155是通过交替沉积TiC纳米层152和SiC纳米层151制备得到,交替次数为20次,每次淀积3.0nm厚SiC/TiC纳米层,且TiC与SiC的摩尔比为3:1,3TiC/SiC层155厚度为60nm;3TiC/SiC层中的TiC纳米层152的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;3TiC/SiC层中的SiC纳米层151的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
在图7中,3TiC/xSiC层156通过调整交替沉积TiC纳米层152和SiC纳米层151,在沉积的过程中线性降低SiC的用量,使碳化硅外延片上的3TiC/SiC层155和TiC层153之间形成过渡层3TiC/xSiC层156;3TiC/xSiC层的厚度为80nm,交替沉积总次数为20次,x按照1-1/20n线性变化,n为沉积次数;TiC纳米层的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;SiC纳米层的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
在图7中,TiC层153的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气,TiC层153的厚度为50nm;
在图7中,在TiC层153上沉积TiN阻挡层154,反应前驱体A为TiCl4、反应前驱体B为NH3,沉积温度为200℃,TiN阻挡层154的厚度为100nm;
(3)经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触的p/n型碳化硅:
按照接触电极形状的要求,采用光刻技术对沉积后的碳化硅外延片进行图形化处理,见图8;然后在真空条件下,950℃下进行120s的快速合金化热处理,使SiC纳米层和TiC纳米层相互渗透反应,得到单相均一的反应物Ti3SiC2层161和过渡层162,与TiC层163、TiN层164形成得到合金化后的TiN/TiC/过渡层/Ti3SiC2膜160,见图9。
实施例3
本实施例提供了一种p/n型碳化硅欧姆接触的制备方法,本实施例中的p/n型碳化硅欧姆接触用于PiN二极管,具体制备步骤包括,
(1)对碳化硅外延片进行前清洗和预处理:
碳化硅外延片210包括衬底201和外延层202,见图10。衬底201为n+型氮掺杂的4H-SiC,厚度为380μm,电阻率为0.02Ω·cm;外延层202为n型磷掺杂的4H-SiC,掺杂浓度为1×1014cm-3,厚度为100μm;
对碳化硅外延片进行前清洗,前清洗包括依次进行Piranha清洗工艺、RCA清洗工艺和最后DHF清洗工艺,其中,Piranha清洗工艺包括,在100℃下的体积比为1:2的H2SO4和H2O2的混合溶液中清洗20min;标准RCA清洗工艺包括在60℃下体积比为1:1:5的HCl、H2O2和H2O的混合溶液中清洗20min;DHF清洗工艺包括室温下在10%的HF溶液中清洗8min;
在碳化硅外延片进行离子注入,使外延层内形成p+区211,见图11。离子注入为铝离子注入,注入深度为0.05μm,注入浓度1×1019cm-3;p+区在30nm的碳膜和氩气气氛保护下,在1500℃下进行注入,然后活化退火,退火时间为30min,完成离子注入和活化退火工艺;完成活化退火工艺后,用氧等离子体刻蚀去除碳膜保护;
对离子注入工艺的碳化硅表面进行预处理,具体包括在1100℃、纯氧条件下进行热干氧氧化,在碳化硅的正、反面得到10nm的牺牲氧化层(SiO2)221,见图12,氧气的纯度为6N;然后,牺牲氧化层221在50%的DHF溶液中进行腐蚀反应直到完全去除牺牲氧化层;再然后,去除牺牲氧化层后的外延片的上表面进行高温H2腐蚀,H2纯度在6N,温度为1400℃,时间为2h,在碳化硅外延片正、背面上得到表面近似无物理缺陷的镜面级H钝化表面231,见图13;
(2)采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层:
采用原子层沉积工艺在碳化硅外延片上表面和下表面上分别交替沉积SiC纳米层231和TiC纳米层232,见图14;通过调整TiC/SiC的摩尔比,使得自SiC表面起分别形成3TiC/SiC层233、3TiC/xSiC层234和TiC层235,见图14;其中,3TiC/SiC层233是通过交替沉积TiC纳米层和SiC纳米层制备得到,交替次数为20次,每次淀积3.0nm的SiC/TiC纳米层,且满足TiC与SiC的摩尔比为3:1,3TiC/SiC层233厚度为60nm;3TiC/SiC层中的TiC纳米层的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;3TiC/SiC层中的SiC纳米层的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
图14中,3TiC/xSiC层234通过调整交替沉积TiC纳米层和SiC纳米层,在沉积的过程中逐渐降低SiC的用量,使碳化硅外延片上的3TiC/SiC层233和TiC层235之间形成过渡层3TiC/xSiC层234,按照x从0.8、0.6、0.4、0.2,依次线性降低SiC的用量,使得3TiC/xSiC层234从3TiC/SiC层233连续过渡到TiC层235;3TiC/xSiC层234的厚度为80nm;交替沉积总次数为20次,其中,当x为0.8时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为4:15;当x为0.6时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为3:15;当x为0.4时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为2:15;当x为0.2时,交替次数为5次,每次SiC/TiC纳米层厚4nm,SiC与TiC的摩尔比为1:15;TiC纳米层的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气;SiC纳米层的沉积温度为200℃,反应前驱体A为SiCl2H2、反应前驱体B为乙烯;
图14中,TiC层235的沉积温度为200℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气,TiC层235的厚度为50nm;
图14中,在TiC层235上沉积TiN阻挡层236,反应前驱体A为TiCl4、反应前驱体B为NH3,沉积温度为200℃,TiN阻挡层236的厚度为100nm;
(3)经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触的p/n型碳化硅:
按照接触电极形状的要求,采用光刻技术对沉积后的碳化硅外延片在正表面的欧姆接触层230进行图形化处理,得到合乎电极形状要求的欧姆接触层,见图15;然后在真空条件下,950℃下进行120s的快速合金化热处理,使SiC纳米层151和TiC纳米层152相互渗透反应,得到单相均一的反应物Ti3SiC2层241和过渡层242,与TiC层243、TiN层244形成得到合金化后的TiN/TiC/过渡层/Ti3SiC2膜240,见图16。
试验例
欧姆接触性能的最直接的衡量方法是测试其表面接触电阻,通常用比接触电阻ρC表征:
接触电阻率的测试需要特殊的测试结构。最常见的结构如图17所示。在长方形台面结构上面,制作多个间距不同的长方形接触。用四探针(两个测量电流、两个测量电压)测量两个电极之间的电阻,并画出测得的电阻与接触间距的关系图,如图18所示。测量得到的电阻(RT)包括两个接触电阻和半导体的电阻,因此满足:
其中Rsh是半导体的方块电阻,d是接触之间的距离,w是接触宽度,RC是由RT的截距决定的接触电阻。线性传输长度LT可以从图中d的截距得到,如图18所示。比接触电阻(ρC)表示如下:
ρC=RCLTW
根据TLM测试方法,本发明在n-型和p-型4H-SiC上同时制作了TiN/TiC/Ti3SixC1+x/Ti3SiC2/4H-SiC接触结构,其TiN/TiC/Ti3SixC1+x/Ti3SiC2的厚度分别是100nm/50nm/40nm/60nm,经过图形化工艺和950℃,120s合金化热处理工艺后,得到的欧姆接触TLM图形,其显微照片见图19。对其进行I-V特性测试,得到其I-V特性均表现为为线性的欧姆特性,如图20所示。根据TLM方法计算得到,其在n-型4H-SiC上得到的比接触电阻为7.5×10-5Ω·cm2,在p-型4H-SiC上得到的比接触电阻为4.4×10-5Ω·cm2,本发明的碳化硅外延片的欧姆接触特性好。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (11)

1.一种p/n型碳化硅欧姆接触的制备方法,其特征在于,包括,
对碳化硅外延片进行前清洗和预处理;
采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层;
经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层,得到具有欧姆接触特性的p/n型碳化硅;
所述3TiC/SiC层中,3TiC/SiC层中TiC和SiC的摩尔比是3:1;
所述3TiC/xSiC层中x不大于1,3TiC/xSiC层中的TiC和SiC的摩尔比是3:x。
2.根据权利要求1所述的方法,其特征在于,所述3TiC/SiC层和所述3TiC/xSiC是通过交替沉积TiC纳米层和SiC纳米层制备得到;
所述TiC层是通过沉积TiC纳米层制备得到;
所述TiC纳米层的沉积温度为150~350℃,反应前驱体A为四(二甲氨基)钛、反应前驱体B为氢气,所述TiC纳米层的厚度为0.1~1nm;
所述SiC纳米层的沉积温度为150~350℃,反应前驱体A为二氯二氢硅、反应前驱体B为乙烯或乙炔,所述SiC纳米层的厚度为0.1~1nm。
3.根据权利要求1或2所述的方法,其特征在于,所述TiC层的厚度为10~100nm;
所述3TiC/xSiC层的厚度为10~100nm;
所述3TiC/SiC层的厚度为10~100nm。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述3TiC/xSiC层是通过调整TiC和SiC的摩尔比,按照x从1到0,线性降低或梯度降低SiC的用量,交替沉积TiC纳米层和SiC纳米层得到所述3TiC/xSiC层,使碳化硅外延片的3TiC/SiC层连续过渡到TiC层。
5.根据权利要求1-4任一项所述的方法,其特征在于,还包括,采用原子层沉积工艺在所述TiC层上沉积阻挡层,所述阻挡层的厚度为30~100nm;
所述阻挡层为氮化钛、碳化钽、氮化钽、硅化钽、碳化钨、氮化钨、硅化钨、碳化锆、氮化锆、硅化锆、碳化铌或氮化铌;
所述阻挡层的沉积温度为150~350℃。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述预处理包括对清洗后的碳化硅外延片进行牺牲氧化形成牺牲氧化层,然后对所述牺牲氧化层进行腐蚀,直至完全去除所述外延片上的牺牲氧化层,最后对所述去除牺牲氧化层后的外延片的表面进行高温表面化处理,形成光滑的钝化表面。
7.根据权利要求6所述的方法,其特征在于,所述高温表面化处理包括在H2或HCl气体环境下对外延片的表面进行高温表面化处理;所述高温表面化处理的温度为1200~1400℃,时间为0.1~4h,H2或HCl的纯度为6N。
8.根据权利要求1-7任一项所述的方法,其特征在于,所述合金化热处理前还包括对3TiC/SiC层、3TiC/xSiC层、TiC层和阻挡层进行刻蚀的步骤;
所述刻蚀的方法为光刻技术、等离子体干法刻蚀技术或化学溶液湿法腐蚀技术。
9.根据权利要求1-8任一项所述的方法,其特征在于,所述合金化热处理的步骤为,在真空或者惰性气氛条件下,在400~1200℃下进行30~300s的快速合金化热处理。
10.根据权利要求1-9任一项所述的方法,其特征在于,所述p/n型碳化硅外延片包括衬底和外延层;
所述衬底为n型4H-SiC或6H-SiC,厚度为300~1000μm;
所述衬底为重掺杂氮或磷的碳化硅衬底,电阻率为0.001~0.1Ω·cm;或者所述衬底为掺杂钒或者不掺杂任何离子的碳化硅衬底,电阻率大于105Ω·cm;
所述外延层为n型4H-SiC或6H-SiC,厚度为2~300μm;
所述外延层为掺杂氮或磷的碳化硅外延层,掺杂浓度为1×1013~1×1016cm-3
11.根据权利要求1-10任一项所述的方法,其特征在于,所述碳化硅外延片前清洗和预处理之间还包括离子注入和活化退火的步骤;
所述离子注入工艺注入的离子为铝离子、硼离子、氮离子或磷离子,离子注入浓度为1018~1020cm-3,离子注入深度为0.01~0.1μm;
所述活化退火工艺为,在1500~2000℃、惰性气氛下,进行活化退火激活,退火时间为1~60min;
所述活化退火时,碳化硅表面的保护膜为1~50nm的碳膜或者经过灰化工艺的1~2μm的光刻胶。
CN201910540297.3A 2019-06-21 2019-06-21 一种p/n型碳化硅欧姆接触的制备方法 Active CN110349839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910540297.3A CN110349839B (zh) 2019-06-21 2019-06-21 一种p/n型碳化硅欧姆接触的制备方法
PCT/CN2020/096975 WO2020253807A1 (zh) 2019-06-21 2020-06-19 一种p/n型碳化硅欧姆接触的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910540297.3A CN110349839B (zh) 2019-06-21 2019-06-21 一种p/n型碳化硅欧姆接触的制备方法

Publications (2)

Publication Number Publication Date
CN110349839A true CN110349839A (zh) 2019-10-18
CN110349839B CN110349839B (zh) 2021-03-12

Family

ID=68182646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910540297.3A Active CN110349839B (zh) 2019-06-21 2019-06-21 一种p/n型碳化硅欧姆接触的制备方法

Country Status (2)

Country Link
CN (1) CN110349839B (zh)
WO (1) WO2020253807A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253807A1 (zh) * 2019-06-21 2020-12-24 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法
CN112485528A (zh) * 2020-11-13 2021-03-12 中国矿业大学 一种高阻片的电阻测量方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245155A (zh) * 1998-08-19 2000-02-23 中国科学院金属研究所 一种钛碳化硅粉末的制备方法
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
JP2003517991A (ja) * 1999-12-22 2003-06-03 ドレクセル ユニバーシティー 312相材料の製造方法及びその焼結方法
CN1594210A (zh) * 2004-06-18 2005-03-16 北京交通大学 一种制备钛硅碳陶瓷粉的方法
CN102082087A (zh) * 2009-11-30 2011-06-01 海力士半导体有限公司 包括含碳电极的半导体器件及其制造方法
CN102301481A (zh) * 2009-01-30 2011-12-28 丰田自动车株式会社 欧姆电极及其形成方法
CN102439699A (zh) * 2009-05-22 2012-05-02 住友电气工业株式会社 半导体器件及其制造方法
CN102473602A (zh) * 2009-08-05 2012-05-23 丰田自动车株式会社 欧姆电极及其形成方法
JP5145570B2 (ja) * 2006-09-22 2013-02-20 トヨタ自動車株式会社 半導体装置の製造方法
CN103515452A (zh) * 2012-06-27 2014-01-15 飞兆半导体公司 功率整流器件和其制造方法及其相关半导体产品
US20150001554A1 (en) * 2012-03-30 2015-01-01 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US20150056786A1 (en) * 2012-03-30 2015-02-26 Fuji Electric Co., Ltd. Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
CN105390381A (zh) * 2010-04-26 2016-03-09 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
CN108257859A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mosfet功率器件
CN108257861A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702712A (zh) * 2016-01-29 2016-06-22 大连理工大学 一种提高碳化硅半导体欧姆接触特性的方法
CN107546112B (zh) * 2017-07-18 2020-02-07 西安电子科技大学 SiC欧姆接触结构及其制作方法
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245155A (zh) * 1998-08-19 2000-02-23 中国科学院金属研究所 一种钛碳化硅粉末的制备方法
JP2003517991A (ja) * 1999-12-22 2003-06-03 ドレクセル ユニバーシティー 312相材料の製造方法及びその焼結方法
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
CN1594210A (zh) * 2004-06-18 2005-03-16 北京交通大学 一种制备钛硅碳陶瓷粉的方法
JP5145570B2 (ja) * 2006-09-22 2013-02-20 トヨタ自動車株式会社 半導体装置の製造方法
CN102301481A (zh) * 2009-01-30 2011-12-28 丰田自动车株式会社 欧姆电极及其形成方法
CN102439699A (zh) * 2009-05-22 2012-05-02 住友电气工业株式会社 半导体器件及其制造方法
CN102473602A (zh) * 2009-08-05 2012-05-23 丰田自动车株式会社 欧姆电极及其形成方法
CN102082087A (zh) * 2009-11-30 2011-06-01 海力士半导体有限公司 包括含碳电极的半导体器件及其制造方法
CN105390381A (zh) * 2010-04-26 2016-03-09 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
US20150001554A1 (en) * 2012-03-30 2015-01-01 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US20150056786A1 (en) * 2012-03-30 2015-02-26 Fuji Electric Co., Ltd. Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
CN103515452A (zh) * 2012-06-27 2014-01-15 飞兆半导体公司 功率整流器件和其制造方法及其相关半导体产品
CN108257859A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mosfet功率器件
CN108257861A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FATEN TURKI等: "Physico-chemical and mechanical properties of Ti3SiC2-based materials elaborated from SiC/Ti by reactive spark plasma sintering", 《JOURNAL OF ADVANCED CERAMICS》 *
TONY ABI-TANNOUS等: "A Study on the Temperature of Ohmic Contact to p-Type SiC Based on Ti3SiC2 Phase", 《 IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253807A1 (zh) * 2019-06-21 2020-12-24 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法
CN112485528A (zh) * 2020-11-13 2021-03-12 中国矿业大学 一种高阻片的电阻测量方法

Also Published As

Publication number Publication date
WO2020253807A1 (zh) 2020-12-24
CN110349839B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US6599644B1 (en) Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
Chui et al. Nanoscale germanium MOS Dielectrics-part II: high-/spl kappa/gate dielectrics
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
EP2280416B1 (en) Semiconductor device
JP5286677B2 (ja) P型4H−SiC基板上のオーミック電極の形成方法
Teraji et al. Ideal Ohmic contact to n-type 6H-SiC by reduction of Schottky barrier height
JP5344873B2 (ja) 炭化珪素半導体装置の製造方法
TW201104862A (en) Semiconductor device and method of producing same
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
US9893162B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
JP2017507489A (ja) 炭化ケイ素半導体装置およびその製造方法
WO2020253807A1 (zh) 一种p/n型碳化硅欧姆接触的制备方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
TW201044587A (en) Mosfet and method for manufacturing mosfet
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
WO2024051493A1 (zh) 一种半导体器件及其制作方法
CN210006742U (zh) 半导体量子芯片
CN102301481A (zh) 欧姆电极及其形成方法
JP6156814B2 (ja) 炭化珪素半導体素子の製造方法
US20140327017A1 (en) Silicon carbide barrier diode
CN107546115A (zh) 一种SiC高压功率器件欧姆接触的制备方法
CN212967711U (zh) 一种半导体器件及电容器
CN210156382U (zh) 一种SiC基MOS器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant