CN110323065A - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN110323065A
CN110323065A CN201811337638.9A CN201811337638A CN110323065A CN 110323065 A CN110323065 A CN 110323065A CN 201811337638 A CN201811337638 A CN 201811337638A CN 110323065 A CN110323065 A CN 110323065A
Authority
CN
China
Prior art keywords
electrode
layer capacitor
thickness
particle
inner electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811337638.9A
Other languages
English (en)
Other versions
CN110323065B (zh
Inventor
金正烈
尹瑄浩
郑在勋
闵景基
金锺翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110323065A publication Critical patent/CN110323065A/zh
Application granted granted Critical
Publication of CN110323065B publication Critical patent/CN110323065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种多层电容器，所述多层电容器包括：主体，包括交替设置在所述主体中的介电层和内电极；以及外电极，设置在所述主体上并连接到所述内电极。所述内电极包括第一内电极和第二内电极。所述第二内电极的厚度小于所述第一内电极的厚度，并且所述第一内电极中包括的陶瓷相对于所述第一内电极的面积分数大于所述第二内电极中包括的陶瓷相对于所述第二内电极的面积分数。

Description

多层电容器
本申请要求于2018年3月29日在韩国知识产权局提交的第10-2018-0036431号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
多层电容器是安装在诸如图像显示装置(例如，液晶显示器(LCD)、等离子体显示面板(PDP)等)、计算机、智能电话、蜂窝电话等的各种类型的电子产品的印刷电路板上的片式电容器，用于在各种类型的电子产品中充电或从各种类型的电子产品放电。
这样的多层电容器可由于其相对小、实现高电容并且易于安装而用作各种电子装置的组件。近来，随着电子装置的小型化，对多层电容器的小型化和电容增大的需求已经增加。
为了使这样的多层电容器小型化和电容增大，需要能够以低厚度形成内电极和介电层的技术。
发明内容
本公开的一方面可提供一种内电极和介电层具有低厚度的多层电容器。
根据本公开的一方面，一种多层电容器可包括：主体，包括交替设置在所述主体中的介电层和内电极；以及外电极，设置在所述主体上并分别连接到所述内电极。所述内电极可包括第一内电极和第二内电极。所述第二内电极的厚度可小于所述第一内电极的厚度，并且所述第一内电极中包括的陶瓷相对于所述第一内电极的面积分数可大于所述第二内电极中包括的陶瓷相对于所述第二内电极的面积分数。
在所述多层电容器的截面中，所述第一内电极中包括的所述陶瓷的面积分数可以为所述第一内电极的1面积％至5面积％，并且所述第二内电极中包括的所述陶瓷的面积分数可以为所述第二内电极的0.5面积％或更小。
满足1.05≤t1/t2≤1.6，其中，t1是所述第一内电极的厚度，t2为所述第二内电极的厚度。
所述第一内电极的厚度可以为0.2μm至1.0μm，并且所述第二内电极的厚度可以为0.14μm至0.95μm。
所述介电层的厚度可以为0.14μm至0.95μm。
所述第一内电极可利用具有比用于制成所述第二内电极的导电膏的烧结温度低的烧结温度的导电膏制成。
所述第一内电极和所述第二内电极可利用包括导电金属粉末颗粒和陶瓷材料的导电膏制成，并且用于形成所述第一内电极的所述导电膏中包括的所述导电金属粉末颗粒的平均颗粒尺寸可小于用于形成所述第二内电极的所述导电膏中包括的所述导电金属粉末颗粒的平均颗粒尺寸。
所述第一内电极可利用包括导电金属粉末颗粒和陶瓷材料的导电膏形成，并且所述导电金属粉末颗粒的平均颗粒尺寸可以为100nm或更小。
所述第一内电极可包括与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的Ni合金。
所述第二内电极可包括与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的Ni合金。
所述第一内电极可包括与所述第二内电极中包括的Ni合金不同的Ni合金。
所述第二内电极可利用包括导电金属粉末颗粒和陶瓷粉末颗粒的导电膏制成，并且所述导电金属粉末颗粒涂覆有硫(S)或碳(C)。
所述第二内电极可包括Ni颗粒、分布在所述Ni颗粒中的陶瓷、围绕所述Ni颗粒的第一涂层以及围绕所述陶瓷的第二涂层。
所述第一涂层和所述第二涂层中的每者可包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
所述第一内电极的数量可以为两个或更多个，并且所述第二内电极可设置在所述两个或更多个第一内电极之间。
所述第一内电极和所述第二内电极可交替地设置，且相应的介电层插设在所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极可分别通过所述主体的两个端表面交替地暴露。
根据本公开的另一方面，一种多层电容器可包括：主体，包括交替设置在所述主体中的介电层和内电极；以及外电极，设置在所述主体上并分别连接到所述内电极，其中，所述内电极包括第一内电极和具有比所述第一内电极的厚度小的厚度的第二内电极，并且所述第二内电极包括Ni颗粒、分布在所述Ni颗粒中的陶瓷、围绕所述Ni颗粒的第一涂层以及围绕所述陶瓷的第二涂层。
所述第一涂层和所述第二涂层中的每者可包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
根据本公开的另一方面，一种多层电容器可包括：主体，包括第一介电层以及通过所述第一介电层彼此间隔开的第一内电极和第二内电极；以及第一外电极和第二外电极，设置在所述主体上并且分别连接到所述第一内电极和所述第二内电极。所述第二内电极的厚度可小于所述第一内电极的厚度。所述第一内电极可利用具有比用于制成所述第二内电极的第二导电膏的烧结温度低的烧结温度的第一导电膏制成。
所述第一内电极可包括与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的第一Ni合金，并且所述第二内电极可包括与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的第二Ni合金。
所述第二内电极可利用包括导电金属粉末颗粒和陶瓷粉末颗粒的导电膏制成，并且所述导电金属粉末颗粒涂覆有硫(S)或碳(C)。
所述第二内电极可包括Ni颗粒、涂覆有第二涂层并分布在所述Ni颗粒中的陶瓷以及围绕所述Ni颗粒的第一涂层。
所述第一涂层和所述第二涂层中的每者可包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
所述主体还可包括第二介电层以及通过所述第二介电层彼此间隔开的第三内电极和第四内电极，所述第一外电极和所述第二外电极可分别连接到所述第三内电极和所述第四内电极，所述第四内电极的厚度可小于所述第三内电极的厚度，并且所述第三内电极可利用所述第一导电膏制成，且所述第四内电极可利用所述第二导电膏制成。
所述主体还可包括第二介电层以及通过所述第二介电层彼此间隔开的第三内电极和第四内电极，所述第一外电极和所述第二外电极可分别连接到所述第三内电极和所述第四内电极，所述第三内电极的厚度可小于所述第四内电极的厚度，并且所述第三内电极可利用所述第二导电膏制成，且所述第四内电极可利用所述第一导电膏制成。
附图说明
通过下面结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据本公开中的示例性实施例的多层电容器的示意性透视图；
图2A是沿图1的线I-I'截取的截面图；
图2B是根据本公开中的示例性实施例的多层电容器的电容形成区域的一部分的截面图；
图3是图2A的部分'A'的放大图；
图4A至图4C是作为对比示例的依次示出烧结根据现有技术的通常的多层电容器的工艺的示图；
图5A至图5C是作为发明示例的依次示出烧结根据本公开中的示例性实施例的多层电容器的工艺的示图；
图6是根据本公开中的另一示例性实施例的多层电容器的沿线I-I'截取的截面图；以及
图7是图6的部分'B'的放大图。
具体实施方式
在下文中，现在将参照附图详细描述本公开的示例性实施例。
在附图中，X方向是指第一方向或长度方向，Y方向是指第二方向或宽度方向，Z方向是指第三方向或厚度方向。
多层电容器
图1是示出根据本公开中的示例性实施例的多层电容器的示意性透视图。图2A是沿图1的线I-I'截取的截面图。图2B是根据本公开的示例性实施例的多层电容器的电容形成区域的一部分的截面图。图3是图2A的部分'A'的放大图。
参照图1至图3，根据本公开中的示例性实施例的多层电容器100可包括：主体110，包括交替地设置在主体110中的介电层111以及内电极121和122；以及外电极131和132，设置在主体110上并分别连接到内电极121和122。内电极可包括第一内电极121和第二内电极122，并且第一内电极121中包括的陶瓷的面积分数可大于第二内电极122中包括的陶瓷的面积分数。
主体110可包括交替地堆叠在主体110中的介电层111以及内电极121和122。
主体110的形状没有具体限制，但可以是六面体形状或类似于六面体形状的形状，如图1中所示。尽管由于在烧结工艺中在主体110中包括的陶瓷粉末颗粒的收缩，主体110不具有呈完美直线的六面体形状，但是主体110可具有大体上六面体形状。
主体110可具有：第一表面1和第二表面2，在厚度方向(Z方向)上彼此相对；第三表面3和第四表面4，连接到第一表面1和第二表面2并且在长度方向(X方向)上彼此相对；以及第五表面5和第六表面6，连接到第一表面1和第二表面2、连接到第三表面3和第四表面4，并且在宽度方向(Y方向)上彼此相对。
形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(SEM)的情况下，相邻的介电层111之间的边界不容易明显。
介电层111的原材料没有具体限制，只要可获得足够的电容即可。例如，介电层111的原材料可以是钛酸钡(BaTiO3)粉末颗粒。根据本公开的目的，介电层111的材料可通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到粉末颗粒(诸如钛酸钡(BaTiO3)粉末颗粒等)中来制备。
主体110可包括分别形成在主体110的上部和下部的覆盖层112和113。覆盖层112和113可通过堆叠其上没有形成内电极的介电层来形成。覆盖层112和113可用于保持多层电容器100抵抗外部冲击的可靠性。
内电极121和122可包括第一内电极121和第二内电极122，第一内电极121包括陶瓷121a和导电金属121b，第二内电极122包括陶瓷122a和导电金属122b，并且第一内电极121中包括的陶瓷121a的面积分数大于第二内电极122中包括的陶瓷122a的面积分数。这可以按低厚度形成第二内电极122和介电层111，并且将在下面详细描述。
作为根据现有技术的用于减薄介电层和内电极的通常方法，存在按低厚度铸造陶瓷片并且按低厚度印刷然后烧结用于形成内电极的导电膏的方法。然而，在这样的方法中，在烧结工艺中在所有方向上产生收缩或者在所有方向上收缩大体上相同，使得可能发生电极断裂现象，并且由于具有低厚度的陶瓷片的缺陷而导致可能增加短路缺陷率。
另一方面，在本公开中，可通过控制烧结工艺中的收缩行为而不是简单地按减小的厚度印刷导电膏并且使陶瓷片减薄来实现介电层和内电极的薄度。
在烧结工艺中，通常地，在现有技术中，在X方向、Y方向和Z方向中的所有方向上产生15％至25％的收缩。在本公开中，通过使用约束烧结技术，相比于X方向(长度方向)上的收缩和Y方向(宽度方向)上的收缩，Z方向(厚度方向)上的收缩被控制为占主导地位，使得可实现介电层和内电极的薄度。约束烧结技术是指通过在使烧结工艺中不收缩或不太可能收缩的板在竖直方向上与烧结对象接触的状态下对烧结对象进行烧结，使烧结工艺中的烧结对象的收缩主要在竖直方向上产生的技术。
在本公开中，用于形成第一内电极121的导电膏的烧结温度和用于形成第二内电极122的导电膏的烧结温度可被控制为彼此不同。例如，用于形成第一内电极121的导电膏的烧结温度可低于用于形成第二内电极122的导电膏的烧结温度。因此，第一内电极121可在低温下被烧结以变得在物理上硬化，并且当在比第一内电极121被烧结的温度高的温度下被烧结的第二内电极122和介电层111被烧结并收缩时，第一内电极121可能引起第二内电极122和介电层111的收缩在厚度方向上被加速。因此，由于通过对第一内电极121进行烧结而引起的第二内电极122和介电层111在厚度方向上的加速收缩，第二内电极122和介电层111可按减小的厚度形成。
烧结温度可对束缚在内电极中的陶瓷的面积％具有影响。当导电膏的烧结温度低时，在陶瓷排出到内电极的外部之前完成导电膏中包括的陶瓷的烧结，使得束缚在内电极中的陶瓷的面积分数增加，当导电膏的烧结温度高时，导电膏中包括的陶瓷中的大部分排出到内电极的外部，使得束缚在内电极中的陶瓷的面积分数减小。
第一内电极121中包括的陶瓷121a的面积分数可以是第一内电极121的1面积％至5面积％，并且第二内电极122中包括的陶瓷122a的面积分数可以是第二内电极122的0.5面积％或更小。
可通过观察主体110的在长度-厚度(X-Z)方向上的截面来测量第一内电极121和第二内电极122中包括的陶瓷的面积分数。例如，第一内电极121和第二内电极122中的陶瓷的面积分数可以是通过在主体110的在宽度方向(Y方向)上的中心处在主体110的在长度-厚度(X-Z)方向上的截面上测量第一内电极的整个区域中的所有陶瓷占据的面积以及第二内电极的整个区域中的所有陶瓷占据的面积而获得的值。为了精确比较的目的，第一内电极121和第二内电极122中的陶瓷的面积分数可在同一截面上进行观察，并且可以是在主体110的在长度-厚度(X-Z)方向上的截面上在内电极被按2μm的长度单位划分之后观察和测量的平均值。
当在第一内电极121中包括的陶瓷121a的面积分数小于1面积％时，意为第一内电极121和第二内电极122之间的烧结温度差不足够大，因此，第一内电极和第二内电极可能在相似的温度下被烧结，使得约束烧结可能没有充分地进行。
另一方面，当第一内电极121中包括的陶瓷121a的面积分数超过5面积％时，第一内电极中的非电极区域可能增加，使得可能难以确保电容。另外，第一内电极121的厚度会增加为将减小第二内电极122的厚度的效果抵消，使得可能难以实现多层电容器的小型化。
因此，第一内电极中包括的陶瓷的面积分数可优选为1面积％至5面积％，更优选为1.5面积％至4面积％。
同时，当第二内电极122中包括的陶瓷122a的面积分数超过0.5面积％时，意为第一内电极121和第二内电极122之间的烧结温度差不足够大，因此，第一内电极和第二内电极可能在相似的温度下被烧结，使得约束烧结可能不充分地进行。
在这种情况下，在对第一内电极121和第二内电极122进行烧结之后，第一内电极121的厚度t1可大于第二内电极122的厚度t2。原因在于，如上所述，第二内电极122因首先被烧结而变硬的第一内电极121而受到约束烧结效应。
另外，1.05≤t1/t2≤1.6，其中，t1是第一内电极121的厚度，t2是第二内电极122的厚度。
当t1/t2小于1.05时，第二内电极122的减薄效果可能不足。另一方面，当t1/t2超过1.6时，第一内电极的厚度t1过大，使得可能难以实现多层电容器的小型化，并且第二内电极的厚度t2可能过小，使得电极连接性可能降低，因此电容可能减小。
此外，第一内电极121的厚度t1可以是0.2μm至1.0μm，第二内电极122的厚度t2可以是0.14μm至0.95μm。尽管厚度t1的范围和厚度t2的范围彼此部分地重叠，但是一旦确定了厚度t1和厚度t2中的一个，就可考虑厚度t1和厚度t2之间的上述关系来确定厚度t1和厚度t2中的另一个。第二内电极122可按比第一内电极121的厚度低的厚度形成，使得可实现整个多层电容器的小型化。
此外，在对第一内电极121和第二内电极122进行烧结之后，介电层的厚度td可以是0.14μm至0.95μm。介电层111可通过与第二内电极122的约束烧结的原理相同的原理按低厚度形成。介电层111可按低厚度形成，使得可实现整个多层电容器的小型化。另外，由于介电层的形成膜在烧结工艺之前保持大的厚度并且在烧结工艺中被引起在厚度方向上收缩，所以可在减少由于形成膜的低厚度而可能发生的形成膜中的缺陷和形成膜的堆叠缺陷的同时，使介电层减薄。当介电层的厚度td超过0.95μm时，介电层的减薄效果可能降低，并且当介电层的厚度td小于0.14μm时，耐压特性和可靠性可能降低。
为了如上所述通过对第二内电极122和介电层111进行约束烧结来减小第二内电极122和介电层111的厚度，第一内电极121可利用具有烧结温度比用于形成第二内电极122的导电膏的烧结温度低的导电膏形成。
在这种情况下，第一内电极121和第二内电极122可利用包括导电金属粉末颗粒和陶瓷材料的导电膏形成，并且用于形成第一内电极121的导电膏中包括的导电金属粉末颗粒的平均颗粒尺寸可小于用于形成第二内电极122的导电膏中包括的导电金属粉末颗粒的平均颗粒尺寸。
此外，第一内电极121可利用包括导电金属粉末颗粒和陶瓷材料的导电膏形成，并且导电金属粉末颗粒的平均颗粒尺寸可以是100nm或更小。通常，可使用具有100nm至200nm的尺寸的Ni粉末颗粒作为所使用的导电粉末颗粒以按低厚度形成内电极，并且导电金属粉末颗粒的平均颗粒尺寸越小，导电金属粉末颗粒的烧结温度越低。因此，为了使第一内电极121的烧结温度低于第二内电极122的烧结温度，用于第一内电极121的导电金属粉末颗粒的平均颗粒尺寸可以是100nm或更小，而用于第二内电极122的导电金属粉末颗粒的平均颗粒尺寸可大于100nm并且小于200nm。
此外，第一内电极121可包括与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的Ni合金。原因在于，与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的Ni合金可降低第一内电极121的烧结温度以使第一内电极的早期收缩成为可能。
同时，第二内电极122可包括与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的Ni合金。与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的Ni合金可用于提高第二内电极122的烧结温度以使第二内电极122的收缩延迟。也就是说，第一内电极121中包括的Ni合金和第二内电极122中包括的Ni合金可彼此不同。
此外，第二内电极122可利用包括导电金属粉末颗粒和陶瓷材料的导电膏形成，并且导电金属粉末颗粒可涂覆有硫(S)或碳(C)。原因在于，涂覆有硫(S)或碳(C)的导电金属粉末颗粒可提高第二内电极的烧结温度以使第二内电极的收缩延迟。
此外，第二内电极122可包括Ni颗粒、分布在Ni颗粒中的陶瓷、围绕Ni颗粒的第一涂层以及围绕陶瓷的第二涂层。
围绕Ni颗粒的第一涂层可抑制Ni颗粒向外部生长，第二涂层形成所围绕的陶瓷可抑制Ni颗粒的移动以抑制内电极结块现象和内电极断裂现象，从而使第二内电极按低厚度形成。
此外，围绕Ni颗粒的第一涂层可提高第二内电极的烧结温度以使第二内电极的收缩延迟，从而通过早期收缩的第一内电极来使第二内电极受到约束烧结效应以按低厚度形成。
在这种情况下，第一涂层和第二涂层中的每者可包括具有比Ni的熔点低的熔点、几乎不在Ni中固溶并且与Ni具有良好的润湿性的金属。可将这样的金属添加到用于形成内电极的导电膏，以在烧结工艺中均匀地涂覆Ni颗粒的表面并均匀地涂覆陶瓷的表面。
具有比Ni的熔点低的熔点、几乎不在Ni中固溶并且与Ni具有良好的润湿性的金属的示例可包括Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te。
因此，第一涂层和第二涂层中的每者可包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
此外，通过将上述降低第一内电极的烧结温度的方法和提高第二内电极的烧结温度的方法彼此结合，可以按更小的厚度形成第二内电极122和介电层111。
同时，第一内电极121的数量可以是两个或更多个，第二内电极122可设置在两个或更多个第一内电极121之间。这是为了通过第一内电极来获得第二内电极的约束烧结效应，并且可存在至少两个第一内电极，使得第二内电极设置在第一内电极之间。下面将参照图2B描述这样的构造。
图2B是根据本公开中的示例性实施例的多层电容器的电容形成区域的一部分的截面图。参照图2B，可以按此顺序依次设置第一内电极121、第二内电极122、第二内电极122、第二内电极122、第二内电极122和第一内电极121，并且相应介电层插设在其之间。例如，通过利用连续自然数n+1至n+6(其中，n是自然数)对在厚度方向上按上述顺序依次堆叠的内电极进行编号，依次堆叠的内电极之中的奇数内电极可连接到外电极131和132中的一个并且具有相同的极性，并且依次堆叠的内电极之中的偶数内电极可连接到外电极131和132中的另一个并且具有相同的、但是与奇数内电极的极性不同的极性。换句话说，根据堆叠的第一内电极121和第二内电极122的顺序，具有相同极性的内电极可具有相同的厚度或不同的厚度。
作为另一示例，可以按此顺序依次设置第二内电极、第二内电极、第一内电极、第二内电极、第二内电极、第二内电极、第一内电极、第二内电极、第一内电极和第二内电极，并且相应介电层插设在其之间。
类似于图2B中所示的示例，通过利用连续自然数对在厚度方向上按上述顺序依次堆叠的内电极进行编号，依次堆叠的内电极之中的奇数内电极可连接到外电极中的一个并且具有相同的极性，并且依次堆叠的内电极之中的偶数内电极可连接到外电极中的另一个并且具有相同的、但是与奇数内电极的极性不同的极性。换句话说，根据堆叠的第一内电极和第二内电极的顺序，具有相同极性的内电极可具有相同的厚度或不同的厚度。在这种情况下，多个第一内电极121的极性可彼此不同，并且多个第二内电极122的极性可彼此不同。
此外，参照图2A，第一内电极121和第二内电极122可交替地设置，并且相应介电层111插设在其之间，并且可分别通过主体的两个端表面交替地暴露。也就是说，第一内电极121和第二内电极122可设置成分别通过第三表面3和第四表面4交替地暴露，并且相应介电层111插设在其之间。因此，可简化制造工艺，并且还可改善约束烧结效应。
在这种情况下，多个第一内电极121的极性可彼此相同，并且多个第二内电极122的极性可彼此相同。
外电极131和132可设置在主体110上，并且可分别连接到内电极121和122。如以图2A中所示的形式，外电极可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体的第三表面3和第四表面4上，以分别连接到第一内电极121和第二内电极122。在本示例性实施例中描述了多层电容器100包括两个外电极131和132的结构，但是外电极131和132的数量、形状等可根据内电极121和122的形状或其他目的而改变。
同时，外电极131和132可利用诸如金属等的具有导电性的任意材料形成，可考虑电特性、结构稳定性等来确定外电极131和132中的每者的某些材料，外电极131和132可具有多层结构。
例如，外电极131可包括设置在主体110上的电极层131a、形成在电极层131a上的第一镀层131b以及形成在第一镀层131b上的第二镀层131c，外电极132可包括设置在主体110上的电极层132a、形成在电极层132a上的第一镀层132b以及形成在第一镀层132b上的第二镀层132c。
作为更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧结电极。导电金属可以是铜(Cu)。可选地，电极层131a和132a可以是包括多个金属颗粒和导电树脂的树脂基电极。
第一镀层131b和132b可以是Ni镀层，第二镀层131c和132c可以是Sn镀层，但是第一镀层131b和132b以及第二镀层131c和132c不限于此。
图4A至图4C是作为对比示例的依次示出烧结根据现有技术的通常的多层电容器的工艺的示图。图5A至图5C是作为发明示例的依次示出烧结根据本公开中的示例性实施例的多层电容器的工艺的示图。
图4A和图5A示出了其上印刷有内电极的陶瓷片堆叠的状态，图4B和图5B示出了内电极被烧结的状态，图4C和图5C示出了内电极烧结完成的状态。
在使用相同的导电膏在陶瓷片311上印刷内电极321和322、然后如图4A至图4C所示堆叠陶瓷片311的情况下，当在升高温度时对内电极执行烧结时，可同时烧结第一内电极321'和第二内电极322'，使得第一内电极321'和第二内电极322'以及介电层311'中的收缩可在所有方向上产生。因此，在完成烧结之后，如果第一内电极321和第二内电极322的初始厚度大体上相同，则第一内电极321”的厚度t11和第二内电极322”的厚度t21可大体上彼此相同。在本公开中，厚度“大体上相同”意为厚度精确地相同，或者意为由例如制造或测量误差/余量引起的厚度之间的差异在对于本领域普通技术人员而言可接受的公差内。
另一方面，在如图5A至图5C所示的使用具有比用于形成第二内电极422的导电膏的烧结温度低的烧结温度的导电膏形成第一内电极421的情况下，当在升高温度时对内电极执行烧结时，可首先烧结第一内电极421'以变硬，并且当在高温下烧结的第二内电极422'和介电层411'烧结和收缩时，可引起第二内电极422'和介电层411'的收缩在厚度方向上加速。因此，如果第一内电极421和第二内电极422的初始厚度大体上相同，则第二内电极的厚度t22可小于第一内电极的厚度t12。
此外，可确认的是，第一内电极421”中包括的陶瓷的面积分数大于在第二内电极422”中包括的陶瓷的面积分数。
此外，可确认的是，当第二内电极322和422的初始厚度相同并且介电层311和411的初始厚度大体上相同时，图5C中的第二内电极422”的厚度t22和介电层411”的厚度td2分别小于图4C中的第二内电极322”的厚度t21和介电层311”的厚度td1。
使用包括具有150nm的平均颗粒尺寸的Ni粉末颗粒以及基于Ni粉末颗粒的含量、其含量为10wt％的陶瓷粉末颗粒的导电膏作为图4A至图5C的内电极321、322和422中的导电膏，使用包括具有80nm的平均颗粒尺寸的Ni粉末颗粒以及基于Ni粉末颗粒的含量、其含量为10wt％的陶瓷粉末颗粒的导电膏作为图5A至图5C的内电极421中的导电膏，其他条件彼此相同。
作为根据图4A至图5C制造的多层电容器的尺寸的测量结果，根据图4A至图4C制造的多层电容器的尺寸为：长度为541μm、宽度为318μm、厚度为306μm，并且根据图5A至图5C制造的多层电容器的尺寸为：长度为570μm、宽度为337μm、厚度为270μm。因此，可确认的是，在本公开的示例性实施例中的在厚度方向上的收缩行为比现有技术中的在厚度方向上的收缩行为大10％或更多。
测量根据图4A至图4C制造的多层电容器(比较示例)和根据图5A至图5C制造的多层电容器(发明示例)的长度、宽度和厚度、这些多层电容器的第一内电极和第二内电极的厚度、第一内电极和第二内电极中包括的陶瓷的面积分数以及这些多层电容器的介电层的厚度，并且在表1中表示。
[表1]
在下文中，将详细描述根据本公开的另一示例性实施例的多层电容器200。然而，省略了与根据本公开的示例性实施例的多层电容器的内容重复的内容的描述。
图6是根据本公开的另一示例性实施例的多层电容器200的沿线I-I'(与图1的线I-I'相同)截取的截面图。图7是图6的部分'B'的放大图。
将参照图6和图7描述根据另一示例性实施例的多层电容器200。根据本公开的示例性实施例的多层电容器200可包括：主体210，包括交替地设置在主体210中的介电层211以及内电极221和222；以及外电极231和232，分别设置在主体210上并分别连接到内电极221和222。第一内电极221中包括的陶瓷221a的面积分数可大于第二内电极222中包括的陶瓷的面积分数。221a、221b、211的描述以及其之间的关系可参照121a、121b、111的描述以及其之间的关系，因此将省略221a、221b、211的描述以及其之间的关系以避免冗余。第二内电极222可包括Ni颗粒222a、涂覆有围绕其的第二涂层222c并且分布在Ni颗粒中的陶瓷222b以及围绕Ni颗粒的第一涂层222d。
围绕Ni颗粒的第一涂层222d可抑制Ni颗粒222a向外部生长，并且第二涂层222c形成所围绕的陶瓷222b可抑制Ni颗粒的移动以抑制内电极结块现象和内电极断裂现象，从而使第二内电极222按低厚度形成。
此外，围绕Ni颗粒的第一涂层222d可提高第二内电极的烧结温度以使第二内电极的收缩延迟，从而通过早期收缩的第一内电极来使第二内电极受到约束烧结效应以按低厚度形成。
Ni颗粒222a可以是通过规则排列Ni原子形成的多面体。
由于陶瓷222b与Ni具有差的润湿性，因此陶瓷222b可用于抑制Ni颗粒的移动以抑制内电极结块现象。陶瓷222b可通过烧结添加到用于形成内电极的导电膏中的陶瓷材料、然后将陶瓷材料束缚在内电极中来形成。
陶瓷222b的种类没有具体限制，只要陶瓷222b与Ni具有差的润湿性即可。例如，陶瓷222b可包括从由BaTiO3、CaTiO3、SrTiO3、BaZrO3和CaZrO3组成的组中选择的一种或更多种材料。
第一涂层222d可围绕Ni颗粒222a。也就是说，第一涂层可存在于Ni的颗粒边界上。第一涂层222d可用于抑制Ni颗粒222a向外部生长，以抑制内电极断裂现象并抑制内电极结块现象。
第二涂层222c可围绕存在于Ni颗粒中的陶瓷222b的外部。
第二涂层222c可用于抑制由于存在于Ni颗粒中的陶瓷222b之间的接触而引起的陶瓷222b的尺寸增加。
在这种情况下，第一涂层和第二涂层中的每者可包括具有比Ni的熔点低的熔点、几乎不在Ni中固溶并且与Ni具有良好的润湿性的金属。可将这样的金属添加到用于形成内电极的导电膏，以在烧结工艺中均匀地涂覆Ni颗粒的表面并均匀地涂覆陶瓷的表面。
具有比Ni的熔点低的熔点、几乎不在Ni中固溶并且与Ni具有良好的润湿性的金属的示例可包括Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te。
因此，第一涂层和第二涂层中的每者可包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
此外，通过将在根据本公开的示例性实施例的多层电容器中描述的降低第一内电极的烧结温度的方法和提高第二内电极的烧结温度的方法彼此结合，可以按更小的厚度形成第二内电极222和介电层。
多层电容器200还可包括外电极231和232。外电极231可包括设置在主体210上的电极层231a、形成在电极层231a上的第一镀层231b和形成在第一镀层231b上的第二镀层231c，外电极232可包括设置在主体210上的电极层232a、形成在电极层232a上的第一镀层232b和形成在第一镀层232b上的第二镀层232c。由附图标记231、231a、231b、231c、232、232a、232b和232c表示的元件的其他描述可参照由附图标记131、131a、131b、131c、132、132a、132b和132c表示的元件的那些描述，并且将被省略以避免冗余。
如上所述，根据本公开中的示例性实施例，可提供通过控制烧结工艺中的收缩行为而使内电极和介电层具有低厚度的多层电容器。因此，可实现多层电容器的小型化和电容增大。
尽管上面已经示出和描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离如由所附权利要求限定的本发明的范围的情况下进行修改和改变。

Claims (25)

1.一种多层电容器，所述多层电容器包括：
主体，包括交替设置在所述主体中的介电层和内电极；以及
外电极，设置在所述主体上并分别连接到所述内电极，
其中，所述内电极包括第一内电极和第二内电极，所述第二内电极的厚度小于所述第一内电极的厚度，并且
所述第一内电极中包括的陶瓷相对于所述第一内电极的面积分数大于所述第二内电极中包括的陶瓷相对于所述第二内电极的面积分数。
2.根据权利要求1所述的多层电容器，其中，在所述多层电容器的截面中，所述第一内电极中包括的所述陶瓷的面积分数为所述第一内电极的1面积％至5面积％，并且所述第二内电极中包括的所述陶瓷的面积分数为所述第二内电极的0.5面积％或更小。
3.根据权利要求1所述的多层电容器，其中，1.05≤t1/t2≤1.6，其中，t1是所述第一内电极的厚度，t2为所述第二内电极的厚度。
4.根据权利要求1所述的多层电容器，其中，所述第一内电极的厚度为0.2μm至1.0μm，并且所述第二内电极的厚度为0.14μm至0.95μm。
5.根据权利要求1所述的多层电容器，其中，所述介电层的厚度为0.14μm至0.95μm。
6.根据权利要求1所述的多层电容器，其中，所述第一内电极利用具有比用于制成所述第二内电极的导电膏的烧结温度低的烧结温度的导电膏制成。
7.根据权利要求1所述的多层电容器，其中，所述第一内电极和所述第二内电极利用包括导电金属粉末颗粒和陶瓷粉末颗粒的导电膏制成，并且
用于制成所述第一内电极的所述导电膏中包括的所述导电金属粉末颗粒的平均颗粒尺寸小于用于制成所述第二内电极的所述导电膏中包括的所述导电金属粉末颗粒的平均颗粒尺寸。
8.根据权利要求1所述的多层电容器，其中，所述第一内电极利用包括导电金属粉末颗粒和陶瓷材料的导电膏制成，并且所述导电金属粉末颗粒的平均颗粒尺寸为100nm或更小。
9.根据权利要求1所述的多层电容器，其中，所述第一内电极包括与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的Ni合金。
10.根据权利要求1所述的多层电容器，其中，所述第二内电极包括与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的Ni合金。
11.根据权利要求1所述的多层电容器，其中，所述第一内电极包括与所述第二内电极中包括的Ni合金不同的Ni合金。
12.根据权利要求1所述的多层电容器，其中，所述第二内电极利用包括导电金属粉末颗粒和陶瓷粉末颗粒的导电膏制成，并且所述导电金属粉末颗粒涂覆有S或C。
13.根据权利要求1所述的多层电容器，其中，所述第二内电极包括Ni颗粒、分布在所述Ni颗粒中的陶瓷、围绕所述Ni颗粒的第一涂层以及围绕所述陶瓷的第二涂层。
14.根据权利要求13所述的多层电容器，其中，所述第一涂层和所述第二涂层中的每者包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
15.根据权利要求1所述的多层电容器，其中，所述第一内电极的数量为两个或更多个，并且
所述第二内电极设置在所述两个或更多个第一内电极之间。
16.根据权利要求1所述的多层电容器，其中，所述第一内电极和所述第二内电极交替地设置，且相应的介电层插设在所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极分别通过所述主体的两个端表面交替地暴露。
17.一种多层电容器，所述多层电容器包括：
主体，包括交替设置在所述主体中的介电层和内电极；以及
外电极，设置在所述主体上并分别连接到所述内电极，
其中，所述内电极包括第一内电极和具有比所述第一内电极的厚度小的厚度的第二内电极，并且
所述第二内电极包括Ni颗粒、分布在所述Ni颗粒中的陶瓷、围绕所述Ni颗粒的第一涂层以及围绕所述陶瓷的第二涂层。
18.根据权利要求17所述的多层电容器，其中，所述第一涂层和所述第二涂层中的每者包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
19.一种多层电容器，所述多层电容器包括：
主体，包括第一介电层以及通过所述第一介电层彼此间隔开的第一内电极和第二内电极；以及
第一外电极和第二外电极，设置在所述主体上并且分别连接到所述第一内电极和所述第二内电极，
其中，所述第二内电极的厚度小于所述第一内电极的厚度，并且
所述第一内电极利用具有比用于制成所述第二内电极的第二导电膏的烧结温度低的烧结温度的第一导电膏制成。
20.根据权利要求19所述的多层电容器，其中，所述第一内电极包括与从由Cu、Si和Al组成的组中选择的一种或更多种材料合金化的第一Ni合金，并且
所述第二内电极包括与从由W、Cr和Co组成的组中选择的一种或更多种材料合金化的第二Ni合金。
21.根据权利要求19所述的多层电容器，其中，所述第二内电极利用包括导电金属粉末颗粒和陶瓷粉末颗粒的导电膏制成，并且所述导电金属粉末颗粒涂覆有S或C。
22.根据权利要求19所述的多层电容器，其中，所述第二内电极包括Ni颗粒、涂覆有第二涂层并分布在所述Ni颗粒中的陶瓷以及围绕所述Ni颗粒的第一涂层。
23.根据权利要求22所述的多层电容器，其中，所述第一涂层和所述第二涂层中的每者包括从由Ag、Au、Zn、Sn、In、Al、Bi、Sb、Ge和Te组成的组中选择的一种或更多种材料。
24.根据权利要求19所述的多层电容器，其中，所述主体还包括第二介电层以及通过所述第二介电层彼此间隔开的第三内电极和第四内电极，
所述第一外电极和所述第二外电极分别连接到所述第三内电极和所述第四内电极，
所述第四内电极的厚度小于所述第三内电极的厚度，并且
所述第三内电极利用所述第一导电膏制成，且所述第四内电极利用所述第二导电膏制成。
25.根据权利要求19所述的多层电容器，其中，所述主体还包括第二介电层以及通过所述第二介电层彼此间隔开的第三内电极和第四内电极，
所述第一外电极和所述第二外电极分别连接到所述第三内电极和所述第四内电极，
所述第三内电极的厚度小于所述第四内电极的厚度，并且
所述第三内电极利用所述第二导电膏制成，且所述第四内电极利用所述第一导电膏制成。
CN201811337638.9A 2018-03-29 2018-11-12 多层电容器 Active CN110323065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180036431A KR102439906B1 (ko) 2018-03-29 2018-03-29 적층형 커패시터
KR10-2018-0036431 2018-03-29

Publications (2)

Publication Number Publication Date
CN110323065A true CN110323065A (zh) 2019-10-11
CN110323065B CN110323065B (zh) 2022-08-16

Family

ID=68057294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811337638.9A Active CN110323065B (zh) 2018-03-29 2018-11-12 多层电容器

Country Status (4)

Country Link
US (1) US10892093B2 (zh)
JP (1) JP7176812B2 (zh)
KR (1) KR102439906B1 (zh)
CN (1) CN110323065B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7290431B2 (ja) * 2019-02-27 2023-06-13 京セラ株式会社 積層セラミック電子部品
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
US20220122771A1 (en) * 2020-10-19 2022-04-21 Imagine Tf, Llc Layered capacitor with two different types of electrode material
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
US20220277897A1 (en) * 2021-03-01 2022-09-01 Taiyo Yuden Co., Ltd. Ceramic electronic device, powder material, paste material, and manufacturing method of ceramic electronic device
KR20230003865A (ko) * 2021-06-30 2023-01-06 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법
WO2024070416A1 (ja) * 2022-09-26 2024-04-04 太陽誘電株式会社 セラミック電子部品、およびセラミック電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021679A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 積層セラミックコンデンサ
JP2002198250A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
CN102903519A (zh) * 2011-07-28 2013-01-30 三星电机株式会社 多层陶瓷电子组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298228A (ja) * 1995-04-25 1996-11-12 Taiyo Yuden Co Ltd 積層コンデンサ
JPH08298227A (ja) * 1995-04-25 1996-11-12 Taiyo Yuden Co Ltd 積層コンデンサ
US6316100B1 (en) * 1997-02-24 2001-11-13 Superior Micropowders Llc Nickel powders, methods for producing powders and devices fabricated from same
US6776861B2 (en) 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
JP4427966B2 (ja) 2003-05-14 2010-03-10 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2006324637A (ja) * 2005-04-21 2006-11-30 Tdk Corp 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
JP5892252B2 (ja) * 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021679A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 積層セラミックコンデンサ
JP2002198250A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
CN102903519A (zh) * 2011-07-28 2013-01-30 三星电机株式会社 多层陶瓷电子组件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郝晓光: "多层陶瓷电容器用镍内电极浆料的现状与展望", 《电子元件与材料》 *

Also Published As

Publication number Publication date
US10892093B2 (en) 2021-01-12
KR20190114165A (ko) 2019-10-10
US20190304696A1 (en) 2019-10-03
JP2019176120A (ja) 2019-10-10
JP7176812B2 (ja) 2022-11-22
CN110323065B (zh) 2022-08-16
KR102439906B1 (ko) 2022-09-05

Similar Documents

Publication Publication Date Title
CN110323065A (zh) 多层电容器
CN110838409B (zh) 多层陶瓷电子组件
US8780523B2 (en) Multilayer ceramic electronic component
US9343232B2 (en) Conductive paste composition for external electrode and multilayer ceramic electronic component including the same
KR102538903B1 (ko) 내부 전극용 도전성 분말 및 커패시터 부품
CN110323064B (zh) 多层电容器
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
US10879006B2 (en) Multilayer ceramic electronic component
CN112530703B (zh) 多层陶瓷电子组件
CN103632742A (zh) 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法
US11657966B2 (en) Multilayer electronic component
CN111834125B (zh) 多层陶瓷电子组件
CN114551099A (zh) 多层电子组件和片式组件
US11017944B2 (en) Multilayer ceramic electronic component
CN109427486A (zh) 电容器组件
KR102351184B1 (ko) 커패시터 부품
US11791095B2 (en) Multilayer electronic component
US20240222020A1 (en) Multilayer electronic component
KR102355658B1 (ko) 적층 세라믹 전자부품
JP2023160719A (ja) 導電性ペースト及び積層型電子部品
JP2024086525A (ja) 積層型電子部品
KR20230100104A (ko) 적층 세라믹 전자부품
CN114823136A (zh) 陶瓷电子组件
CN114628153A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant