CN110310993A - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN110310993A
CN110310993A CN201910216931.8A CN201910216931A CN110310993A CN 110310993 A CN110310993 A CN 110310993A CN 201910216931 A CN201910216931 A CN 201910216931A CN 110310993 A CN110310993 A CN 110310993A
Authority
CN
China
Prior art keywords
source
oxygen
drain region
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910216931.8A
Other languages
English (en)
Other versions
CN110310993B (zh
Inventor
赵珉熙
金俊秀
李�浩
金灿景
金会承
闵在泓
朴相郁
宋宇彬
李相遇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180071521A external-priority patent/KR102494122B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110310993A publication Critical patent/CN110310993A/zh
Application granted granted Critical
Publication of CN110310993B publication Critical patent/CN110310993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。

Description

半导体装置及其形成方法
本申请要求于2018年3月21日在韩国知识产权局提交的第10-2018-0032874号韩国专利申请、2018年6月21日在韩国知识产权局提交的第10-2018-0071521号韩国专利申请以及2018年11月9日在美国专利商标局提交的第16/185,892号美国专利申请的优先权，上述专利申请的全部内容通过引用包含于此。
技术领域
发明构思涉及一种半导体装置，更具体地，涉及一种包括数据存储元件的半导体装置。
背景技术
半导体装置因其小尺寸、多功能性和/或低制造成本而在电子工业中具有重要角色。半导体装置中的数据存储装置可以存储逻辑数据。数据存储装置随着电子工业的发展而具有增大的集成度。因此，组成数据存储装置的组件的线宽度持续减小。
此外，随着数据存储装置的高集成度，已经对高可靠性提出了要求。然而，高集成度会降低数据存储装置的可靠性。因此，已经进行各种研究来提高数据存储装置的可靠性。
发明内容
发明构思的一些实施例提供了具有改善的电特性的半导体装置。依照这些实施例，一种半导体装置可以包括半导体基底和位于半导体基底中的有源区域，其中，有源区域包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以在氧化物半导体材料中具有氧的第一原子浓度。第二源/漏区可以位于有源区域中并与第一源/漏区分隔开，沟道区域可以位于第一源/漏区与第二源/漏区之间的有源区域中，其中，沟道区域可以具有比氧的第一原子浓度低的氧化物半导体材料中的氧的第二原子浓度。栅电极可以位于沟道区域上并且在第一源/漏区与第二源/漏区之间延伸。
在一些实施例中，一种半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有从约3.8至约4.1范围的氧的可变原子浓度的InGaZnO。第一源/漏区可以位于有源区域中，其中，第一源/漏区在InGaZnO中具有氧的第一原子浓度。第二源/漏区可以位于有源区域中并与第一源/漏区分隔开。沟道区域可以位于第一源/漏区与第二源/漏区之间的有源区域中，其中，沟道区域具有比氧的第一原子浓度低的InGaZnO中的氧的第二原子浓度。栅电极可以位于沟道区域上并在第一源/漏区与第二源/漏区之间延伸。
在一些实施例中，一种鳍式FET半导体装置可以包括半导体基底以及从半导体基底突出的有源鳍型结构，其中，有源鳍型结构可以包括具有从约3.8至约4.1范围的氧的可变原子浓度的InGaZnO。第一源/漏区可以位于有源鳍型结构中，其中，第一源/漏区可以具有InGaZnO中的氧的第一原子浓度。第二源/漏区可以位于有源鳍型结构中并与第一源/漏区分隔开。沟道区域可以位于第一源/漏区与第二源/漏区之间的有源鳍型结构中，其中，沟道区域可以具有与氧的第一原子浓度不同的InGaZnO中的氧的第二原子浓度。栅电极可以与沟道区域相对地与有源鳍交叉并在第一源/漏区与第二源/漏区之间延伸。
附图说明
图1示出了示出根据发明构思的示例性实施例的半导体装置的平面图。
图2A、图2B和图2C分别示出沿图1的线A-A'、B-B'和C-C'截取的剖视图。
图3示出了示出根据发明构思的示例性实施例的有源图案的氧浓度相对于深度的曲线图。
图4、图6、图8、图10、图12和图14示出了示出根据发明构思的示例性实施例的制造半导体装置的方法的平面图。
图5、图7A、图9A、图11A、图13A和图15A分别示出沿图4、图6、图8、图10、图12和图14的线A-A'截取的剖视图。
图7B、图9B、图11B、图13B和图15B分别示出沿图6、图8、图10、图12和图14的线B-B'截取的剖视图。
图7C、图9C、图11C、图13C和图15C分别示出沿图6、图8、图10、图12和图14的线C-C'截取的剖视图。
图16示出了示出根据发明构思的示例性实施例的有源图案的氢浓度相对于深度的曲线图。
图17A和17B分别示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线B-B'和线C-C'截取的剖视图。
图18和图19示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线A-A'截取的剖视图。
图20A、图20B和图20C分别示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线A-A'、线B-B'和线C-C'截取的剖视图。
图21示出了示出根据发明构思的示例性实施例的三维半导体存储器装置的单元阵列的简化电路图。
图22示出了示出根据发明构思的示例性实施例的三维半导体存储器装置的透视图。
图23示出了示出图22的三维半导体存储器装置的单位单元的放大透视图。
图24示出了示出根据发明构思的示例性实施例的半导体装置的平面图。
图25A、图25B和图25C分别示出沿图24的线A-A'、线B-B'和线C-C'截取的剖视图。
具体实施方式
图1示出了示出根据发明构思的示例性实施例的半导体装置的平面图。图2A、图2B和图2C分别示出沿图1的线A-A'、线B-B'和线C-C'截取的剖视图。图3示出了示出根据发明构思的示例性实施例的有源图案的氧浓度相对于深度的曲线图。
参照图1、图2A至图2C以及图3，第一半导体层110可以设置在基底100上。第一半导体层110可以包括氧化物半导体材料。氧化物半导体材料可以是例如非晶氧化物半导体(AOS)。第一半导体层110可以包括单个金属和氧，其中，单个金属包括从由In、Zn、Sn、Al、Mg、Ga、Hf、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组中选择的一种金属。第一半导体层110可以包括氧(O)与从锌(Zn)、铟(In)、镓(Ga)和锡(Sn)组成的组中选择的至少两种金属的化合物。例如，第一半导体层110可以包括氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。氧化铟镓锌(IGZO)也可以称为InGaZnO。基底100可以是包括硅、锗或硅锗的半导体基底。
第一半导体层110可以在其上设置有限定有源图案ACT的器件隔离层ST。例如，器件隔离层ST可以包括氧化硅层。有源图案ACT可以在使第一半导体层110的上部图案化时形成。有源图案ACT中的每个可以因此与第一半导体层110包括相同的非晶氧化物半导体。每个有源图案ACT可以在与基底100的顶表面平行的第三方向D3上延伸。有源图案ACT可以在第三方向D3上彼此分隔开。有源图案ACT可以是二维布置的。
每个有源图案ACT可以具有朝向与基底100的顶表面垂直的方向(即，第四方向D4)减小的宽度。每个有源图案ACT的宽度可以随着与基底100的底表面距离增大而减小。
第一沟槽TR1和第二沟槽TR2可以限定在有源图案ACT之间。器件隔离层ST可以填充有源图案ACT之间的第一沟槽TR1和第二沟槽TR2。第一沟槽TR1可以限定在沿第二方向D2彼此相邻的一对有源图案ACT之间。第二沟槽TR2可以限定在沿第三方向D3彼此相邻的一对有源图案ACT之间。
第一长度L1可以设置在沿第二方向D2彼此相邻的一对有源图案ACT之间。第二长度L2可以设置在沿第三方向D3彼此相邻的一对有源图案ACT之间。第二长度L2可以比第一长度L1大。因此，第二沟槽TR2距有源图案ACT的顶表面的深度可以比第一沟槽TR1距有源图案ACT的顶表面的深度大。例如，第二沟槽TR2可以具有比第一沟槽TR1的底面低的底面。
每个有源图案ACT可以包括第一部分LP和位于第一部分LP上的第二部分UP。例如，第一部分LP可以是有源图案ACT的下部，第二部分UP可以是有源图案ACT的上部。
第一部分LP可以具有比第二部分UP的氧浓度小的氧浓度。如图3中所示，第二部分UP可以具有位于第一水平LV1处的顶表面，第一部分LP可以具有位于第三水平LV3处的底表面，第一部分LP和第二部分UP可以在两者之间具有位于第二水平LV2处的边界。有源图案ACT可以具有从第一水平LV1朝向第三水平LV3减小的氧浓度。氧浓度可以在第二水平LV2处迅速减小。例如，当有源图案ACT包括InGaZnO时，有源图案ACT的第二部分UP的氧浓度可以为约4.1，有源图案ACT的第一部分LP的氧浓度可以为约3.8。
返回参照图1以及图2A至图2C，每个有源图案ACT可以包括第一源/漏区SD1与一对第二源/漏区SD2。例如，有源图案ACT的第二部分UP可以包括第一源/漏区SD1以及一对第二源/漏区SD2。第一源/漏区SD1可以放置在一对第二源/漏区SD2之间。
一对第三沟槽TR3可以限定在每个有源图案ACT上。每个第三沟槽TR3可以限定在第一源/漏区SD1与第二源/漏区SD2之间。第三沟槽TR3可以从有源图案ACT的顶表面朝向基底100向下延伸，同时穿透有源图案ACT的第二部分UP。第三沟槽TR3可以具有比第一沟槽TR1和第二沟槽TR2的底面高的底面。
每个有源图案ACT还可以包括一对沟道区域CH。例如，有源图案ACT的第一部分LP可以包括一对沟道区域CH。当在平面中观看时，沟道区域CH可以置于第一源/漏区SD1与第二源/漏区SD2之间。沟道区域CH可以放置在第三沟槽TR3下方。沟道区域CH可以因此定位得比第一源/漏区SD1和第二源/漏区SD2低。
栅电极GE可以设置为跨越有源图案ACT和器件隔离层ST走向。栅电极GE可以设置在第三沟槽TR3中。栅电极GE可以在第二方向D2上彼此平行地延伸。一对栅电极GE可以设置在每个有源图案ACT的一对沟道区域CH上。栅电极GE可以具有比有源图案ACT的顶表面(例如，第一源/漏区SD1的顶表面或第二源/漏区SD2的顶表面)低的顶表面。
返回参照图2C，栅电极GE可以具有与有源图案ACT的第二部分UP相邻的上部。栅电极GE可以具有与有源图案ACT的第一部分LP相邻的下部。例如，栅电极GE的下部可以与沟道区域CH相邻。
当构成有源图案ACT的非晶氧化物半导体的氧浓度增加时，晶体管的阈值电压可以增大。例如，当晶体管设置在构成具有第一氧浓度的第一非晶氧化物半导体的有源图案上时，且当晶体管具有第一阈值电压时，第一非晶氧化物半导体可以被限定为具有第一阈值电压。当晶体管设置在构成具有第二氧浓度的第二非晶氧化物半导体的有源图案上时，且当晶体管具有第二阈值电压时，第二非晶氧化物半导体可以被限定为具有第二阈值电压。当第二氧浓度比第一氧浓度大时，第二阈值电压可以比第一阈值电压大。
当非晶氧化物半导体的氧浓度增大时，非晶氧化物半导体的电阻也可以增大。相反，当非晶氧化物半导体的氧浓度减小时，晶体管的阈值电压和电阻可以减小。
根据发明构思的一些示例性实施例，有源图案ACT的第二部分UP可以具有相对高的氧浓度。当阈值电压由于氧浓度增大而提高时，可以减小电流泄漏。第二部分UP可以具有相对高的阈值电压，因此，可以防止在与栅电极GE的上部相邻的第二部分UP(其可以被称为栅极感应漏极泄漏区域)处的电流泄漏。
根据发明构思的一些示例性实施例，有源图案ACT的第一部分LP可以具有相对低的氧浓度。当阈值电压由于氧浓度的减小而降低时，电阻可以减小并且电流可以平稳地流动。第一部分LP可以具有相对低的阈值电压，因此可以在第一部分LP的沟道区域CH处发生电流提升效应。例如，在预定的栅极电压下，相对大量的电流可以流过沟道区域CH。
返回参照图2B，栅电极GE下方的沟道区域CH可以竖直突出超过栅电极GE下方的器件隔离层ST。例如，栅电极GE下方的沟道区域CH可以位于比栅电极GE下方的器件隔离层ST的顶表面的水平高的水平处。栅电极GE下方的沟道区域CH可以具有鳍形状。栅电极GE可以具有位于器件隔离层ST上的第一底表面BS1以及位于沟道区域CH上的第二底表面BS2，第一底表面BS1可以比第二底表面BS2低。
栅电极GE的至少一部分PO可以置于在第二方向D2上彼此相邻的一对沟道区域CH之间。栅电极GE的所述部分PO可以放置在填充第一沟槽TR1的器件隔离层ST上。栅电极GE可以围绕沟道区域CH的顶表面和相对的侧壁，其可以带来晶体管的改善的电特性。
返回参照图1以及图2A至图2C，栅极介电层GI可以置于栅电极GE与有源图案ACT之间。栅极盖层GP可以设置在栅电极GE上。栅极盖层GP可以覆盖栅电极GE的顶表面。栅极盖层GP可以具有与有源图案ACT的顶表面共面的顶表面。
栅电极GE可以包括导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，钛、钽、钨、铜或铝)中的一种或更多种。栅极介电层GI可以包括氧化硅层、氮化硅层、氮氧化硅层和高k介电材料中的一种或更多种。例如，高k介电材料可以包括氧化铪、氧化铪硅、氧化镧、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化钪铅锶、铌酸铅锌或它们的组合。栅极盖层GP可以包括氧化硅层、氮化硅层和氮氧化硅层中的一种或更多种。
第一层间介电层IL1可以设置在基底100上。第一层间介电层IL1可以包括暴露有源图案ACT的第一源/漏区SD1的第一接触孔CNH1。
第一层间介电层IL1可以在其上设置有沿第一方向D1延伸的线结构LST。线结构LST可以在第二方向D2上彼此分隔开。当在平面中观看时，线结构LST可以与栅电极GE交叉。一对间隔件SP可以设置在每个线结构LST的相对的侧壁上。间隔件SP可以包括氧化硅层、氮化硅层和氮氧化硅层中的一个或更多个。
每个线结构LST可以包括顺序堆叠的导电图案CP、阻挡图案BP、位线BL和掩模图案MP。导电图案CP可以包括填充第一接触孔CNH1并与第一源/漏区SD1接触的接触部分CNP。阻挡图案BP可以防止位线BL中的金属材料朝向导电图案CP扩散。位线BL可以通过阻挡图案BP和导电图案CP电连接至第一源/漏区SD1。
导电图案CP可以包括掺杂的半导体材料(例如，掺杂的硅或掺杂的锗)、金属材料(例如，钛、钽、钨、铜或铝)以及金属半导体化合物(例如，硅化钨、硅化钴或硅化钛)中的一种。阻挡图案BP可以包括导电金属氮化物(例如，氮化钛或氮化钽)。位线BL可以包括金属材料(例如，钛、钽、钨、铜或铝)。
第二层间介电层IL2可以设置在第一层间介电层IL1上。第二层间介电层IL2可以覆盖间隔件SP。第二接触孔CNH2可以设置为穿透第二层间介电层IL2和第一层间介电层IL1以暴露第二源/漏区SD2。
接触件CNT可以设置在第二接触孔CNH2中。接触件CNT可以与第二源/漏区SD2接触。间隔件SP可以使接触件CNT与位线BL分离。接触件CNT可以包括导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，钛、钽、钨、铜或铝)中的一种或更多种。
数据存储元件DS可以设置在每个接触件CNT上。数据存储元件DS可以是利用电容器、磁性隧道结图案和包括相变材料的可变电阻主体中的一种的存储器元件。例如，数据存储元件DS可以是电容器。
图4、图6、图8、图10、图12和图14示出了示出根据发明构思的示例性实施例的制造半导体装置的方法的平面图。图5、图7A、图9A、图11A、图13A和图15A分别示出沿图4、图6、图8、图10、图12和图14的线A-A'截取的剖视图。图7B、图9B、图11B、图13B和图15B分别示出沿图6、图8、图10、图12和图14的线B-B'截取的剖视图。图7C、图9C、图11C、图13C和图15C分别示出沿图6、图8、图10、图12和图14的线C-C'截取的剖视图。
参照图4和图5，可以在基底100上形成第一半导体层110。例如，可以利用溅射工艺来形成第一半导体层110。溅射工艺的靶可以包括非晶氧化物半导体的前体。靶可以包括从由锌(Zn)、铟(In)、镓(Ga)和锡(Sn)组成的组中选择的至少两种金属。结果，可以由非晶氧化物半导体(例如，氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))形成第一半导体层110。
第一半导体层110的形成步骤可以包括在基底100上形成第一层LL以及在第一层LL上形成第二层UL。第一层LL的形成步骤可以包括在氧(O2)的第一分压下执行溅射工艺。第二层UL的形成步骤可以包括在氧(O2)的第二分压下执行溅射工艺。氧的第二分压可以比氧的第一分压大。因此，第二层UL可以具有比第一层LL的氧浓度大的氧浓度(见图3)。例如，可以在同一腔室中相继地、顺序地执行第一层LL的形成和第二层UL的形成。
参照图6以及图7A至图7C，可以对第一半导体层110的上部进行图案化以形成有源图案ACT。每个有源图案ACT可以在与基底100的顶表面平行的第三方向D3上延伸。有源图案ACT可以在第三方向D3上彼此分隔开。
每个有源图案ACT可以包括在将第一层LL图案化时形成的第一部分LP以及在将第二层UL图案化时形成的第二部分UP。第二部分UP可以形成在第一部分LP上。第二部分UP可以具有比第一部分LP的氧浓度高的氧浓度。
可以在有源图案ACT之间限定第一沟槽TR1和第二沟槽TR2。第一沟槽TR1可以限定在沿第二方向DR2彼此相邻的一对有源图案ACT之间。第二沟槽TR2可以限定在沿第三方向DR3彼此相邻的一对有源图案ACT之间。
参照图8以及图9A至图9C，可以形成器件隔离层ST以填充第一沟槽TR1和第二沟槽TR2。器件隔离层ST可以形成为完全填充第一沟槽TR1和第二沟槽TR2并覆盖有源图案ACT。可以对器件隔离层ST执行平坦化工艺直到暴露有源图案ACT的顶表面。
可以对有源图案ACT和器件隔离层ST进行图案化以形成第三沟槽TR3。当在平面中观看时，每个第三沟槽TR3可以具有在第二方向D2上延伸的线形形状。
第三沟槽TR3的形成步骤可以包括形成具有开口的硬掩模图案并之后执行蚀刻工艺，在蚀刻工艺中将硬掩模图案用作蚀刻掩模以蚀刻暴露的有源图案ACT和器件隔离层ST。第三沟槽TR3可以形成为比第一沟槽TR1浅。
在蚀刻工艺期间，可以将器件隔离层ST蚀刻得比有源图案ACT多(见图9B)。第三沟槽TR3中的有源图案ACT可以竖直突出超过器件隔离层ST。例如，第三沟槽TR3中的有源图案ACT可以具有鳍形状。
参照图10以及图11A至图11C，可以在每个第三沟槽TR3中形成栅极介电层GI、栅电极GE和栅极盖层GP。例如，栅极介电层GI可以共形地形成在每个第三沟槽TR3中。栅极介电层GI可以包括氧化硅层、氮化硅层、氮氧化硅层和高k介电材料中的一种或更多种。
可以在栅极介电层GI上形成填充第三沟槽TR3的导电层，其可以形成栅电极GE。导电层可以包括金属和导电金属氮化物中的一种或更多种。
可以使栅极介电层GI和栅电极GE凹进，之后可以在凹进的栅电极GE上形成栅极盖层GP。栅极盖层GP可以具有与有源图案ACT的顶表面共面的顶表面。
可以执行掺杂剂注入工艺以向有源图案ACT中注入掺杂剂。掺杂剂可以包括氢、铟或其组合。
可以在每个有源图案ACT的上部上限定第一源/漏区SD1和一对第二源/漏区SD2。一对第二源/漏区SD2可以跨越第一源/漏区SD1在第三方向D3上彼此分隔开。
沟道区域CH可以限定为表示有源图案ACT的第一部分LP，第一部分LP放置在栅电极GE下方。当在平面中观看时，沟道区域CH可以置于第一源/漏区SD1与第二源/漏区SD2之间。栅电极GE可以设置在沟道区域CH的上表面与相对的侧壁上。
参照图12以及图13A至图13C，可以在基底100的整个表面上形成第一层间介电层IL1。例如，第一层间介电层IL1可以包括氧化硅层。可以将第一层间介电层IL1图案化以形成暴露有源图案ACT的第一源/漏区SD1的第一接触孔CNH1。
可以在第一层间介电层IL1上顺序地形成第一导电层CL1、阻挡层BAL和第二导电层CL2。第一导电层CL1可以填充第一接触孔CNH1。例如，第一导电层CL1可以与有源图案ACT的第一源/漏区SD1接触。第一层间介电层IL1可以将第一导电层CL1与有源图案ACT的第二源/漏区SD2竖直地分离开。第一导电层CL1可以包括掺杂的半导体材料、金属材料和金属半导体化合物中的一种。
阻挡层BAL可以形成为位于第一导电层CL1与第二导电层CL2之间。阻挡层BAL可以包括导电金属氮化物。第二导电层CL2可以包括金属材料。阻挡层BAL可以防止第二导电层CL2中的金属材料朝向第一导电层CL1扩散。
参照图14以及图15A至图15C，可以形成线结构LST以使其在第一层间介电层IL1上沿第一方向D1延伸。线结构LST可以在第二方向D2上彼此分隔开。
例如，可以在第二导电层CL2上形成掩模图案MP。掩模图案MP可以形成为具有在第一方向D1上延伸的线形形状。例如，掩模图案MP可以包括氮化硅层或氮氧化硅层。
掩模图案MP可以用作蚀刻掩模以顺序地蚀刻第二导电层CL2、阻挡层BAL和第一导电层CL1以分别形成位线BL、阻挡图案BP和导电图案CP。掩模图案MP、位线BL、阻挡图案BP和导电图案CP可以彼此竖直叠置。掩模图案MP、位线BL、阻挡图案BP和导电图案CP可以构成线结构LST。当在平面中观看时，位线BL可以延伸同时与栅电极GE交叉。
导电图案CP可以包括填充第一接触孔CNH1的接触部CNP。导电图案CP可以通过接触部CNP连接至第一源/漏区SD1。例如，位线BL可以通过导电图案CP电连接至第一源/漏区SD1。
可以在每个线结构LST的相对的侧壁上形成一对间隔件SP。间隔件SP的形成步骤可以包括在基底100的整个表面上共形地形成间隔件层并且各向异性地蚀刻间隔件层。
返回参照图1以及图2A至图2C，可以在基底100上形成第二层间介电层IL2。例如，第二层间介电层IL2可以包括氧化硅层。可以对第二层间介电层IL2执行平坦化工艺直到暴露掩模图案MP的顶表面。
可以使第一层间介电层IL1和第二层间介电层IL2经历图案化工艺以形成暴露有源图案ACT的第二源/漏区SD2的第二接触孔CNH2。由于掩模图案MP和间隔件SP在图案化工艺期间用作蚀刻掩模，因此可以以自对准方式形成第二接触孔CNH2。
第二接触孔CNH2可以填充有导电材料以形成接触件CNT。接触件CNT可以连接至第二源/漏区SD2。可以在每个接触件CNT上形成数据存储元件DS。例如，数据存储元件DS可以是电容器。
图16示出了示出根据发明构思的示例性实施例的有源图案的氢浓度相对于深度的曲线图。在下面的实施例中，将省略与上面参照图1、图2A至图2C以及图3讨论的半导体装置的技术特征重复的技术特征的详细描述，并将详细讨论它们的区别。
参照图1、图2A至图2C、图3以及图16，有源图案ACT可以包括氢作为掺杂剂。有源图案ACT可以具有从第一水平LV1朝向第三水平LV3增加的掺杂剂浓度(或氢浓度)。氢浓度可以在第二水平LV2处迅速增大。
构成有源图案ACT的非晶氧化物半导体的阈值电压可以随着非晶氧化物半导体的氢浓度的增大而减小。相反，非晶氧化物半导体的阈值电压可以随着非晶氧化物半导体的氢浓度的减小而增大。例如，可以对掺杂剂浓度(或氢浓度)进行调整以控制非晶氧化物半导体的阈值电压。
根据发明构思的一些示例性实施例，有源图案ACT的第二部分UP可以具有相对低的氢浓度。当阈值电压由于氢浓度的减小而提高时，可以减少电流泄漏。结果，可以防止与栅电极GE的上部相邻的第二部分UP处的电流泄漏。
图17A和图17B分别示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线B-B'和C-C'截取的剖视图。在下面的实施例中，将省略与上面参照图1、图2A至图2C以及图3讨论的半导体装置的技术特征重复的技术特征的详细描述，并且将详细讨论它们的区别。
参照图1、图2A、图17A和图17B，每个栅电极GE可以包括第一电极FM以及位于第一电极FM上的第二电极WF。第一电极FM可以与有源图案ACT的第一部分LP相邻。第二电极WF可以与有源图案ACT的第二部分UP相邻。
第二电极WF可以包括逸出功与第一电极FM的逸出功不同的材料。第一电极FM可以包括金属材料(例如，钛、钽、钨或铜)。第二电极WF可以包括掺杂的半导体材料(例如，掺杂的n型多晶硅)或金属材料(例如，铝)。例如，第一电极FM可以被称为金属栅极层。第二电极WF可以被称为多晶硅高逸出功层。另外，每个栅电极GE还可以包括位于第二电极WF上的栅极盖层GP。
根据发明构思的一些示例性实施例，第二电极WF位于第一电极FM上的堆叠方式可以使与第二电极WF相邻的第二部分UP的阈值电压提高。结果，可以防止在与第二电极WF相邻的第二部分UP处的电流泄漏。
图18和图19示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线A-A'截取的剖视图。在下面的实施例中，将省略与上面参照图1、图2A至图2C以及图3讨论的半导体装置的技术特征重复的技术特征的详细描述，并且将详细讨论它们的区别。
参照图1和图18，绝缘层120可以置于基底100与第一半导体层110之间。例如，第一半导体层110可以形成在绝缘层120上。绝缘层120可以包括氧化硅层。
参照图1和图19，绝缘层120和种子层130可以置于基底100与第一半导体层110之间。例如，第一半导体层110可以从绝缘层120上的种子层130生长。
图20A、图20B和图20C分别示出了示出根据发明构思的示例性实施例的半导体装置的沿图1的线A-A'、B-B'和C-C'截取的剖视图。在下面的实施例中，将省略与上面参照图1、图2A至图2C以及图3讨论的半导体装置的技术特征重复的技术特征的重复描述，将详细讨论它们的区别。
参照图1以及图20A至图20C，第二半导体层115可以设置在第一半导体层110上。第二半导体层115可以覆盖每个有源图案ACT的表面。第二半导体层115可以置于器件隔离层ST与有源图案ACT之间。
第二半导体层115可以具有比第一半导体层110的阈值电压高的阈值电压。由于第二半导体层115覆盖有源图案ACT，因此可以防止有源图案ACT处的电流泄漏。
例如，第二半导体层115可以包括与第一半导体层110的非晶氧化物半导体相同的非晶氧化物半导体。第二半导体层115可以具有比第一半导体层110的氧浓度高的氧浓度。例如，第二半导体层115的氧浓度可以比第一部分LP的氧浓度高。第二半导体层115的氧浓度可以比第二部分UP的氧浓度高。第二半导体层115可以具有比第一半导体层110的氢浓度低的氢浓度。
作为另一示例，第二半导体层115可以包括与第一半导体层110的非晶氧化物半导体不同的非晶氧化物半导体。第一半导体层110可以包括氧化铟镓锌(IGZO)，第二半导体层115可以包括氧化铟锡锌(ITZO)。作为另一示例，第二半导体层115可以包括硅(Si)或碳化硅(SiC)。
图21示出了示出根据发明构思的示例性实施例的三维半导体存储器装置的单元阵列的简化电路图。
参照图21，根据发明构思的一些示例性实施例的三维半导体存储器装置可以包括由多个子单元阵列SCA组成的单元阵列。子单元阵列SCA可以沿第二方向D2布置。
每个子单元阵列SCA可以包括多条位线BL、多条字线WL以及多个存储器单元晶体管MCT。一个存储器单元晶体管MCT可以设置在一条字线WL与一条位线BL之间。
位线BL可以是彼此分隔开并且设置在基底上的导电图案(例如，金属线)。位线BL可以在第一方向D1上延伸。一个子单元阵列SCA中的位线BL可以在竖直方向(即，第三方向D3)上彼此分隔开。
字线WL可以是在与基底垂直的方向(即，第三方向D3)上延伸的导电图案(例如，金属线)。一个子单元阵列SCA中的字线WL可以在第一方向D1上彼此分隔开。
存储器单元晶体管MCT的栅极可以连接至字线WL，存储器单元晶体管MCT的源极可以连接至位线BL。每个存储器单元晶体管MCT可以包括数据存储单元DS。例如，数据存储元件DS可以是电容器，存储器单元晶体管MCT的漏极可以连接至电容器。
图22示出了示出根据发明构思的示例性实施例的三维半导体存储器装置的透视图。图23示出了示出图22的三维半导体存储器装置的单位单元的放大透视图。
参照图21、图22和图23，基底100可以在其上设置有参照图21讨论的多个子单元阵列SCA中的一个。例如，基底100可以在其上设置有包括第一层FL1、第二层FL2和第三层FL3的堆叠结构SS。堆叠结构SS的第一层FL1、第二层FL2和第三层FL3可以在竖直方向(即，第三方向D3)上堆叠。第一层FL1、第二层FL2和第三层FL3中的每个可以包括多个有源图案ACT，多个数据存储单元DS和位线BL。
有源图案ACT可以布置在第一方向D1上。有源图案ACT可以具有在第二方向D2上延伸的线形形状、条形形状或柱形形状。每个有源图案ACT可以包括非晶氧化物半导体。例如，每个有源图案ACT可以包括氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。
每个有源图案ACT可以包括第一部分LP和第二部分UP。第一部分LP和第二部分UP可以在第二方向D2上彼此相邻。例如，第二部分UP可以在第二方向D2上从第一部分LP延伸。
第一部分LP可以具有比第二部分UP的氧浓度小的氧浓度。其详细描述可以与上面参照图3讨论的有源图案ACT的第一部分LP和第二部分UP的详细描述基本相同。
每个有源图案ACT可以包括沟道区域CH、第一源/漏区SD1和第二源/漏区SD2。沟道区域CH可以置于第一源/漏区SD1与第二源/漏区SD2之间。有源图案ACT的第一部分LP可以包括沟道区域CH和第一源/漏区SD1。有源图案ACT的第二部分UP可以包括第二源/漏区SD2。
数据存储元件DS可以电连接至有源图案ACT的第二部分UP。数据存储元件DS可以电连接至有源图案ACT的第二源/漏区SD2。例如，数据存储元件DS可以是电容器。
位线BL可以电连接至有源图案ACT的第一部分LP。位线BL可以电连接至有源图案ACT的第一源/漏区SD1。
根据发明构思的一些示例性实施例，有源图案ACT的第二部分UP可以具有相对高的氧浓度。第二部分UP可以具有相对高的阈值电压。结果，可以防止连接至数据存储元件DS的第二部分UP处的电流泄漏。
根据发明构思的一些示例性实施例，有源图案ACT的第一部分LP可以具有相对低的氧浓度。第一部分LP可以具有相对低的阈值电压。结果，可以在第一部分LP的沟道区域CH处发生电流提升效果。此外，电流可以在第一部分LP与位线BL之间平稳地流动。
位线BL可以具有在第一方向D1上延伸的线形形状或条形形状。位线BL可以沿第三方向D3堆叠。位线BL可以包括导电材料。例如，导电材料可以包括掺杂的半导体(掺杂的硅、掺杂的锗等)、导电金属氮化物(氮化钛、氮化钽等)、金属(钨、钛、钽等)和金属半导体化合物(硅化钨、硅化钴、硅化钛等)中的一种。
基底100可以在其上设置有穿透堆叠结构SS的栅电极GE。栅电极GE可以具有在第三方向D3上延伸的线形形状、条形形状或柱形形状。栅电极GE可以布置在第一方向D1上。当在平面中观看时，每个栅电极GE可以设置在彼此相邻的一对有源图案ACT之间。每个栅电极GE可以在竖直堆叠的多个有源图案ACT的侧壁上竖直延伸。栅电极GE可以对应于图21的字线WL。
例如，栅电极GE中的一个可以与位于第一层FL1上的第一个有源图案ACT、位于第二层FL2上的第一个有源图案ACT以及位于第三层FL3上的第一个有源图案ACT相邻。栅电极GE中的另一个可以与位于第一层FL1上的第二个有源图案ACT、位于第二层FL2上的第二个有源图案ACT以及位于第三层FL3上的第二个有源图案ACT相邻。
栅电极GE可以与有源图案ACT的沟道区域CH相邻。栅极介电层GI可以置于栅电极GE与沟道区域CH之间。栅电极GE可以包括导电材料，导电材料可以是掺杂的半导体、导电金属氮化物、金属和金属半导体化合物中的一个。栅极介电层GI可以包括氧化硅层、氮化硅层、氮氧化硅层和高k介电材料中的一个或更多个。
基底100可以在其上设置有沿着堆叠结构SS的一个侧表面在第一方向D1上延伸的共源线CSL。有源图案ACT的第一部分LP可以结合至共源线CSL。共源线CSL可以连接至参照图21讨论的每个存储器单元晶体管MCT的主体。共源线CSL可以包括导电材料，导电材料可以是掺杂半导体、导电金属氮化物、金属和金属半导体化合物中的一种。
尽管未示出，绝缘材料可以填充堆叠结构SS中的空白空间。例如，绝缘材料可以包括氧化硅层、氮化硅层和氮氧化硅层中的一种或更多种。
图24示出了示出根据发明构思的示例性实施例的半导体装置的平面图。图25A、图25B和图25C分别示出沿图24的线A-A'、B-B'和C-C'截取的剖视图。在根据发明构思的示例性实施例中，半导体装置可以包括DRAM的凹进沟道阵列晶体管和/或平面晶体管。
参照图24以及图25A至图25C，基底100可以设置为包括逻辑单元区域。逻辑单元区域可以设置有构成半导体装置的逻辑电路的逻辑晶体管。第一半导体层110可以设置在基底100上。第一半导体层110可以包括非晶氧化物半导体。
第一半导体层110可以在其上设置有限定有源图案ACT的器件隔离层ST。第一沟槽TR1可以限定在有源图案ACT之间。第二沟槽TR2可以限定为与有源图案ACT相邻。第二沟槽TR2可以比第一沟槽TR1深。
器件隔离层ST可以填充第一沟槽TR1和第二沟槽TR2。有源图案ACT可以具有竖直突出超过器件隔离层ST的上部。每个有源图案ACT的上部可以具有鳍形状。
每个有源图案ACT可以包括第一部分LP和第二部分UP。例如，第二部分UP可以具有比第一部分LP的氧浓度高的氧浓度。第二部分UP可以具有比第一部分LP的阈值电压大的阈值电压。
源/漏区SD可以设置在有源图案ACT的上部上。源/漏区SD可以设置在有源图案ACT的第二部分UP上。源/漏区SD可以是通过选择性外延生长工艺形成的外延图案。沟道区域CH可以限定在一对源/漏区SD之间。有源图案ACT的第一部分LP可以包括沟道区域CH。
第一半导体层110可以以这样的方式进行构造：第二部分UP具有比第一部分LP的比(例如，体积比)大的比。第二部分UP可以围绕第一部分LP。根据发明构思的一些示例性实施例，有源图案ACT的第二部分UP可以具有相对高的阈值电压。因此，第二部分UP可以防止电流泄漏。
栅电极GE可以被设置为跨越有源图案ACT走向并且在第一方向D1上延伸。栅电极GE可以在第二方向D2上彼此分隔开。栅电极GE可以与沟道区域CH竖直叠置。例如，栅电极GE可以包括金属和导电金属氮化物中的一种或更多种。
一对栅极间隔件GS可以设置在每个栅电极GE的相对侧壁上。栅极间隔件GS可以包括氧化硅层、氮化硅层和氮氧化硅层中的一种或更多种。栅极介电层GI可以置于栅电极GE与有源图案ACT之间。栅极介电层GI可以包括高k介电材料。栅极盖层GP可以设置在每个栅电极GE上。栅极盖层GP可以包括氧化硅层、氮化硅层和氮氧化硅层中的一种或更多种。
第一层间介电层IL1可以设置在基底100上。第一层间介电层IL1可以覆盖栅极间隔件GS和源/漏区SD。第二层间介电层IL2可以设置在第一层间介电层IL1上。例如，第一层间介电层IL1和第二层间介电层IL2可以包括氧化硅层。
一对栅电极GE可以在其间设置有穿透第一层间介电层IL1和第二层间介电层IL2并且电连接至源/漏区SD的一个或更多个接触件。接触件CNT可以包括金属和导电金属氮化物中的一个或更多个。
根据发明构思的其他示例性实施例，第二部分UP可以具有比第一部分LP的氧浓度低的氧浓度。例如，第二部分UP可以具有比第一部分LP的阈值电压小的阈值电压。结果，第二部分UP可以产生电流提升效应。
根据发明构思的半导体装置可以包括由非晶氧化物半导体组成的有源图案。有源图案的氧浓度可以改变以防止电流泄漏并产生电流提升效应，其可以改善半导体装置的电特性。
尽管已经与附图中示出的发明构思的实施例关联地描述了本发明，但是本领域技术人员将理解的是，在不脱离发明构思的技术精神和本质特征的情况下，可以做出各种改变和修改。本领域技术人员将清楚的是在不脱离发明构思的范围和精神的情况下可以对其做出各种替代、改变和修改。

Claims (21)

1.一种半导体装置，所述半导体装置包括：
半导体基底；
有源区域，位于半导体基底中，有源区域包括具有氧的可变原子浓度的氧化物半导体材料；
第一源/漏区，位于有源区域中，第一源/漏区具有氧化物半导体材料中的氧的第一原子浓度；
第二源/漏区，位于有源区域中并与第一源/漏区分隔开；
沟道区域，位于第一源/漏区与第二源/漏区之间的有源区域中，沟道区域具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度；以及
栅电极，位于沟道区域上并在第一源/漏区与第二源/漏区之间延伸。
2.如权利要求1所述的半导体装置，其中，氧化物半导体材料的氧的第一原子浓度位于第一源/漏区的与栅电极相对的栅极感应漏极泄漏部分处。
3.如权利要求1所述的半导体装置，其中，所述半导体装置包括DRAM的凹进沟道阵列晶体管。
4.如权利要求1所述的半导体装置，其中，所述半导体装置包括平面晶体管。
5.如权利要求1所述的半导体装置，其中，氧化物半导体材料包括InGaZnO，氧的第一原子浓度为约4.1，氧的第二原子浓度为约3.8。
6.如权利要求1所述的半导体装置，其中，氧化物半导体材料包括单个金属和氧，其中，单个金属包括从由In、Zn、Sn、Al、Mg、Ga、Hf、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组中选择的一种金属。
7.如权利要求1所述的半导体装置，其中，栅电极包括：
金属栅极层；
多晶硅高逸出功层，位于金属栅极层上；和
栅极盖层，位于多晶硅高逸出功层上。
8.如权利要求1所述的半导体装置，其中，所述半导体装置包括鳍型FET半导体器件，其中：
所述有源区域包括从所述半导体基底突出的鳍型结构；并且
所述栅电极在所述第一源/漏区与所述第二源/漏区之间与鳍型结构交叉。
9.如权利要求1所述的半导体装置，其中，所述半导体装置是DRAM，其中：
所述有源区域包括相对于半导体基底在第二方向上水平延伸并彼此竖直堆叠的多个有源区域，所述多个有源区域中的每个有源区域包括对应的第一源/漏区、对应的第二源/漏区和对应的沟道区域；
其中，所述栅电极包括从所述半导体基底竖直延伸并在每个对应的第一源/漏区与对应的第二源/漏区之间与所述多个有源区域中的每个有源区域交叉的字线；
多条位线，相对于半导体基底在第一方向上水平延伸并彼此竖直堆叠，所述多条位线中的每条位线与对应的第一源/漏区交叉；并且
多个数据存储元件，每个数据存储元件结合到对应的第二源/漏区。
10.一种半导体装置，所述半导体装置包括：
半导体基底；
有源区域，位于半导体基底中，有源区域包括具有从3.8至4.1范围的氧的可变原子浓度的InGaZnO；
第一源/漏区，位于有源区域中，第一源/漏区具有InGaZnO中的氧的第一原子浓度；
第二源/漏区，位于有源区域中并与第一源/漏区分隔开；
沟道区域，在第一源/漏区与第二源/漏区之间位于有源区域中，沟道区域具有InGaZnO中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度；以及
栅电极，位于沟道区域上并在第一源/漏区与第二源/漏区之间延伸。
11.如权利要求10所述的半导体装置，其中，InGaZnO中的氧的第一原子浓度位于第一源/漏区的与栅电极相对的栅极感应漏极泄漏部处。
12.如权利要求10所述的半导体装置，其中，栅电极包括：
金属栅极层；
多晶硅高逸出功层，位于金属栅极层上；和
栅极盖层，位于多晶硅高逸出功层上。
13.一种鳍型FET半导体装置，所述鳍型FET半导体装置包括：
半导体基底；
有源鳍型结构，从半导体基底突出，有源鳍结构包括具有从3.8至4.1范围的氧的可变原子浓度的InGaZnO；
第一源/漏区，位于有源鳍型结构中，第一源/漏区具有InGaZnO中的氧的第一氧原子浓度；
第二源/漏区，位于有源鳍型结构中并与第一源/漏区分隔开；
沟道区域，在第一源/漏区与第二源/漏区之间位于有源鳍型结构中，沟道区域具有InGaZnO中的氧的第二原子浓度，氧的第二原子浓度与氧的第一原子浓度不同；和
栅电极，与沟道区域相对地与有源鳍型结构交叉并在第一源/漏区与第二源/漏区之间延伸。
14.如权利要求13所述的鳍型FET半导体装置，其中，InGaZnO中的氧的第二原子浓度比在InGaZnO中的氧的第一原子浓度低。
15.如权利要求13所述的鳍型FET半导体装置，其中，InGaZnO中的氧的第二原子浓度比InGaZnO中的氧的第一原子浓度高。
16.如权利要求13所述的鳍型FET半导体装置，其中，栅电极包括：
金属栅极层；
多晶硅高逸出功层，位于金属栅极层上；和
栅极盖层，位于多晶硅高逸出功层上。
17.一种形成半导体装置的方法，所述方法包括：
在腔室中以氧的第一分压溅射包括非晶氧化物半导体的靶以在半导体基底上形成具有氧的第一原子浓度的下氧化物半导体层；以及
在腔室中以比氧的第一分压大的氧的第二分压溅射靶以在下氧化物半导体层上形成具有氧的第二原子浓度的上氧化物半导体层，氧的第二原子浓度比氧的第一原子浓度大。
18.如权利要求17所述的方法，所述方法还包括：
使上氧化物半导体层和下氧化物半导体层图案化以在半导体基底中形成有源区域；
在半导体基底上形成隔离层；
在有源区域中形成凹进；以及
在凹进中形成栅电极以在有源区域中限定凹进的栅电极。
19.如权利要求18所述的方法，其中，在有源区域中形成凹进的步骤包括形成凹进以使其延伸通过上氧化物半导体层至下氧化物半导体层中。
20.如权利要求18所述的方法，其中，在有源区域之间的半导体基底上形成隔离层的步骤包括：
形成第一隔离沟槽以使其延伸通过上氧化物半导体层至下氧化物半导体层中。
21.如权利要求17所述的方法，其中，上氧化物半导体层包括InGaZnO且氧的第一原子浓度为约4.1，下氧化物半导体层包括InGaZnO且氧的第二原子浓度为约3.8。
CN201910216931.8A 2018-03-21 2019-03-21 半导体装置及其形成方法 Active CN110310993B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2018-0032874 2018-03-21
KR20180032874 2018-03-21
KR1020180071521A KR102494122B1 (ko) 2018-03-21 2018-06-21 반도체 소자
KR10-2018-0071521 2018-06-21
US16/185,892 US10854612B2 (en) 2018-03-21 2018-11-09 Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
US16/185,892 2018-11-09

Publications (2)

Publication Number Publication Date
CN110310993A true CN110310993A (zh) 2019-10-08
CN110310993B CN110310993B (zh) 2023-09-26

Family

ID=67985607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910216931.8A Active CN110310993B (zh) 2018-03-21 2019-03-21 半导体装置及其形成方法

Country Status (2)

Country Link
US (2) US10854612B2 (zh)
CN (1) CN110310993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788826B (zh) * 2020-09-18 2023-01-01 南韓商三星電子股份有限公司 三維半導體記憶元件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107817B2 (en) 2019-03-11 2021-08-31 Micron Technology, Inc. Integrated assemblies comprising hydrogen diffused within two or more different semiconductor materials, and methods of forming integrated assemblies
KR20210050630A (ko) * 2019-10-28 2021-05-10 삼성전자주식회사 반도체 메모리 소자
KR20210092074A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11335552B2 (en) * 2020-04-17 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with oxide semiconductor channel
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
KR20220082148A (ko) * 2020-12-09 2022-06-17 삼성전자주식회사 반도체 메모리 소자
KR20220111772A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 반도체 메모리 장치
US11742416B2 (en) * 2021-05-27 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for manufacturing the same
KR20230124296A (ko) * 2022-02-18 2023-08-25 삼성전자주식회사 트랜지스터 구조물 및 이를 포함하는 반도체 장치

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035404A1 (en) * 2003-08-11 2005-02-17 Samsung Electronics Co., Ltd. High voltage transistor and method of manufacturing the same
US20080283831A1 (en) * 2007-05-17 2008-11-20 Samsung Electronics Co., Ltd. ZnO-BASED THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
US20090065771A1 (en) * 2006-03-17 2009-03-12 Canon Kabushiki Kaisha Field effect transistor using oxide film for channel and method of manufacturing the same
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置
WO2012050873A2 (en) * 2010-09-29 2012-04-19 The Board Of Regents Of The University Of Texas System Fin-fet biosensor with improved sensitivity and specificity
CN102683388A (zh) * 2012-05-30 2012-09-19 清华大学 半导体结构及其形成方法
CN103066130A (zh) * 2009-03-06 2013-04-24 株式会社半导体能源研究所 半导体装置、显示模块和电子设备
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
CN103872138A (zh) * 2012-12-10 2014-06-18 三星电子株式会社 晶体管、制造晶体管的方法和包括该晶体管的电子器件
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
JP2015005705A (ja) * 2013-06-24 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子及びその製造方法
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
US20160141381A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
CN106935655A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI552345B (zh) 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9431400B2 (en) 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
WO2016014116A1 (en) * 2014-07-22 2016-01-28 Masonite Corporation Interactive door display device and method
KR102202603B1 (ko) 2014-09-19 2021-01-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9935165B2 (en) * 2015-08-31 2018-04-03 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
KR101788415B1 (ko) 2015-12-30 2017-10-20 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
CN108780818B (zh) * 2016-03-04 2023-01-31 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法以及包括该半导体装置的显示装置
US10056390B1 (en) * 2017-04-20 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM having discontinuous PMOS fin lines

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035404A1 (en) * 2003-08-11 2005-02-17 Samsung Electronics Co., Ltd. High voltage transistor and method of manufacturing the same
US20090065771A1 (en) * 2006-03-17 2009-03-12 Canon Kabushiki Kaisha Field effect transistor using oxide film for channel and method of manufacturing the same
US20080283831A1 (en) * 2007-05-17 2008-11-20 Samsung Electronics Co., Ltd. ZnO-BASED THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
CN103066130A (zh) * 2009-03-06 2013-04-24 株式会社半导体能源研究所 半导体装置、显示模块和电子设备
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置
WO2012050873A2 (en) * 2010-09-29 2012-04-19 The Board Of Regents Of The University Of Texas System Fin-fet biosensor with improved sensitivity and specificity
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102683388A (zh) * 2012-05-30 2012-09-19 清华大学 半导体结构及其形成方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
CN103872138A (zh) * 2012-12-10 2014-06-18 三星电子株式会社 晶体管、制造晶体管的方法和包括该晶体管的电子器件
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
JP2015005705A (ja) * 2013-06-24 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子及びその製造方法
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
US20160141381A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
CN106935655A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788826B (zh) * 2020-09-18 2023-01-01 南韓商三星電子股份有限公司 三維半導體記憶元件

Also Published As

Publication number Publication date
US20190296018A1 (en) 2019-09-26
US11862476B2 (en) 2024-01-02
US10854612B2 (en) 2020-12-01
US20210057417A1 (en) 2021-02-25
CN110310993B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
CN110310993A (zh) 半导体装置及其形成方法
US11101283B2 (en) Semiconductor memory device
KR102003526B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN108695336A (zh) 三维半导体存储器件及制造其的方法
KR20210077098A (ko) 반도체 메모리 소자 및 그의 제조 방법
CN109698200A (zh) 晶体管、半导体组件及形成内存组件的方法
CN108122921A (zh) 三维半导体器件
US11387234B2 (en) Semiconductor device
CN108807411A (zh) 三维半导体存储器装置
CN108389865A (zh) 具有倾斜栅电极的三维半导体存储器件
CN109473445A (zh) 存储器件及其制造方法及包括该存储器件的电子设备
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN112331663A (zh) 半导体存储器器件
CN114388502A (zh) 半导体装置
EP4270464A1 (en) 3d-stacked semiconductor device including gate structure formed of polycrystalline silicon or polycrystalline silicon including dopants
KR102506456B1 (ko) 반도체 메모리 소자 및 그의 제조방법
CN115360194A (zh) 存储器件以及其制造方法
KR20230144815A (ko) 반도체 소자
KR102494122B1 (ko) 반도체 소자
US20240049441A1 (en) Semiconductor device
US20240266287A1 (en) Semiconductor device
US20240206159A1 (en) Integrated circuit devices and methods of forming the same
EP4326028A1 (en) Semiconductor device
KR20240035195A (ko) 서로 다른 도전성 라인들을 포함하는 반도체 소자
CN117377321A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant