CN110289166A - 多层陶瓷电子组件和多层陶瓷电子组件封装件 - Google Patents

Abstract

本发明提供一种多层陶瓷电子组件和多层陶瓷电子组件封装件，所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及交替地层叠的第一内电极和第二内电极，且相应的介电层设置在第一内电极和第二内电极之间；第一外电极和第二外电极，分别设置在陶瓷主体的第一外表面和第二外表面上，第一外电极包括具有与陶瓷主体的第一外表面接触的至少一部分的第一基础电极层以及设置为覆盖第一基础电极层的第一镀层，第二外电极包括具有与陶瓷主体的第二外表面接触的至少一部分的第二基础电极层以及设置为覆盖第二基础电极层的第二镀层；以及防水层，被设置为覆盖第一镀层和第二镀层的两个外侧表面以及陶瓷主体的表面。

Description

多层陶瓷电子组件和多层陶瓷电子组件封装件

本申请要求于2018年11月16日在韩国知识产权局提交的第10-2018-0141420号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种多层陶瓷电子组件和多层陶瓷电子组件封装件。

背景技术

多层陶瓷电子组件由于其诸如紧凑性、保证高电容和易于安装的优点而广泛用作计算机、个人数字助理(PDA)、移动电话等中的信息技术(IT)组件。此外，这样的多层陶瓷电子组件由于其高可靠性和高强度特性而广泛用作电气组件。

在多层陶瓷电子组件的情况下，为了抑制缺陷的发生，需要考虑在多层陶瓷电子组件的使用期间环境湿气的内部渗透或在多层陶瓷电子组件的制造期间湿气/镀液的内部渗透。

发明内容

本公开的一方面在于提供一种多层陶瓷电子组件，在所述多层陶瓷电子组件中，防水性能集中在易遭受湿气渗透的部分，以提高总的防水效果。

根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及在堆叠方向上交替地层叠的第一内电极和第二内电极，且所述介电层设置在所述第一内电极和所述第二内电极之间，所述第一内电极和所述第二内电极分别暴露于所述陶瓷主体在与所述堆叠方向垂直的长度方向上的第一外表面和第二外表面；第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外表面和所述第二外表面上以分别电连接到所述第一内电极和所述第二内电极，所述第一外电极包括具有与所述陶瓷主体的所述第一外表面接触的至少一部分的第一基础电极层以及覆盖所述第一基础电极层的第一镀层，所述第二外电极包括具有与所述陶瓷主体的所述第二外表面接触的至少一部分的第二基础电极层以及覆盖所述第二基础电极层的第二镀层；以及防水层，包括覆盖所述第一镀层和所述第二镀层的外表面的第一部分和覆盖所述陶瓷主体的至少一个表面的第二部分。所述防水层还包括覆盖所述陶瓷主体与所述第一镀层之间的间隙和所述陶瓷主体与所述第二镀层之间的间隙的第三部分。Arcsin(Pa/Pc)是所述第三部分的倾斜表面相对于所述陶瓷主体的被所述第二部分覆盖的所述至少一个表面的角，Arcsin(Pa/Pc)为30度或更大且60度或更小，其中，Pa表示从所述第一镀层和所述第二镀层与所述陶瓷主体的所述至少一个表面相交的角部边缘到所述第三部分的所述倾斜表面的最小距离，Pc表示从所述角部边缘到所述第三部分的所述倾斜表面与覆盖所述陶瓷主体的所述至少一个表面的所述第二部分之间的相交部分的最小距离。

根据本公开的另一方面，一种多层陶瓷电子组件封装件包括多层陶瓷电子组件和板，所述多层陶瓷组件包括：陶瓷主体，包括介电层以及在堆叠方向上交替地层叠的第一内电极和第二内电极，且所述介电层设置在所述第一内电极和所述第二内电极之间，所述第一内电极和所述第二内电极分别暴露于所述陶瓷主体在与所述堆叠方向垂直的长度方向上的第一外表面和第二外表面；第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外表面和所述第二外表面上以分别电连接到所述第一内电极和所述第二内电极，所述第一外电极包括具有与所述陶瓷主体的所述第一外表面接触的至少一部分的第一基础电极层以及覆盖所述第一基础电极层的第一镀层，所述第二外电极包括具有与所述陶瓷主体的所述第二外表面接触的至少一部分的第二基础电极层以及覆盖所述第二基础电极层的第二镀层；以及防水层，包括覆盖所述第一镀层和所述第二镀层的外表面的第一部分和覆盖所述陶瓷主体的至少一个表面的第二部分。所述防水层还包括覆盖所述陶瓷主体与所述第一镀层之间的间隙和所述陶瓷主体与所述第二镀层之间的间隙的第三部分。Arcsin(Pa/Pc)是所述第三部分的倾斜表面相对于所述陶瓷主体的被所述第二部分覆盖的所述至少一个表面的角，Arcsin(Pa/Pc)为30度或更大且60度或更小，其中，Pa表示从所述第一镀层和所述第二镀层与所述陶瓷主体的所述至少一个表面相交的角部边缘到所述第三部分的所述倾斜表面的最小距离，Pc表示从所述角部边缘到所述第三部分的所述倾斜表面与覆盖所述陶瓷主体的所述至少一个表面的所述第二部分之间的相交部分的最小距离。所述第一外电极和所述第二外电极安装在设置于板上的第一电极焊盘和第二电极焊盘上。

附图说明

通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出根据本公开中的示例性实施例的多层陶瓷电子组件及其安装形式的透视图；

图2是示出根据本公开中的示例性实施例的多层陶瓷电子组件的内电极的形状的透视图；

图3A是示出根据本公开中的示例性实施例的多层陶瓷电子组件的截面的侧视图；

图3B是根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的放大侧视图；

图4是示出根据本公开中的示例性实施例的防水层的形状的透视图；

图5A是示出根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的间隙覆盖件的扫描电子显微镜(SEM)图像；以及

图5B是示出根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的陶瓷主体覆盖部的SEM图像。

具体实施方式

在下文中，如下将参照附图描述本公开的实施例。然而，本公开可按照许多不同的形式来实施，并且本公开不应被解释为局限于在此阐述的实施例。更确切地说，提供这些实施例以使得本公开将是彻底的和完整的，并且将本发明的范围充分地传达给本领域技术人员。

在附图中，为了清楚起见，可夸大元件的形状和尺寸，并且将始终使用相同的附图标号来表示相同或相似的元件。

此外，在整个说明书，除非明确地描述为相反，否则词语“包括”以及诸如“包含”或“具有”的变型将理解为意指包括所陈述的元件，但不排除任何其他元件。

将定义六面体陶瓷主体的方向，以清楚地描述本发明的实施例。在整个附图中示出的L、W和T分别指的是长度方向、宽度方向和厚度方向。这里，厚度方向可与层叠介电层所沿的方向(堆叠方向)相同。

在下文中，将描述根据本公开中的示例性实施例的多层陶瓷电子组件。详细地，将描述多层陶瓷电容器。然而，本公开不限于此。

图1是示出根据本公开中的示例性实施例的多层陶瓷电子组件及其安装形式的透视图。

参照图1，多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132，并且可安装在位于板210上的第一电极焊盘221和第二电极焊盘222上，以形成多层陶瓷电子组件封装件200。

陶瓷主体110可成形为六面体，该六面体具有在长度方向L上的两个侧表面、在宽度方向W上的两个侧表面以及在厚度方向T上的两个侧表面。陶瓷主体110可通过在厚度方向T上层叠多个介电层111然后烧结该多个介电层111而形成。陶瓷主体110的形状和尺寸以及层叠的介电层111的数量(一个或更多个)不限于示例性实施例中示出的示例的形状、尺寸和数量。

设置在陶瓷主体110中的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得相邻的介电层111之间的边界在不使用扫描电子显微镜(SEM)的情况下不容易明显。

介电层111的厚度可根据多层陶瓷电子组件100的电容设计而任意改变，并且介电层111可包含具有高介电常数的陶瓷粉末颗粒，诸如，钛酸钡(BaTiO₃)基粉末颗粒或钛酸锶(SrTiO₃)基粉末颗粒。然而，介电层111的材料不限于此。此外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末颗粒。

用于形成介电层111的陶瓷粉末的平均粒径不受限制，但是可被控制为实现本公开的目的。例如，平均粒径可被控制为400纳米(nm)或更小。因此，根据示例性实施例的多层陶瓷电子组件100可用作如在IT组件的情况下要求大尺寸和高电容的组件。

例如，可通过将包含诸如钛酸钡(BaTiO₃)基粉末的粉末的浆料涂覆到载体膜并干燥涂覆的浆料来制备多个陶瓷片来形成介电层111。可通过混合陶瓷粉末、粘合剂和溶剂来制备浆料并通过刮刀法将制备的浆料制造为具有几微米(μm)厚度的片状来制造陶瓷片，但陶瓷片的制造方法不限于此。

第一外电极131和第二外电极132可设置在陶瓷主体110的第一外表面和第二外表面(例如，在长度方向上的一个外表面和另一外表面)上，以分别连接到第一内电极和第二内电极。此外，第一外电极131和第二外电极132可被构造为将第一内电极和第二内电极电连接到板。

例如，第一外电极131和第二外电极132可利用铜(Cu)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)和铅(Pb)中的一种或它们的合金形成。

第一外电极131和第二外电极132可分别通过第一焊料和第二焊料230电连接到第一电极焊盘221和第二电极焊盘222。例如，第一焊料和第二焊料230可根据回流焊工艺而更紧密地连接到第一外电极131和第二外电极132。

图2是示出根据本公开中的示例性实施例的多层陶瓷电子组件的内电极的形状的透视图。

参照图2，陶瓷主体包括第一内电极121和第二内电极122以及多个介电层。第一内电极121和第二内电极122交替地层叠并暴露于陶瓷主体110的第一外表面和第二外表面(例如，陶瓷主体110在长度方向上的一个外表面和另一外表面)且具有彼此不同的极性，并且相应的介电层设置在第一内电极121和第二内电极122之间。

第一内电极121和第二内电极122可通过在介电层上印刷含有导电金属的导电膏而在介电层的层叠方向上形成，并交替地暴露于陶瓷主体110的在陶瓷主体110的长度方向L上的一个外表面和另一外表面。第一内电极121和第二内电极122可通过设置在它们之间的相应的介电层而彼此电绝缘。

例如，第一内电极121和第二内电极122可通过交替地暴露于陶瓷主体110的在陶瓷主体110的长度方向L上的两个外表面的部分而分别电连接到设置在陶瓷主体110的在陶瓷主体110的长度方向L上的两个外表面上的第一外电极131和第二外电极132。

例如，第一内电极121和第二内电极122可利用用于内电极的导电膏形成，该导电膏包含具有0.1μm至0.2μm的平均粒径以及基于100wt％的导电膏总含量为40wt％至50wt％的导电金属粉末颗粒，但其导电膏不限于此。

可通过印刷法等将用于内电极的导电膏涂覆到陶瓷片，以形成内电极图案。印刷导电膏的方法可以是丝网印刷法、凹版印刷法等，但不限于此。可层叠、压制并烧结两百层或三百层的其上印刷有内电极图案的陶瓷片，以制造陶瓷主体110。

因此，当电压施加到彼此相对的第一外电极131和第二外电极132时，电荷在第一内电极121和第二内电极122之间累积。在这种情况下，多层陶瓷电子组件100的电容与第一内电极121和第二内电极122彼此叠置的区域的面积成比例。

例如，当第一内电极121和第二内电极122的叠置面积显著增大时，即使是具有相同尺寸的电容器的电容也可显著增大。

第一内电极121和第二内电极122的厚度可根据其预期用途来确定。例如，第一内电极121的厚度和第二内电极122的厚度中的每个可以是0.4μm或更小。此外，层叠的第一内电极121和第二内电极122的数量可以是400或更多。因此，多层陶瓷电子组件100可用作要求紧凑性和高电容的IT组件。

由于介电层的厚度与第一内电极121和第二内电极122之间的距离对应，因此多层陶瓷电子组件100的电容可随着介电层的厚度的减小而增大。

第一内电极121和第二内电极122可利用镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)和铂(Pt)中的一种或它们的合金形成，但它们的材料不限于此。

陶瓷主体110的耐受电压特性可随着第一内电极121和第二内电极122之间的距离的增大而提高。

在要求多层陶瓷电子组件100具有与电气组件的耐受电压特性一样高的耐受电压特性的情况下，多层陶瓷电子组件100可以以这样的方式设计：介电层的平均厚度可等于或超过第一内电极121和第二内电极122的平均厚度的两倍。因此，多层陶瓷电子组件100可具有高的耐受电压特性，以用作电气组件。

当陶瓷主体110的宽度超过其厚度的0.5倍时，陶瓷主体110的耐久性(例如，弯曲强度)可具有提高的可靠性。

图3A是示出根据本公开中的示例性实施例的多层陶瓷电子组件的截面的侧视图。

参照图3A，第一外电极131可包括：第一基础电极层131a，具有与第一外表面(例如，陶瓷主体110在长度方向上的一个外表面)接触的至少一部分；第一导电树脂层131b，被设置为覆盖第一基础电极层131a；以及第一镀层131c，被设置为覆盖第一导电树脂层131b，第二外电极132可包括：第二基础电极层132a，具有与第二外表面(例如，陶瓷主体110在长度方向上的另一外表面)接触的至少一部分；第二导电树脂层132b，被设置为覆盖第二基础电极层132a；以及第二镀层132c，被设置为覆盖第二导电树脂层132b，并且第一外电极131和第二外电极132可分别沿着陶瓷主体110的长度方向延伸。

例如，第一基础电极层131a和第二基础电极层132a包含最多的金属成分可与内电极121和122中包含最多的金属成分(例如，铜(Cu)、镍(Ni)等)相同，并且可利用烧结形成。因此，由于第一基础电极层131a和第二基础电极层132a可相对容易地粘合到第一内电极121和第二内电极122，因此第一内电极121和第二内电极122的电流可被有效地汇集(例如，低接触电阻)。

第一基础电极层131a和第二基础电极层132a可通过浸渍到包含金属成分的膏体中或在陶瓷主体110的在厚度方向T上的至少一个表面上印刷包含导电金属的导电膏来形成。可选地，第一基础电极层131a和第二基础电极层132a可通过片转印法或垫转印法来形成，但第一基础电极层131a和第二基础电极层132a的形成方法不限于此。

第一基础电极层131a和第二基础电极层132a中的每个可沿着陶瓷主体110的长度方向延伸。由于被包含在第一基础电极层131a和第二基础电极层132a中的金属成分具有比通常的陶瓷成分高的强度，因此多层陶瓷电子组件可根据第一基础电极层131a和第二基础电极层132a在长度方向上的延伸通过将刚性进一步集中在表面附近而具有提高的强度。

第一镀层131c和第二镀层132c可提高结构可靠性、板安装的容易性、外部抵抗性、耐热性和等效串联电阻(ESR)中的至少一些，并且可利用溅射或电沉积来形成，但其形成方法不限于此。

第一外电极131可包括被设置为覆盖第一镀层131c的第三镀层131d，第二外电极132可包括被设置为覆盖第二镀层132c的第四镀层132d。第三镀层131d和第四镀层132d可包含最多的锡(Sn)，而第一镀层131c和第二镀层132c可包含最多的镍(Ni)。在第一外电极131包括第一镀层131c且第二外电极132包括第二镀层132c的情况下，第三镀层131d和第四镀层132d可根据设计而被省略。

由于第一导电树脂层131b和第二导电树脂层132b可具有比第一镀层131c和第二镀层132c高的柔性，因此第一导电树脂层131b和第二导电树脂层132b可保护多层陶瓷电子组件100免受多层陶瓷电子组件100的弯曲冲击或外部物理冲击。此外，第一导电树脂层131b和第二导电树脂层132b可吸收在板安装期间施加的拉伸应力或压力，以防止在外电极中发生破裂。

例如，第一导电树脂层131b和第二导电树脂层132b可具有如下这样的结构以具有高柔性和高导电性：在该结构中，诸如铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铅(Pb)等的导电颗粒被包含在玻璃或诸如环氧树脂的高柔性树脂中。

第一导电树脂层131b和第二导电树脂层132b中的每个可以以其一部分与陶瓷主体110的表面接触这样的方式在长度方向上延伸。因此，多层陶瓷电子组件可进一步增强第一导电树脂层131b和第二导电树脂层132b在陶瓷主体110的表面上的冲击吸收性能。

位于陶瓷主体110上的第一导电树脂层131b和第二导电树脂层132b中的每个在厚度方向上的厚度可比位于陶瓷主体110上的第一基础电极层131a和第二基础电极层132a中的每个在厚度方向上的厚度大。因此，多层陶瓷电子组件可更有效地吸收外部冲击以及在板的安装和烧结期间产生的应力，并且可更有效地使可能在陶瓷主体110中产生的声学噪声减弱。

位于陶瓷主体110上的第一外电极131和第二外电极132中的每个在厚度方向上的厚度可比通常情况下的厚度大。通常，随着位于陶瓷主体110上的第一外电极131和第二外电极132中的每个在厚度方向上的厚度的增大，第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙会变得相对易被湿气渗透。

多层陶瓷电子组件包括防水层140，防水层140可响应于第一外电极131和第二外电极132中的每个在厚度方向上的不同厚度而使防水性能进一步集中在易被湿气渗透的部分上，以提高总的防水效率。

图3B是根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的放大侧视图，图4是示出根据本公开中的示例性实施例的防水层的形状的透视图。

参照图3B和图4，根据示例性实施例的多层陶瓷电子组件还可包括防水层140，防水层140被设置为覆盖第三镀层131d和第四镀层132d的两个外侧表面以及陶瓷主体110的表面。

例如，防水层140可包括含硅(Si)的有机/无机化合物以提高耐湿可靠性，并且防水层140可包括含氟(F)的有机/无机成分和聚合物成分。防水层140可使用硅烷偶联剂、硅树脂等来实现，但不限于此，只要防水层140具有防水功能即可。

防水层140可包括被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143、被设置为覆盖陶瓷主体110的表面的部分142以及被设置为覆盖第一外电极131和第二外电极132的部分141。

被设置为覆盖第一外电极131与陶瓷主体110之间的间隙或第二外电极132与陶瓷主体110之间的间隙的部分143具有第一厚度Pa，而被设置为覆盖陶瓷主体110的表面的部分142具有第二厚度Pb。从在其处防水层140的外侧表面与长度方向平行的部分到间隙的在长度方向上的长度为Pc。换句话说，Pa表示从第一镀层和第二镀层与陶瓷主体的至少一个表面相交的角部边缘到所述部分143的倾斜表面的最小距离，Pc表示从所述角部边缘到所述部分143的倾斜表面与覆盖陶瓷主体的表面的部分142之间的相交部分的最小距离。

第一厚度Pa的方向与从在其处防水层140的外侧表面与长度方向平行的部分延伸到被设置为覆盖第一外电极131和第二外电极132的部分141的外侧表面的一点的对角线垂直。例如，所述对角线、第一厚度Pa和从在其处防水层140的外侧表面与长度方向平行的部分到间隙的在长度方向上的长度Pc可形成直角三角形。

多层陶瓷电子组件的防水层140可以以如下这样的方式构造：使得防水功能相对地集中在第一外电极131与陶瓷主体110之间的相对易被湿气渗透的间隙和第二外电极132与陶瓷主体110之间的相对易被湿气渗透的间隙上。

可首先设置被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143的一部分。

然后，被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143的其他部分可与被设置为覆盖第一外电极131和第二外电极132的部分141和被设置为覆盖陶瓷主体110的表面的部分142一体化，以具有均匀的厚度。

因此，由于防水层140的首先设置的部分可被随后设置的部分在朝向间隙的方向上按压，因此间隙可被填充得更致密。结果，多层陶瓷电子组件可更有效地将防水性能集中在相对易被湿气渗透的间隙上。

防水层140的随后设置的部分挤压防水层140的首先设置的部分所沿的方向可通过表(1)、表(2)和表(3)来最优化。

表(1)是在被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143的防水性能高于或等于参考防水性能时根据陶瓷主体110在长度方向上的各个长度L通过组织Pc值来创建的。Pc可以是5.54μm或更大至58.06μm或更小，L可以是1.0mm或更大至3.2mm或更小，但Pc和L不限于此。通过在85度的温度和85％的湿度下同时施加75V电压15小时后测量多层陶瓷电子组件的性能时多层陶瓷电子组件的性能(例如，内部电阻、绝缘性能等)是否比参考性能大来获得防水性能。

表(1)

L(mm)	1.0	1.6	2.0	3.2
					样品1	7.39	13.87	11.94	40.65
样品2	6.63	10.65	14.52	45.16
					样品3	9.57	11.29	15.48	44.19
样品4	5.54	15.48	17.74	48.06
					样品5	6.30	12.90	15.81	58.06
Pc最大值(μm)	9.57	15.48	17.74	58.06
					Pc最小值(μm)	5.54	10.65	11.94	40.65
Pc平均值(μm)	7.09	12.84	15.10	47.23

表(2)是在被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143的防水性能高于或等于参考防水性能时根据陶瓷主体110在长度方向上的各个长度L通过组织Pa值来创建的。Pa可以是3.73μm或更大至30.71μm或更小，L可以是1.0mm或更大至3.2mm或更小，但Pa和L不限于此。在与表(1)的试验条件相同的试验条件下获得所述防水性能。

表(2)

L(mm)	1.0	1.6	2.0	3.2
					Pa最大值(μm)	9.38	12.65	13.37	30.71
Pa最小值(μm)	5.43	5.88	6.47	20.48
					Pa平均值(μm)	6.13	8.14	9.05	24.14

表(3)是根据陶瓷主体110在长度方向上的各个长度L通过组织表(1)的Pa平均值和表(2)的Pc平均值的arcsin函数值来创建的。

表(3)

L(mm)	1.0	1.6	2.0	3.2
					Arcsin(Pa/Pc)	60°	40°	37°	30°

参照表(1)至表(3)，arcsin(Pa/Pc)可以是30度或更大至60度或更小。因此，由于防水层140的首先设置的部分可被随后设置的部分在朝向间隙的方向上挤压，因此间隙可被填充得更致密。结果，多层陶瓷电子组件可更有效地将防水性能集中在相对易被湿气渗透的间隙上。

表(4)是根据陶瓷主体110在长度方向上的各个长度L通过将L值加入到所述反正弦函数值作为变量来创建的。

表(4)

L(mm)	1.0	1.6	2.0	3.2
					(L<sup>2</sup>/1.0mm<sup>2</sup>)×arcsin(Pa/Pc)	60°	50°	52°	55°

参照表(4)，((L²/1.0mm²)×arcsin(Pa/Pc))可以是50度或更大至60度或更小。因此，考虑到陶瓷主体110的长度，由于防水层140的首先设置的部分可被随后设置的部分在朝向间隙的方向上挤压，因此间隙可被填充得更致密。结果，考虑到陶瓷主体110的长度，多层陶瓷电子组件可更有效地将防水性能集中在相对易被湿气渗透的间隙上。

防水层140的厚度越大，防水层140的防水性能越高。此外，防水层140的厚度越小，多层陶瓷电子组件的制造成本和制造时间越少。因此，可适当地设定防水层140的第二厚度Pb。

随着第一厚度Pa增大，防水层140的首先设置的部分被随后设置的部分在朝向间隙的方向上挤压的力会需要更强。此外，第二厚度Pb越大，所述力越强。

因此，当第一厚度Pa与第二厚度Pb的比被最优化时，多层陶瓷电子组件可在响应于不同的防水性能而不同地设计防水性能的同时有效地集中间隙的防水性能。

表(5)是在被设置为覆盖第一外电极131与陶瓷主体110之间的间隙和第二外电极132与陶瓷主体110之间的间隙的部分143的防水性能高于或等于参考防水性能时根据陶瓷主体110在长度方向上的各个长度L通过组织Pb值和Pa/Pb值来创建的。Pb可以是0.1μm或更大至1.0μm或更小，但不限于此。在与表(1)中的试验条件相同的试验条件下获得所述防水性能。

表(5)

L(mm)	1.0	1.6	2.0	3.2
					Pb最大值(μm)	1.0	1.0	1.0	1.0
Pb最小值(μm)	0.1	0.1	0.1	0.1
					Pa/Pb最大值	111	127	134	307
Pa/Pb最小值	4	6	6	20

参照表(2)和表(5)，当Pb具有最小值时，多层陶瓷电子组件可在Pa/Pb为111或更小时针对表(5)的所有L值具有高的间隙防水性能。

参照表(2)和表(5)，当Pb具有最大值时，多层陶瓷电子组件可在Pa/Pb为20或更大时针对表(5)的所有L值具有高的间隙防水性能。

因此，多层陶瓷电子元件可在Pa/Pb为20或更大至111或更小时针对表(5)的所有L值具有高的间隙防水性能。

表(6)是根据陶瓷主体110在长度方向上的各个长度L通过将L值加入到Pb值和Pa/Pb值作为变量来创建的。

表(6)

L(mm)	1.0	1.6	2.0	3.2
					Pa/Pb最大值×(1.0mm/L)	111	79.375	67	95.9375
Pa/Pb最小值×(1.0mm/L)	4	3.75	3	6.25

参照表(6)，当Pb具有最小值时，多层陶瓷电子组件可在((Pa/Pb)×(1.0mm/L))为67或更小时考虑到L值而针对表(6)的所有L值具有高的间隙防水性能。

参照表(6)，当Pb具有最大值时，多层陶瓷电子组件可在((Pa/Pb)×(1.0mm/L))为6.25或更大时考虑到L值而针对表(6)的所有L值具有高的间隙防水性能。

因此，多层陶瓷电子组件可在((Pa/Pb)×(1.0mm/L))为6.25或更大至67或更小时考虑到L值而针对表(6)的所有L值具有高的间隙防水性能。

图5A是根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的间隙覆盖件的扫描电子显微镜(SEM)图像，图5B是根据本公开中的示例性实施例的多层陶瓷电子组件的防水层的陶瓷主体覆盖部的SEM图像。

参照图5A和图5B，防水层可覆盖第三镀层Sn和第四镀层Sn，防水层140的首先设置的部分的涂层可被随后设置的部分Pt depot.在朝向间隙的方向上挤压。

因此，防水层可包括被设置为覆盖第三镀层Sn与陶瓷主体之间的间隙和第四镀层Sn与陶瓷主体之间的间隙的部分，所述部分具有随着越接近间隙而越高的密度。

此外，防水层的被设置为覆盖第三镀层Sn和第四镀层Sn与陶瓷主体之间的间隙的部分可具有从被设置为覆盖陶瓷主体的表面的部分的内侧表面(或一端)到被设置为覆盖第三镀层和第四镀层的外侧表面的部分的内侧表面(或一端)的连续表面。

根据示例性实施例，多层陶瓷电子组件可将防水性能进一步集中在易被湿气渗透的部分上，以提高总的防水效率。

虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员而言将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (14)

1.一种多层陶瓷电子组件，包括：

陶瓷主体，包括介电层以及在堆叠方向上交替地层叠的第一内电极和第二内电极，且所述介电层介于所述第一内电极和所述第二内电极之间，所述第一内电极和所述第二内电极分别暴露于所述陶瓷主体在与所述堆叠方向垂直的长度方向上的第一外表面和第二外表面；

第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外表面和所述第二外表面上以分别电连接到所述第一内电极和所述第二内电极，所述第一外电极包括具有与所述陶瓷主体的所述第一外表面接触的至少一部分的第一基础电极层以及覆盖所述第一基础电极层的第一镀层，所述第二外电极包括具有与所述陶瓷主体的所述第二外表面接触的至少一部分的第二基础电极层以及覆盖所述第二基础电极层的第二镀层；以及

防水层，包括覆盖所述第一镀层和所述第二镀层的外表面的第一部分和覆盖所述陶瓷主体的至少一个表面的第二部分，

其中，所述防水层还包括覆盖所述陶瓷主体与所述第一镀层之间的间隙和所述陶瓷主体与所述第二镀层之间的间隙的第三部分，并且

其中，arcsin(Pa/Pc)是所述第三部分的倾斜表面相对于所述陶瓷主体的被所述第二部分覆盖的所述至少一个表面的角，arcsin(Pa/Pc)为30度或更大且60度或更小，其中，Pa表示从所述第一镀层和所述第二镀层与所述陶瓷主体的所述至少一个表面相交的角部边缘到所述第三部分的所述倾斜表面的最小距离，Pc表示从所述角部边缘到所述第三部分的所述倾斜表面与覆盖所述陶瓷主体的所述至少一个表面的所述第二部分之间的相交部分的最小距离。

2.根据权利要求1所述的多层陶瓷电子组件，其中，((L²/1.0mm²)×arcsin(Pa/Pc))是50度或更大且60度或更小，其中，L表示所述陶瓷主体在所述长度方向上的长度。

3.根据权利要求2所述的多层陶瓷电子组件，其中，Pa是3.73μm或更大且30.71μm或更小，

Pc是5.54μm或更大且58.06μm或更小，并且

L是1.0mm或更大且3.2mm或更小。

4.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一外电极还包括设置在所述第一基础电极层与所述第一镀层之间的第一导电树脂层，所述第二外电极还包括设置在所述第二基础电极层与所述第二镀层之间的第二导电树脂层，并且

所述第一导电树脂层和所述第二导电树脂层中的每个具有在所述长度方向上延伸的至少一部分，以与所述陶瓷主体的所述至少一个表面接触。

5.根据权利要求4所述的多层陶瓷电子组件，其中，所述第一基础电极层和所述第二基础电极层中的每个沿着所述陶瓷主体的长度方向延伸，并且

位于所述陶瓷主体上的所述第一导电树脂层和所述第二导电树脂层中的每个在厚度方向上具有比位于所述陶瓷主体上的所述第一基础电极层和所述第二基础电极层中的每个在厚度方向上的厚度大的厚度。

6.根据权利要求1所述的多层陶瓷电子组件，其中，Pa/Pb为20或更大且111或更小，其中，Pb表示所述防水层的覆盖所述陶瓷主体的所述至少一个表面的所述第二部分的厚度。

7.根据权利要求6所述的多层陶瓷电子组件，其中，((Pa/Pb)×(1.0mm/L))为6.25或更大且67或更小。

8.根据权利要求1所述的多层陶瓷电子组件，其中，随着所述第三部分越接近所述间隙，所述防水层的覆盖所述陶瓷主体与所述第一镀层之间的所述间隙和所述陶瓷主体与所述第二镀层之间的所述间隙的所述第三部分具有越高的密度。

9.根据权利要求1所述的多层陶瓷电子组件，其中，所述防水层的覆盖所述陶瓷主体与所述第一镀层之间的所述间隙和所述陶瓷主体与所述第二镀层之间的所述间隙的所述第三部分具有从所述防水层的覆盖所述陶瓷主体的所述至少一个表面的所述第二部分的一端到所述防水层的覆盖所述第一镀层和所述第二镀层的所述外表面的所述第一部分的一端的连续表面。

10.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极之间的距离是所述第一内电极和所述第二内电极中的每个的平均厚度的两倍或更大。

11.根据权利要求1所述的多层陶瓷电子组件，其中，所述防水层包括含硅的有机/无机化合物或含氟的有机/无机成分和聚合物成分。

12.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一外电极包括被设置为覆盖所述第一镀层的第三镀层，所述第二外电极包括设置为覆盖所述第二镀层的第四镀层，并且

其中，所述第三镀层设置在所述防水层和所述第一镀层之间，所述第四镀层设置在所述防水层和所述第二镀层之间。

13.根据权利要求12所述的多层陶瓷电子组件，其中，所述第一镀层和所述第二镀层包括镍，所述第三镀层和所述第四镀层包括锡。

14.一种多层陶瓷电子组件封装件，所述多层陶瓷电子组件封装件包括根据权利要求1-13中任一项所述的多层陶瓷电子组件，其中，所述多层陶瓷电子组件封装件还包括板以及设置在所述板上的第一电极焊盘和第二电极焊盘，并且

其中，所述多层陶瓷电子组件的所述第一外电极和所述第二外电极分别安装在所述第一电极焊盘和所述第二电极焊盘上。