JP2023094511A - 積層型キャパシタ - Google Patents
積層型キャパシタ Download PDFInfo
- Publication number
- JP2023094511A JP2023094511A JP2022083323A JP2022083323A JP2023094511A JP 2023094511 A JP2023094511 A JP 2023094511A JP 2022083323 A JP2022083323 A JP 2022083323A JP 2022083323 A JP2022083323 A JP 2022083323A JP 2023094511 A JP2023094511 A JP 2023094511A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- internal
- electrode
- electrodes
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】高電圧環境で長い寿命を有する積層型キャパシタを提供する。
【解決手段】積層型キャパシタは、第1内部電極121と第2内部電極122が誘電体層111を挟んで第1方向に交互に積層された容量領域を含む本体110と、各内部電極に夫々連結されるように互いに離隔して本体に配置された第1外部電極131及び第2外部電極132と、を含む。第1内部電極の一部分と第2内部電極の一部分は、T方向に互いに重畳し、容量領域は、第1外部電極に連結される第3内部電極123と、第2外部電極に連結される第4内部電極124と、第1外部電極及び第2外部電極に連結されず第3内部電極及び第4内部電極の夫々の一部分に第1方向に互いに重畳する第5内部電極125と、を含む。容量領域において第1外部電極から第1方向に最も近い内部電極は第3内部電極であり、容量領域において第2外部電極から第1方向に最も近い内部電極は第4内部電極である。
【選択図】図4
【解決手段】積層型キャパシタは、第1内部電極121と第2内部電極122が誘電体層111を挟んで第1方向に交互に積層された容量領域を含む本体110と、各内部電極に夫々連結されるように互いに離隔して本体に配置された第1外部電極131及び第2外部電極132と、を含む。第1内部電極の一部分と第2内部電極の一部分は、T方向に互いに重畳し、容量領域は、第1外部電極に連結される第3内部電極123と、第2外部電極に連結される第4内部電極124と、第1外部電極及び第2外部電極に連結されず第3内部電極及び第4内部電極の夫々の一部分に第1方向に互いに重畳する第5内部電極125と、を含む。容量領域において第1外部電極から第1方向に最も近い内部電極は第3内部電極であり、容量領域において第2外部電極から第1方向に最も近い内部電極は第4内部電極である。
【選択図】図4
Description
本発明は、積層型キャパシタに関するものである。
積層型キャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、PDA、携帯電話などの電子機器部品として広く用いられており、高信頼性、高強度特性を有しているため、電気機器(車両を含む)部品としても広く用いられている。
積層型キャパシタが電子機器に用いられる場合、積層型キャパシタは小型化されることがあり、積層型キャパシタの体積に比べて大きい静電容量を有することがさらに重要となる。体積に比べて大きい静電容量を形成するのに有利な構造の積層型キャパシタの信頼性を確保する難易度は高くなる可能性がある。
また、積層型キャパシタが電気機器に用いられる場合、積層型キャパシタは過酷な環境(例:高電圧、高温)に露出する可能性が高くなり、過酷な環境で信頼性を確保し難くなるおそれがある。
本発明は、積層型キャパシタを提供する。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が少なくとも一つの誘電体層を挟んで第1方向に交互に積層された容量領域を含む本体と、上記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第1及び第2外部電極とを含み、上記少なくとも一つの第1内部電極の一部分と上記少なくとも一つの第2内部電極の一部分は、上記第1方向に互いに重畳し、上記容量領域は、上記第1外部電極に連結される第3内部電極と、上記第2外部電極に連結される第4内部電極と、上記第1及び第2外部電極に連結されず上記第3及び第4内部電極のそれぞれの一部分に上記第1方向に互いに重畳する第5内部電極とをさらに含み、上記容量領域において上記第1外部電極から上記第1方向に最も近い内部電極は上記第3内部電極であり、上記容量領域において上記第2外部電極から上記第1方向に最も近い内部電極は上記第4内部電極であることができる。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が少なくとも一つの誘電体層を挟んで第1方向に交互に積層された容量領域を含む本体と、上記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第1及び第2外部電極とを含み、上記少なくとも一つの第1内部電極の一部分と上記少なくとも一つの第2内部電極の一部分は、上記第1方向に互いに重畳し、上記容量領域は、上記第1外部電極に連結される第3内部電極と、上記第2外部電極に連結される第4内部電極と、上記第1及び第2外部電極に連結されず上記第3及び第4内部電極のそれぞれの一部分に上記第1方向に互いに重畳する第5内部電極とをさらに含み、上記容量領域において上記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が互いに静電容量を形成する領域は、上記容量領域において上記第3、第4及び第5内部電極が互いに静電容量を形成する複数の領域の間に配置され、上記複数の領域の総厚さよりさらに厚いことができる。
本発明の一実施形態による積層型キャパシタは、外部電極に高電圧が印加されることによる大きい電界を効率的に分散させることができるため、高い有効定格電圧を有するのに有利であるか、高電圧環境で長い寿命を有するのに有利であるか、小型化により重要となる信頼性の確保に有利である。
本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内の機能が同一である構成要素は、同一参照符号を用いて説明する。
明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図面上に示されているX、Y、及びZはそれぞれ、長さ方向、幅方向、及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向(または第1方向)と同一の概念として用いられる。
以下では、本発明の一実施形態による積層型キャパシタを説明するが、特に積層セラミックキャパシタ(Multi-layer ceramic capacitor、MLCC)として説明するが、これに制限されるものではない。
図1は、本発明の一実施形態による積層型キャパシタが基板に実装された構造を示した斜視図であり、図2は、本発明の一実施形態による積層型キャパシタの本体の内部を示した斜視図であり、図3は、本発明の一実施形態による積層型キャパシタをL方向の観点で示した断面図であり、図4は、本発明の一実施形態による積層型キャパシタをW方向の観点で示した断面図である。
図1、図2、図3及び図4を参照すると、本発明の一実施形態による積層型キャパシタ100は、本体110、第1外部電極131及び第2外部電極132を含むことができる。
本体110は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が少なくとも一つの誘電体層111を挟んで第1方向(例:T方向)に交互に積層された積層構造を含むことができる。
例えば、本体110は、積層構造の焼成によりセラミック本体で構成されることができる。ここで、本体110に配置された少なくとも一つの誘電体層111は焼結された状態であり、隣接する誘電体層間の境界は走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認し難いほど一体化されることができる。
例えば、本体110は、長さ方向(L)の両側面、幅方向(W)の両側面及び厚さ方向(T)の両側面を有する六面体で形成されることができ、上記六面体の角及び/またはコーナーが研磨されることによって丸い形であることができる。但し、本体110の形状、寸法及び誘電体層111の積層数が本実施形態の図示に限定されるものではない。
少なくとも一つの誘電体層111は、その厚さを積層型キャパシタ100の容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えばチタン酸バリウム(BaTiO3)系粉末を含むことができるが、本発明がこれに限定されるものではない。また、積層型キャパシタ100の要求規格に応じて、セラミック粉末に多様なセラミック添加剤(例:MgO、Al2O3、SiO2、ZnO)、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
少なくとも一つの誘電体層111の形成に用いられるセラミック粉末の平均粒径は特に制限されず、積層型キャパシタ100の要求規格(例:電子機器用キャパシタのように小型化及び/または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び/または強い強度が要求されるなど)により調節されることができるが、例えば、400nm以下に調節されることができる。
例えば、少なくとも一つの誘電体層111は、チタン酸バリウム(BaTiO3)などのパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックシートを設けることで形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状に作製することにより形成されることができるが、これに限定されない。
少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向(例:T方向)に沿って本体110の長さ方向(L)の一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層により互いに電気的に絶縁されることができる。
例えば、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122のそれぞれは、粒子平均大きさが0.1~0.2μmであり、40~50重量%の導電性金属粉末を含む内部電極用導電性ペーストにより形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)、または白金(Pt)などの単独またはこれらの合金であることができるが、本発明がこれに限定されるものではない。
例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などで塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法、グラビア印刷法及びインクジェット印刷法などを使用することができるが、本発明がこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを200~300層積層し、圧着、焼成することにより、本体110を作製することができる。
積層型キャパシタ100の静電容量は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の積層方向(例:T方向)の重畳面積に比例し、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との総積層数に比例し、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の間隔に反比例することができる。上記間隔は少なくとも一つの誘電体層111のそれぞれの厚さと実質的に同一であることができる。
積層型キャパシタ100は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の間隔が短いほど、厚さに比べてより大きい静電容量を有することができる。一方、積層型キャパシタ100の耐電圧は、上記間隔が長いほど高いことができる。よって、上記間隔は、積層型キャパシタ100の要求規格(例:電子機器用キャパシタのように小型化及び/または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び/または強い強度が要求されるなど)によって調節されることができる。少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122のそれぞれの厚さも、上記間隔の影響を受けることができる。
例えば、積層型キャパシタ100は、高い耐電圧特性及び/または強い強度が要求される場合に、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の間隔がそれぞれの厚さの2倍を超えるように設計されることができる。例えば、積層型キャパシタ100は、小型化及び/または高容量が要求される場合に、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122のそれぞれの厚さが0.4μm以下であり、総積層数が400層以上となるように設計されることができる。
第1及び第2外部電極131、132は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122にそれぞれ連結されるように互いに離隔して本体110に配置されることができる。
例えば、第1及び第2外部電極131、132のそれぞれは、金属成分が含まれたペーストにディッピング(dipping)する方法、導電性ペーストを印刷する方法、シート(Sheet)転写、パッド(Pad)転写方法、スパッタめっきまたは電解めっきなどで形成されることができる。例えば、第1及び第2外部電極131、132は、上記ペーストが焼成されることにより形成された焼成層と、上記焼成層の外面に形成されためっき層を含むことができ、上記焼成層と上記めっき層との間に導電性樹脂層をさらに含むことができる。例えば、上記導電性樹脂層は、エポキシのような熱硬化性樹脂に導電性粒子が含有されることにより形成されることができる。上記金属成分は、銅(Cu)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉛(Pb)、スズ(Sn)などの単独またはこれらの合金であることができるが、これに限定されない。
積層型キャパシタ100は、基板210に実装または組み込まれることができ、第1及び第2外部電極131、132を通じて基板210上の第1及び第2パッド221、222に連結されることで、基板210に電気的に連結された回路(例:集積回路、プロセッサ)に電気的に連結されることができる。
はんだ230は、積層型キャパシタ100の第1及び第2外部電極131、132が基板210の第1及び第2パッド221、222上に載せられた状態で、リフロー(reflow)工程を通じて第1及び第2外部電極131、132と第1及び第2パッド221、222に接するように配置されて、これらを固着させることができる。はんだ230は、第1及び第2外部電極131、132に含有されることができる銅(Cu)より低い溶融点を有することができ、スズ(Sn)またはスズ系合金を含むことができる。
図2、図3及び図4を参照すると、本体110は、上部カバー層112、下部カバー層113、サイドマージン部114及び容量領域116のうち少なくとも一つを含むことができる。設計によって、本体110の表面の一部分はコーティング層150によってカバーされることができる。
コーティング層150は、上部及び下部カバー層112、113の外面をカバーすることができ、設計によって第1及び第2外部電極131、132の一部分及び/またはサイドマージン部114の外面をさらにカバーすることができる。例えば、コーティング層150は、本体110の耐湿信頼性を向上するために、Siを含む有/無機系化合物で構成されることができ、フッ素(F)を含む有/無機物及びポリマー成分で構成されることができる。例えば、コーティング層150は、抜水性能を有するようにシランカップリング剤、シリコン-レジンで実現されることができる。
上部及び下部カバー層112、113は、第1方向(例:T方向)に容量領域116を挟んで配置され、上部及び下部カバー層112、113のそれぞれは少なくとも一つの誘電体層111のそれぞれよりさらに厚いことができる。
上部及び下部カバー層112、113は、外部環境要素(例:水分、めっき液、異物)が容量領域116に浸透することを防ぐことができ、本体110を外部衝撃から保護することができ、本体110の曲げ強度も向上させることができる。
例えば、上部及び下部カバー層112、113及び/またはサイドマージン部114は、少なくとも一つの誘電体層111と同一の材料(例:チタン酸バリウム系セラミック材料)や他の材料(例:エポキシ樹脂のような熱硬化性樹脂)を含むことができる。
サイドマージン部114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122の境界線と本体110の第2方向(例:W方向)表面の間を含むことができる。すなわち、サイドマージン部114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極121に第1方向(例:T方向)に重畳しなくてよい。サイドマージン部114の一部と他の一部は、第2方向(例:W方向)に容量領域116を挟んで配置されることができる。
サイドマージン部114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が本体110において第2方向(例:W方向)の表面に露出することを防ぐことができるため、外部環境要素(例:水分、めっき液、異物)が第2方向(例:W方向)の表面を通じて少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122に浸透することを防止することができ、積層型キャパシタ100の信頼性及び寿命を向上させることができる。また、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122は、サイドマージン部114により第2方向に効率的に拡張して形成されることができるため、サイドマージン部114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との重畳面積を広げて積層型キャパシタ100の静電容量の向上にも寄与することができる。
容量領域116は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間を含むことができるため、積層型キャパシタ100の静電容量を形成することができる。
容量領域116は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が少なくとも一つの誘電体層111を挟んで第1方向(例:T方向)に交互に積層された積層構造を含むことができ、上記積層構造と同一のサイズを有することができる。
図2、図3及び図4を参照すると、容量領域116は、第1外部電極131に連結される第3内部電極123と、第2外部電極132に連結される第4内部電極124と、第1及び第2外部電極131、132に連結されず第3及び第4内部電極123、124のそれぞれの一部分に第1方向(例:T方向)に互いに重畳する第5内部電極125とをさらに含むことができる。
第3内部電極123と第5内部電極125との間の第1方向(例:T方向)の重畳面積は、第3及び第5内部電極123、125が形成する第1付加静電容量の基盤になることができ、第4内部電極124と第5内部電極125との間の第1方向(例:T方向)の重畳面積は、第4及び第5内部電極124、125が形成する第2付加静電容量の基盤になることができる。
図4及び図5を参照すると、第1及び第2付加静電容量は、第1及び第2外部電極131、132の間に直列で提供されることができる。第1及び第2外部電極131、132の間にV電圧が印加される場合、第3及び第5内部電極123、125の間の電圧はVの半分であることができ、第4及び第5内部電極124、125の間の電圧はVの半分であることができる。一方、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の電圧はVであることができる。
第1外部電極131に連結されない内部電極である少なくとも一つの第2内部電極122、第4及び第5内部電極124、125は、第1外部電極131に向かう方向に電場を形成することができ、形成される電場の大きさは少なくとも一つの第2内部電極122、第4及び第5内部電極124、125にかかる電圧に比例することができる。第2外部電極132に連結されない内部電極である少なくとも一つの第1内部電極121、第3及び第5内部電極123、125は、第2外部電極132に向かう方向に電場を形成することができ、形成される電場の大きさは少なくとも一つの第1内部電極121、第3及び第5内部電極123、125にかかる電圧に比例することができる。
外部電極と内部電極の間に形成される電場は、本体110において上記電場が形成された位置に含有される材料のそれぞれの電子(electron)の偏向性を付与することができる。当該材料の絶縁性は、上記電子の偏向性に対して恒常性を維持する性能として解釈されることができ、上記恒常性は、上記電子の偏向性が強く持続的に付与される場合に徐々に低下する可能性がある。本体110の不良(例:crack、burntなど)の可能性は、上記恒常性が低下するほど高くなり得る。本体110の信頼性は、本体110の短期不良可能性及び長期不良可能性が低いほど高い可能性があるため、本体110の信頼性の向上は、上記恒常性が低下する速度を減らすことができる。
したがって、外部電極と内部電極の間に形成される電場が小さいほど、本体110において上記電場が形成される位置の信頼性は向上されることができる。第3及び第5内部電極123、125の間の電圧と第4及び第5内部電極124、125の間の電圧のそれぞれが少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間の電圧の半分であることができるため、第3、第4及び第5内部電極123、124、125から第1及び第2外部電極131、132に向かう電場の大きさも、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122から第1及び第2外部電極131、132に向かう電場の大きさの半分であることができるため、第3、第4及び第5内部電極123、124、125は、本体110の信頼性の向上にさらに有利であることができる。
しかし、同一の積層数を基準として、第3、第4及び第5内部電極123、124、125が形成する第1及び第2付加静電容量が互いに直列で連結されるため、第1及び第2付加静電容量は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が形成する静電容量より小さいことができる。
したがって、第3、第4及び第5内部電極123、124、125は、第1及び第2外部電極131、132に向かう電場の形成が本体110の信頼性にさらに大きい影響を与える位置に配置される場合、容量領域116は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122に基づく大きい静電容量と第3、第4及び第5内部電極123、124、125に基づく高い信頼性のいずれも得ることができる。
容量領域116において、第1及び第2外部電極131、132から第1方向(例:T方向)に最も近い内部電極と第1及び第2外部電極131、132の間の部分は、他の部分に比べて相対的に本体110の信頼性にさらに大きい影響を与えることができる。第1及び第2外部電極131、132において本体110の第1方向(例:T方向)に配置された部分(ベンディング部(bending portion)と定義されることができる)が第1及び第2外部電極131、132の縁にさらに近いことができ、第1及び第2外部電極131、132の縁は幾何学的に近い内部電極と形成する電場のボトルネックである可能性が高いためである。
容量領域116において、第1及び第2外部電極131、132から第1方向(例:T方向)に最も近い内部電極は、第3、第4及び第5内部電極123、124、125のいずれか一つであることができる。
これにより、第3、第4及び第5内部電極123、124、125と第1及び第2外部電極131、132が形成する電場が本体110の信頼性に与える影響を効率的に減らすことができ、第3、第4及び第5内部電極123、124、125の追加による容量領域116の単位体積に対する静電容量も大きく確保されることができる。
容量領域116の内部電極と第1及び第2外部電極131、132の間の電場が本体110の信頼性に与える影響は、第1及び第2外部電極131、132に印加される電圧が高いか、本体110が小さいか、本体110が単位体積に対する静電容量を高めるのに有利な構造(例:上部カバー層、下部カバー層、サイドマージン部の厚さ減少)であるほど大きいことができる。本発明の一実施形態による積層型キャパシタ100が電気(electric)機器に使用される場合、第1及び第2外部電極131、132に印加される電圧は高いことができる。本発明の一実施形態による積層型キャパシタ100が電子(electronic)機器に使用される場合、本体110自体も小さくなることができ、本体110が単位体積に対する静電容量を高めるのに有利な構造に近くなることができる。
本発明の一実施形態による積層型キャパシタ100において容量領域116の内部電極と第1及び第2外部電極131、132の間の電場が本体110の信頼性に与える影響を効率的に減らすことは、積層型キャパシタ100が電気機器に効率的に使用されるように有効定格電圧を効率的に高められること、及び積層型キャパシタ100が電子機器に効率的に使用されるように信頼性を確保しつつ小型化に有利なことのいずれも含むことができる。
例えば、容量領域116において第1外部電極131から第1方向(例:T方向)に最も近い内部電極は第3内部電極123であり、容量領域116において第2外部電極132から第1方向(例:T方向)に最も近い内部電極は第4内部電極124であることができる。
第1外部電極131と第3内部電極123は同一電圧であることができ、第2外部電極132と第4内部電極124は同一電圧であることができる。これにより、第1外部電極131に最も近い第3内部電極123は、第1外部電極131と容量領域116の間の電場形成経路の一部を塞ぐことができ、第2外部電極132に最も近い第4内部電極124は、第2外部電極132と容量領域116の間の電場形成経路の一部を塞ぐことができる。よって、容量領域116の内部電極と第1及び第2外部電極131、132の間の電場が本体110の信頼性に与える影響は、さらに効率的に減ることができる。
ここで、第1及び第2外部電極131、132と電場を形成する内部電極は第5内部電極125であることができ、上記電場の形成経路は第1方向のような最短経路よりさらに迂回する構造であることができる。上記電場の形成経路がさらに迂回するほど、容量領域116の内部電極と第1及び第2外部電極131、132の間の電場が本体110の信頼性に与える影響はさらに効率的に減ることができる。
図3を参照すると、第5内部電極125の幅(または、W方向長さ)は、第3及び第4内部電極123、124のそれぞれの幅(または、W方向長さ)より狭いことができる。これにより、第3及び第4内部電極123、124は、第1及び第2外部電極131、132と第5内部電極125の間の電場形成経路はさらに迂回することができるため、容量領域116の内部電極と第1及び第2外部電極131、132の間の電場が本体110の信頼性に与える影響はさらに効率的に減ることができる。
容量領域116において、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が互いに静電容量を形成する領域の厚さ(T1-a)が静電容量に与える影響は、上記複数の領域の総厚さ(a=a1+a2)が第3、第4及び第5内部電極123、124、125の信頼性の向上性能に与える影響よりさらに大きいことができる。
したがって、容量領域116において少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が互いに静電容量を形成する領域は、容量領域116において第3、第4及び第5内部電極123、124、125が互いに静電容量を形成する複数の領域の間に配置され、上記複数の領域の総厚さ(a=a1+a2)よりさらに厚いことができる。これにより、本発明の一実施形態による積層型キャパシタ100は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122に基づく大きい静電容量と、第3、第4及び第5内部電極123、124、125に基づく高い信頼性を全般的に効率的に得ることができる。
例えば、第3及び第4内部電極123、124のそれぞれの個数は複数であることができ、第5内部電極125の個数より多くてよい。これにより、少なくとも一つの第1内部電極121または少なくとも一つの第2内部電極122に最も近い第3及び第4内部電極123、124は、少なくとも一つの第1内部電極121または少なくとも一つの第2内部電極122に最も近い第5内部電極125に比べて本体110の中心にさらに隣接することができる。
例えば、第1及び第2外部電極131、132が向かい合う方向(例:L方向)において、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122のそれぞれの長さは、本体110の長さの半分超であり、第3及び第4内部電極123、124のそれぞれの長さは、本体110の長さの半分未満であることができる。
これにより、第3及び第4内部電極123、124の間にギャップ(gap)を形成することができ、上記ギャップにおいて、少なくとも一つの第1内部電極121と第2外部電極132の間のギャップと、少なくとも一つの第2内部電極122と第1外部電極131の間のギャップが本体110のL方向縁に近い本体110の構造の全般的なギャップの配置均衡性を高めることができる。これにより、本体110の積層安定性(例:剥離(delamination)可能性を減少する性能)はさらに向上されることができる。
図4を参照すると、第1及び第2外部電極131、132のうち少なくとも一つは、樹脂を含有する導電性樹脂層131b、132bと、導電性樹脂層131b、132bと本体110の間に配置され、導電性樹脂層131b、132bよりさらに高い伝導性を有するベース電極層131a、132aと、第1及び第2外部電極131、132のうち一つの外面を提供するめっき層131c、132cのうち少なくとも一つを含むことができる。
例えば、ベース電極層131a、132aは、本体110の一部分が金属材料及び/またはガラスフリット(frit)が含まれたペーストにディッピングされるか、本体110の一部分に上記ペーストが印刷された状態で焼成されることにより形成されることができ、シート(Sheet)転写、パッド(Pad)転写方式によって形成されることができる。上記金属材料は、本体110に対する電気的連結性を向上させるために銅(Cu)であることができるが、これに限定されない。例えば、上記金属材料は、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)及び鉛(Pb)のうち少なくとも一つを含むことができ、本体110内の内部電極の金属材料によって変わることもできる。
例えば、めっき層131c、132cは、スパッタまたは電解めっき(Electric Deposition)によって形成されることができるが、これに限定されない。例えば、めっき層131c、132cは、ニッケル(Ni)を含有する内側めっき層とスズ(Sn)を含有する外側めっき層とを含むことができる。
例えば、導電性樹脂層131b、132bは、エポキシ(epoxy)のような熱硬化性樹脂と複数の導電性粒子(例:ベース電極層の金属材料と同一)を含むことができる。但し、上記熱硬化性樹脂に限定されず、導電性樹脂層131b、132bは、ビスフェノールA樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂またはこれらの誘導体のうち分子量が小さくて常温で液相である樹脂を含むこともできる。
導電性樹脂層131b、132bは、第1及び第2外部電極131、132の外部衝撃に対する耐久性を向上させるか、外部の水分やめっき液が本体110に浸透することを防ぐことができる。よって、導電性樹脂層131b、132bは、第1及び第2外部電極131、132が過酷な環境に晒されても第1及び第2外部電極131、132の信頼性が低下する速度を減らすことができる。積層型キャパシタ100は、電子機器に使用される場合に相対的に過酷な環境に晒される可能性が高いおそれがある。
第1及び第2外部電極131、132は、ベース電極層131a、132a、導電性樹脂層131b、132b及びめっき層131c、132cを含む場合に過酷な環境に晒される可能性が高いおそれがある。過酷な環境である可能性が高いほど、第1及び第2外部電極131、132に印加される電圧が高い可能性も高い。本発明の一実施形態による積層型キャパシタ100は、第1及び第2外部電極131、132に高電圧が印加されても高い信頼性を維持するのに有利である。
一方、本発明の一実施形態による積層型キャパシタ100が電子機器に使用されるのに有利に小型化される場合、上部カバー層112及び/または下部カバー層113も少なくとも一つの誘電体層111の材料(例:チタン酸バリウムセラミック材料)と同一の材料を含有することができ、本体110の構造的信頼性は高くなることができる。本発明の一実施形態による積層型キャパシタ100は、上部カバー層112及び/または下部カバー層113に電場(外部電極と内部電極の間)が集中されることを減らすことができるため、小型化されながらも高い信頼性を確保することができる。本体110の厚さ(T2)は、本体110の小型化により薄くなることができる。
図6は、図4の本体のT1に対するaの割合の変化による信頼性を示したグラフである。
図4及び図6を参照すると、図6のsheet Tは、図4の本体110の厚さ(T2)から容量領域116の厚さ(T1)を引いた値であることができ、図4のaは、図6のFloating T(マイクロメーター単位)であることができる。図6のMTTFは、積層型キャパシタの信頼性に対応することができる。
積層型キャパシタが総厚さに比べて大きい静電容量を確保するために、sheet Tはaが大きくなるにつれて薄くなることができるが、これに限定されない。
信頼性に対応するMTTFは、aが大きくなるほど高くなってよく、MTTFの変化傾きは、aがT1の5%である時に傾きが急であってよい。
aが大きすぎる場合、sheet Tは薄くなる可能性があるため、MTTFは小さくなってよく、MTTFの変化傾きはaがT1の30%である時に傾きが急であってよい。
MTTFが最も高い場合のaは、T1の17.5%であってよい。
したがって、容量領域116において、第3、第4及び第5内部電極123、124、125が互いに静電容量を形成する領域の厚さ(a=a1+a2)は、容量領域116全体の厚さ(T1)に比べて0.05倍以上0.3倍以下であってよい。これにより、本発明の一実施形態による積層型キャパシタ100は、大きい静電容量を確保(Sheet T関連)しながらも信頼性(MTTF対応)を効率的に高めることができる。
厚さ(a1、a2、T1、T2)は、本体110の中心を含むLT平面で本体110を切断または研磨(W方向)した後に露出するLT断面において、厚さ(a1、a2、T1、T2)に該当する部分の平均厚さとして測定されることができる。例えば、LT断面は、TEM(透過型電子顕微鏡)、AFM(原子間力顕微鏡)、SEM(走査型電子顕微鏡)、光学顕微鏡及び表面プロファイラ(surface profiler)のうち少なくとも一つを使用した分析に適用されることができ、厚さ(a1、a2、T1、T2)は、上記分析によって得られるイメージに対して目視で確認、またはイメージ処理(例:ピクセルの色相や明度に基づくピクセルの識別、ピクセルの識別効率のためのピクセル値のフィルタリング、識別されたピクセル間の距離積分など)によって測定されることができる。
図7は、図6のMTTFと信頼性との関係を示すグラフである。
図7を参照すると、高電圧(例:325V)が第1及び第2外部電極の間に印加され、所定の温度(例:155度、165度、175度)状態の積層型キャパシタサンプルは、時間経過につれて正常状態から故障状態に変わり、図7の縦軸は上記サンプルのうち横軸の時間ほど経過した状態から故障状態に変わる割合を示す。
MTTFは平均故障時間(Mean Time to Failure)の略字であるため、上記割合が50%の時の時間である。上記時間が長いほど、積層型キャパシタサンプルは、過酷な環境(例:高電圧、高温)でも恒常性をよく維持することができ、高い信頼性を有することができる。
図6のMTTFは、1000Vの高電圧が第1及び第2外部電極の間に印加され、105度の温度状態の積層型キャパシタサンプルで測定された。
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
100: 積層型キャパシタ
110: 本体(body)
111: 誘電体層
112: 上部カバー層
113: 下部カバー層
114: サイドマージン部
116: 容量領域
121: 第1内部電極
122: 第2内部電極
123: 第3内部電極
124: 第4内部電極
125: 第5内部電極
131: 第1外部電極
132: 第2外部電極
150: コーティング層
a:容量領域において第3、第4及び第5内部電極が互いに静電容量を形成する領域
a1、a2:容量領域において第3、第4及び第5内部電極が互いに静電容量を形成する複数の領域
T1:容量領域全体の厚さ
T2:本体全体の厚さ
110: 本体(body)
111: 誘電体層
112: 上部カバー層
113: 下部カバー層
114: サイドマージン部
116: 容量領域
121: 第1内部電極
122: 第2内部電極
123: 第3内部電極
124: 第4内部電極
125: 第5内部電極
131: 第1外部電極
132: 第2外部電極
150: コーティング層
a:容量領域において第3、第4及び第5内部電極が互いに静電容量を形成する領域
a1、a2:容量領域において第3、第4及び第5内部電極が互いに静電容量を形成する複数の領域
T1:容量領域全体の厚さ
T2:本体全体の厚さ
Claims (14)
- 少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が少なくとも一つの誘電体層を挟んで第1方向に交互に積層された容量領域を含む本体と、
前記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第1及び第2外部電極とを含み、
前記少なくとも一つの第1内部電極の一部分と前記少なくとも一つの第2内部電極の一部分は、前記第1方向に互いに重畳し、
前記容量領域は、前記第1外部電極に連結される第3内部電極と、前記第2外部電極に連結される第4内部電極と、前記第1及び第2外部電極に連結されず前記第3及び第4内部電極のそれぞれの一部分に前記第1方向に互いに重畳する第5内部電極とをさらに含み、
前記容量領域において前記第1外部電極から前記第1方向に最も近い内部電極は前記第3内部電極であり、
前記容量領域において前記第2外部電極から前記第1方向に最も近い内部電極は前記第4内部電極である、積層型キャパシタ。 - 前記第5内部電極の幅は、前記第3及び第4内部電極のそれぞれの幅より狭い、請求項1に記載の積層型キャパシタ。
- 前記第3内部電極は、複数の第3内部電極のうち一つであり、
前記第4内部電極は、複数の第4内部電極のうち一つであり、
前記第5内部電極は、少なくとも一つの第5内部電極のうち一つであり、
前記複数の第3内部電極の個数は、前記少なくとも一つの第5内部電極の個数より多く、
前記複数の第4内部電極の個数は、前記少なくとも一つの第5内部電極の個数より多い、請求項1に記載の積層型キャパシタ。 - 前記第1及び第2外部電極が向かい合う方向において、前記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極のそれぞれの長さは、前記本体の長さの半分超であり、前記第3及び第4内部電極のそれぞれの長さは、前記本体の長さの半分未満である、請求項1に記載の積層型キャパシタ。
- 前記第1及び第2外部電極のうち少なくとも一つは、
樹脂を含む導電性樹脂層と、
前記導電性樹脂層と前記本体との間に配置され、前記導電性樹脂層よりさらに高い伝導性を有するベース電極層と、
前記第1及び第2外部電極のうち一つの外面を提供するめっき層とを含む、請求項1に記載の積層型キャパシタ。 - 前記本体は、上部カバー層及び下部カバー層をさらに含み、
前記容量領域は、前記上部カバー層と前記下部カバー層との間に配置され、
前記少なくとも一つの誘電体層と前記上部カバー層と前記下部カバー層のそれぞれは、チタン酸バリウム(BaTiO3)系セラミック材料を含有する、請求項1に記載の積層型キャパシタ。 - 前記容量領域において、前記第3、第4及び第5内部電極が互いに静電容量を形成する領域の厚さは、前記容量領域全体の厚さに比べて0.05倍以上0.3倍以下である、請求項1に記載の積層型キャパシタ。
- 前記容量領域において、前記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が互いに静電容量を形成する領域は、前記容量領域において前記第3、第4及び第5内部電極が互いに静電容量を形成する複数の領域の間に配置され、前記複数の領域の総厚さよりさらに厚い、請求項1に記載の積層型キャパシタ。
- 少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が少なくとも一つの誘電体層を挟んで第1方向に交互に積層された容量領域を含む本体と、
前記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第1及び第2外部電極とを含み、
前記少なくとも一つの第1内部電極の一部分と前記少なくとも一つの第2内部電極の一部分は、前記第1方向に互いに重畳し、
前記容量領域は、前記第1外部電極に連結される第3内部電極と、前記第2外部電極に連結される第4内部電極と、前記第1及び第2外部電極に連結されず前記第3及び第4内部電極のそれぞれの一部分に前記第1方向に互いに重畳する第5内部電極とをさらに含み、
前記容量領域において前記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極が互いに静電容量を形成する領域は、前記容量領域において前記第3、第4及び第5内部電極が互いに静電容量を形成する複数の領域の間に配置され、前記複数の領域の総厚さよりさらに厚い、積層型キャパシタ。 - 前記容量領域において、前記第3、第4及び第5内部電極が互いに静電容量を形成する領域の厚さは、前記容量領域全体の厚さに比べて0.05倍以上0.3倍以下である、請求項9に記載の積層型キャパシタ。
- 前記第5内部電極の幅は、前記第3及び第4内部電極のそれぞれの幅より狭い、請求項9に記載の積層型キャパシタ。
- 前記第3内部電極は、複数の第3内部電極のうち一つであり、
前記第4内部電極は、複数の第4内部電極のうち一つであり、
前記第5内部電極は、少なくとも一つの第5内部電極のうち一つであり、
前記複数の第3内部電極の個数は、前記少なくとも一つの第5内部電極の個数より多く、
前記複数の第4内部電極の個数は、前記少なくとも一つの第5内部電極の個数より多い、請求項9に記載の積層型キャパシタ。 - 前記第1及び第2外部電極のうち少なくとも一つは、
樹脂を含有する導電性樹脂層と、
前記導電性樹脂層と前記本体との間に配置され、前記導電性樹脂層よりさらに高い伝導性を有するベース電極層と、
前記第1及び第2外部電極のうち一つの外面を提供するめっき層とを含む、請求項9に記載の積層型キャパシタ。 - 前記本体は、上部カバー層及び下部カバー層をさらに含み、
前記容量領域は、前記上部カバー層と前記下部カバー層との間に配置され、
前記少なくとも一つの誘電体層と前記上部カバー層と前記下部カバー層のそれぞれは、チタン酸バリウム(BaTiO3)系セラミック材料を含む、請求項9に記載の積層型キャパシタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0186348 | 2021-12-23 | ||
KR1020210186348A KR20230096651A (ko) | 2021-12-23 | 2021-12-23 | 적층형 커패시터 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023094511A true JP2023094511A (ja) | 2023-07-05 |
Family
ID=86875291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022083323A Pending JP2023094511A (ja) | 2021-12-23 | 2022-05-20 | 積層型キャパシタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230207208A1 (ja) |
JP (1) | JP2023094511A (ja) |
KR (1) | KR20230096651A (ja) |
CN (1) | CN116344205A (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278065B1 (en) * | 1999-04-01 | 2001-08-21 | Harris Ireland Development Company, Ltd. | Apparatus and method for minimizing currents in electrical devices |
KR100884902B1 (ko) * | 2004-12-24 | 2009-02-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 커패시터 및 그 실장구조 |
JP4418969B2 (ja) * | 2005-06-03 | 2010-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP5218545B2 (ja) * | 2010-12-24 | 2013-06-26 | Tdk株式会社 | 積層コンデンサ |
JP2012156315A (ja) * | 2011-01-26 | 2012-08-16 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
KR102004761B1 (ko) * | 2012-09-26 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR102122935B1 (ko) * | 2013-03-29 | 2020-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP2015109409A (ja) * | 2013-10-25 | 2015-06-11 | 株式会社村田製作所 | 電子部品 |
KR102076147B1 (ko) * | 2013-12-16 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR102048101B1 (ko) * | 2014-11-07 | 2019-11-22 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
KR102029598B1 (ko) * | 2018-09-06 | 2019-10-08 | 삼성전기주식회사 | 세라믹 전자 부품 |
KR102127804B1 (ko) | 2018-11-07 | 2020-06-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102295458B1 (ko) * | 2020-04-08 | 2021-08-30 | 삼화콘덴서공업주식회사 | 적층 세라믹 전자부품 및 그의 제조방법 |
JP2021174867A (ja) * | 2020-04-24 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2021
- 2021-12-23 KR KR1020210186348A patent/KR20230096651A/ko unknown
-
2022
- 2022-05-19 US US17/748,795 patent/US20230207208A1/en active Pending
- 2022-05-20 JP JP2022083323A patent/JP2023094511A/ja active Pending
- 2022-07-28 CN CN202210897876.5A patent/CN116344205A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230207208A1 (en) | 2023-06-29 |
CN116344205A (zh) | 2023-06-27 |
KR20230096651A (ko) | 2023-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102068804B1 (ko) | 적층 세라믹 전자부품 | |
JP2020057754A (ja) | 積層セラミック電子部品 | |
KR102586070B1 (ko) | 적층 세라믹 전자부품 | |
CN111048313A (zh) | 多层陶瓷电子组件及包括在多层陶瓷电子组件中的中介器 | |
CN112397315B (zh) | 多层电容器及其上安装有多层电容器的板 | |
KR102270303B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
US10580583B1 (en) | Multilayer ceramic electronic component | |
US10395839B1 (en) | Multilayer ceramic electronic component | |
CN112397309B (zh) | 多层电容器和其上安装有该多层电容器的板 | |
KR20190121169A (ko) | 적층 세라믹 전자부품 | |
CN111180207B (zh) | 多层陶瓷电子组件和多层陶瓷电子组件封装件 | |
US10923285B2 (en) | Multilayer ceramic electronic component | |
JP2023099407A (ja) | 積層型キャパシタ | |
JP2023094511A (ja) | 積層型キャパシタ | |
KR20190116138A (ko) | 적층형 커패시터 및 그 실장 기판 | |
KR102593259B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
US20230307179A1 (en) | Multilayer capacitor and board having the same embedded therein | |
JP2023099464A (ja) | 積層型キャパシタ | |
JP2023085169A (ja) | 積層型キャパシタ | |
JP2023081817A (ja) | 積層型キャパシタ | |
CN112151273A (zh) | 多层陶瓷电子组件 |