CN110246531B - 电阻式存储器件及其操作方法 - Google Patents

电阻式存储器件及其操作方法 Download PDF

Info

Publication number
CN110246531B
CN110246531B CN201811621955.3A CN201811621955A CN110246531B CN 110246531 B CN110246531 B CN 110246531B CN 201811621955 A CN201811621955 A CN 201811621955A CN 110246531 B CN110246531 B CN 110246531B
Authority
CN
China
Prior art keywords
cell
sub
array
cells
reference cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811621955.3A
Other languages
English (en)
Other versions
CN110246531A (zh
Inventor
李宰演
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110246531A publication Critical patent/CN110246531A/zh
Application granted granted Critical
Publication of CN110246531B publication Critical patent/CN110246531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

本发明提供一种电阻式存储器件及其操作方法。电阻式存储器件包括：正常单元阵列，其适用于包括多个存储单元，并且根据基于输入地址而被选中的存储单元的电阻状态来产生单元电流；参考单元阵列，其适用于包括多个子阵列，每个子阵列包括预定数量的存储单元，并且适用于根据子阵列的存储单元的电阻状态的组合来产生参考电流，该子阵列是基于参考选择信号而被选中；感测放大器电路，适用于在读操作期间基于单元电流和参考电流来感测和放大表示选中的存储单元的数据的信号；以及参考单元选择器，其适用于产生参考选择信号，参考单元阵列中的子阵列与正常单元阵列中的选中的存储单元的位置相对应。

Description

电阻式存储器件及其操作方法
相关申请的交叉引用
本申请要求2018年3月9日提交的申请号为10-2018-0027910的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的实施例涉及一种半导体设计技术，更具体地，涉及一种电阻式存储器件和用于操作电阻式存储器件的方法。
背景技术
响应于半导体存储器件的高容量和低功耗的需求，研究人员和业界正在研究开发下一代存储器件，这些存储器件是非易失性的，并且不需要被刷新。下一代存储器件需要具有动态随机存取存储器(DRAM)的高集成度、快闪存储器的非易失性、以及静态随机存取存储器(SRAM)的高速性能。吸引研究人员和业界关注的下一代存储器件可包括相变随机存取存储器(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻式RAM(RRAM)。
下一代存储器件在广义上是电阻式存储器，因为它们可以将单元数据的状态表示为电阻值的大小。因此，在本公开的描述中使用的电阻式存储器可以指基本上包括以上描述的下一代存储器件的存储器件。
发明内容
本公开的实施例针对一种能够根据存储单元的位置和芯片的温度来适应性地产生参考电流的电阻式存储器件，以及一种用于操作电阻式存储器件的方法。
本公开的实施例针对一种能够对产生参考电流的参考单元阵列的有缺陷的参考单元进行修复的电阻式存储器件，以及一种用于操作电阻式存储器件的方法。
根据本公开的一个实施例，一种电阻式存储器件包括：正常单元阵列，其适用于包括多个存储单元，并且根据基于输入地址而从所述多个存储单元之中选中的存储单元的电阻状态来产生单元电流；参考单元阵列，其适用于包括多个子阵列，每个子阵列包括预定数量的存储单元，并且适用于根据子阵列的存储单元的电阻状态的组合来产生参考电流，所述子阵列是基于参考选择信号而从所述多个子阵列之中被选中；感测放大器电路，其适用于在读操作期间基于所述单元电流和所述参考电流来感测和放大表示选中的存储单元的数据的信号；以及参考单元选择器，其适用于产生参考选择信号，所述参考单元阵列中的所述子阵列与所述正常单元阵列中的选中的存储单元的位置相对应。
根据本公开的另一实施例，一种用于操作电阻式存储器件的方法包括：提供包括多个存储单元的正常单元阵列和包括多个子阵列的参考单元阵列，每个子阵列包括预定数量的存储单元；根据存储单元的电阻状态来产生单元电流，所述存储单元是从正常单元阵列通过输入地址而从所述多个存储单元之中选中的；产生参考选择信号以从所述多个子阵列之中选择子阵列，所述子阵列与正常单元阵列中的选中的存储单元的位置相对应；根据所述子阵列的存储单元的电阻状态的组合来产生参考电流，所述子阵列是基于所述参考选择信号而从所述多个子阵列之中被选中；以及基于所述单元电流和所述参考电流来感测和放大表示选中的存储单元的数据的信号。
根据本公开的又一实施例，一种电阻式存储器件包括：正常单元阵列，其适用于包括多个存储单元，并且根据基于输入地址而选中的存储单元的电阻状态来产生单元电流；参考单元阵列，其适用于包括子阵列，所述子阵列具有预定数量的存储单元，并且适用于根据所述子阵列的存储单元的电阻状态的组合来产生参考电流；以及感测放大器电路，其适用于在读取操作期间基于所述单元电流和所述参考电流来感测和放大表示选中的存储单元的数据的信号。
附图说明
图1A是图示电阻式存储器件的框图。
图1B是图示根据本公开的实施例的、图1A中所示的读取电路的电路图。
图2A和图2B是分别示出存储单元的可变电阻器的特性和单元电流的特性随温度而变化的曲线图。
图3A是图示使用预定参考电流的感测电路的操作的曲线图，以及图3B是图示使用执行了温度补偿的参考电流的感测电路的操作的曲线图。
图4是图示根据本公开的实施例的电阻式存储器件的框图。
图5是图示图4中所示的存储单元阵列的结构的示意图。
图6示出了根据本公开的一个实施例的存储单元阵列的结构。
图7示出了根据本公开的另一实施例的存储单元阵列的结构。
图8A和图8B示出实现根据本公开的一个实施例的修复方案的存储单元阵列的结构。
图9A和图9B示出实现根据本公开的另一实施例的修复方案的存储单元阵列的结构。
图10是图示根据本公开的实施例的电阻式存储器件的修复操作的流程图。
具体实施方式
以下将参考附图更详细地描述本公开的实施例。然而，本公开的实施例可以以不同的形式实施，并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将本公开的范围完全地传达给本领域技术人员。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记指代相同的部件。
将使用电阻式随机存取存储器(RRAM)来描述本公开的实施例。然而，本公开的技术可以应用于使用电阻器的非易失性存储器件，比如相变随机存取存储器(PRAM)和磁性随机存取存储器(MRAM)。
图1A是图示电阻式存储器件10的框图。图1A图示了与电阻式存储器件10的读取操作有关的一些组成元件，以便充分解释本公开的实施例的有益方面。
参考图1A，电阻式存储器件10可以包括存储单元阵列11和读取电路12。
存储单元阵列11可以包括多个存储单元MC，其分别与多个位线BL和多个字线WL耦接，并且设置在位线BL与字线WL彼此相交叉的相应区域处。例如，包括存储单元阵列11的存储器件10可以是具有交叉点结构的存储器件。存储单元MC可以包括电阻式存储单元。每个存储单元MC可以包括开关器件和可变电阻器件。读取电路12可以对存储单元阵列11执行读取操作。
图1B是图示根据实施例的、图1A中所示的读取电路12的电路图。
为了描述方便起见，图1B示出了一个感测电路12A，其用于感测和放大表示一个存储单元MC中的数据的信号，所述感测电路12A是图1A中所示的读取电路12的一部分。例如，图1A中的读取电路12可以包括多个感测电路(未示出)，所述多个感测电路包括该感测电路12A，并且通过不同的位线BL耦接到多个存储单元。
存储单元阵列(例如，图1A中的存储单元阵列11)的、图1B中的存储单元MC可以通过位线BL而耦接到感测电路12A。存储单元MC的一端可以耦接到位线BL，以及另一端可以耦接到字线。在用于存储单元MC的读取操作期间，字线的电压电平可以基本上等于接地电压电平。因此，图1B中的存储单元MC的电压、即跨存储单元MC两端的单元电压，可以对应于位线电压VBL。
感测电路12A可以包括参考电流发生器12_1、电压控制器12_2和感测放大器12_3。然而，本公开的实施例不限于此。在其他实施例中，感测电路12A可以省略图1B中所示的一个或更多个组成模块，或者可以包括附加的组成模块(例如，用于产生参考电压VREF的参考电压发生器)。
参考电流发生器12_1可以产生参考电流IREF，并将参考电流IREF提供给感测节点SN。在一个实施例中，参考电流发生器12_1可以使用电流镜来实现。
电压控制器12_2可以通过位线BL而耦接到存储单元MC。电压控制器12_2可以耦接在感测节点SN与存储单元MC之间，并且电压控制器12_2可以将位线电压VBL钳位在给定的范围内。在一个实施例中，所述给定的范围是适用于感测在存储单元MC中所储存的数据的预定范围。具体地，电压控制器12_2可以根据钳位信号VCLP将位线电压VBL钳位到预定电平。换言之，位线电压VBL可以基于钳位信号VCLP而确定。
同时，参考电流IREF可以通过电压控制器12_2被提供给存储单元MC。流经存储单元MC的单元电流ICELL的量可以基于可变电阻器VR的电阻值而改变。例如，当可变电阻器VR的电阻值相对大时(即，高电阻状态HRS)，单元电流ICELL具有相对小的量。另一方面，当可变电阻器VR的电阻值相对小时(即，低电阻状态LRS)，单元电流ICELL具有相对大的量。例如，当可变电阻器VR的电阻值相对大时(即，高电阻状态HRS)，参考电流IREF的电流量可以大于单元电流ICELL的电流量。当可变电阻器VR的电阻值相对小时(即，低电阻状态LRS)，参考电流IREF的电流量可以小于单元电流ICELL的电流量。当参考电流IREF的电流量大于单元电流ICELL的电流量时，感测节点SN处的电压(或感测电压)VSN的电平可以增大。另一方面，当参考电流IREF的电流量小于单元电流ICELL的电流量时，感测节点SN处的感测电压VSN的电平可以减小。
感测放大器12_3可以将感测节点SN的感测电压VSN与参考电压VREF进行比较，基于电压比较的结果来感测在存储单元MC中所储存的数据，并且产生输出信号SAOUT。感测放大器12_3可以在感测放大器使能信号SAE被激活的感测时间来执行感测操作。例如，感测电压VSN可以被施加到感测放大器12_3的非反相输入端子，并且参考电压VREF可以被施加到感测放大器12_3的反相输入端子。当感测电压VSN大于参考电压VREF时，感测放大器12_3可以产生具有第一逻辑值(例如，逻辑高电平)的输出信号SAOUT，而当感测电压VSN小于参考电压VREF时，感测放大器12_3可以产生具有第二逻辑值(例如，逻辑低电平)的输出信号SAOUT。
图2A和图2B分别是示出了图1B中的存储单元MC的可变电阻器VR和单元电流ICELL的特性随温度而变化的曲线图。图3A是示出了图1B中的使用预定参考电流IREF的感测电路12A的操作的曲线图。图3B是示出了使用执行了温度补偿的参考电流IREF的感测电路12A的操作的曲线图。
参考图2A和图2B，随着温度变化，存储单元MC的可变电阻器VR的电阻值可以变化。换言之，随着温度升高，存储单元MC的可变电阻器VR的电阻值可以减小，而流经存储单元MC的单元电流ICELL的量可以增大。另一方面，随着温度降低，存储单元MC的可变电阻器VR的电阻值可以增大，而流经存储单元MC的单元电流ICELL的量可以减小。
参考图3A，图1B的使用预定参考电流IREF的感测电路12A可能错误地确定存储单元MC是处于高电阻状态HRS还是低电阻状态LRS，如图3A所示。具体地，在相对高的温度下流经处于高电阻状态HRS的存储单元MC的单元电流ICELL的量变得大于预定参考电流IREF的量，因此图1B的感测电路12A可能确定出存储单元MC处于低电阻状态LRS，而不是处于高电阻状态HRS。
因此，如图3B所示，可以补偿用于确定存储单元MC是处于高电阻状态HRS还是低电阻状态LRS的参考电流IREF，使得参考电流IREF的量随着温度升高而增大，以确保感测电路12A的感测余量。此外，因为电阻值根据温度而来的变化可具有非线性特性，所以针对非线性特性的补偿方案可能是期望的。
在一种提出的方案中，在芯片中设置热传感器以执行温度补偿，并且基于温度补偿结果而产生参考电流发生。然而，用于设置热传感器的空间和用于操作热传感器的功耗可能使芯片的性能劣化。此外，随着存储单元阵列的尺寸增大，寄生电流(sneak current)根据形成存储单元中的开关器件的材料的温度而增大，导致在对每个存储单元执行温度补偿方面的限制。
同时，在图1A的存储器件10中、即其中一个存储单元MC设置在一个字线WL与一个位线BL彼此相交叉的区域中，存储单元阵列11可以被划分成多个区域(例如，近区域、中心区域和远区域)，这基于从读取电路12分别到所述多个区域中的存储单元的距离。这里，根据每个存储单元位于近区域、中心区域和远区域之一的位置，相应的存储单元的线路电阻(line resistance)之间存在失配。因此，通过根据存储单元的位置而适应性地产生参考电流IREF，可以确保感测电路(例如，图1B中的感测电路12A)的感测余量。
在下文中，将更详细地描述能够执行温度补偿和位置补偿的电阻式存储器件。
图4是图示根据本公开的实施例的电阻式存储器件100的框图。图5是图示图4中所示的存储单元阵列110的结构的示意图。
参考图4，电阻式存储器件100可以包括存储单元阵列110和外围电路120。
存储单元阵列110可以包括多个存储单元，其耦接到多个第一信号线(例如，多个字线WL1至WLn和多个参考字线RWL1至RWLn)以及多个第二信号线(例如，多个位线BL1至BLm和多个参考位线RBL1至RBLk)，并且设置在第一信号线与第二信号线彼此相交叉的区域中。例如，包括存储单元阵列110的存储器件可以是具有交叉点结构的存储器件。存储单元可以包括电阻式存储单元。
参考图5，第一电阻式存储单元MC可以设置在位线BL1至BLm中的每个与字线WL1至WLn中的相对应的一个相交叉的区域中，并且第二电阻式存储单元MC可以设置在参考位线RBL1至RBLk中的每个与参考字线RWL1至RWLn中的相对应的一个彼此相交叉的区域中。位线BL1至BLm和参考位线RBL1至RBLk可以在第一方向上延伸，并且字线WL1至WLn和参考字线RWL1至RWLn可以在与第一方向相交叉的第二方向上延伸。每个存储单元MC可以包括开关器件A和可变电阻器件B。开关器件A可以使用诸如MOS晶体管、二极管等的各种元件中的一种或更多种来实现。可变电阻器件B可以包括上电极、下电极、和介于上电极和下电极之间的过渡金属氧化物。
返回参考图4，存储单元阵列110可以包括正常单元阵列112和参考单元阵列114。
正常单元阵列112可以包括多个存储单元，其与多个字线WL1至WLn和多个位线BL1至BLm耦接。正常单元阵列112可以将与正常单元阵列112中的多个存储单元之中的、选中的存储单元的电阻状态相对应的单元电流ICELL输出到与该选中的存储单元耦接的位线。
参考单元阵列114可以包括多个存储单元，所述多个存储单元与多个参考字线RWL1至RWLn和多个参考位线RBL1至RBLk耦接。参考字线RWL1至RWLn可以与字线WL1至WLn分离并且不同，并且参考位线RBL1至RBLk也可以与位线BL1至BLm分离并且不同。
参考单元阵列114可以在字线WL1至WLn延伸的方向(或字线方向)上设置在正常单元阵列112的一侧。参考单元阵列114可以被划分为多个子阵列SUB_ARY。多个子阵列SUB_ARY中的每一个可以包括至少一个参考单元RC和设置在参考单元RC周围的至少一个相邻单元AC。
例如，假设参考单元RC设置在参考字线RWLi与参考位线RBLj之间的交叉处，则每个相邻单元AC可以共享参考位线RBLj并且与相邻的参考字线(即，RWLi+1和RWLi-1)中的一个耦接，或者可以共享参考字线RWLi并且与相邻的参考位线(即，RBLj+1和RBLj-1)中的一个耦接。在更广泛的意义上，相邻单元AC还可以包括如下存储单元，每个存储单元与相邻的参考字线RWLi+1和RWLi-1中的一个以及相邻的参考位线RBLj+1和RBLj-1中的一个耦接。换言之，相邻单元AC可以包括由相邻的参考字线RWLi+1和RWLi-1以及相邻的参考位线RBLj+1和RBLj-1所限定的区域中的存储单元。尽管图4示出了有一个参考单元RC和在参考单元RC周围设置的八个相邻单元，但是本公开的实施例不限于此。根据本公开的一个实施例，与参考字线RWLi或参考位线RBLj的+/-2行或+/-3行耦接的存储单元可以被视为相邻单元AC。例如，相邻存储单元AC可以包括由一对参考字线RWLi+2和RWLi-2以及一对参考位线RBLj+2和RBLj-2所限定的区域中的存储单元，或者由一对参考字线RWLi+3和RWLi-3以及一对参考位线RBLj+3和RBLj-3所限定的区域中的存储单元。
相邻单元AC可以是被编程为第一电阻状态(例如，高电阻状态HRS)或第二电阻状态(例如，低电阻状态LRS)的单元。换言之，参考单元阵列114可以将与选中的子阵列SUB_ARY的参考单元RC的电阻状态和相邻单元AC的电阻状态的组合相对应的参考电流IREF输出到与该参考单元RC耦接的参考位线。在参考单元阵列114中，被编程的相邻单元AC设置在参考单元RC周围，使得选中的子阵列SUB_ARY中的相邻单元AC的电阻状态被反映到参考单元RC中作为温度条件。因此，参考单元阵列114可以将与经温度补偿的参考单元RC的电阻状态相对应的参考电流IREF输出到参考位线。
外围电路120可以包括参考单元选择器121、地址解码器122、位线选择电路123、数据输入/输出电路125和控制逻辑127。数据输入/输出电路125可以包括写入驱动器WDRV和感测放大器电路SA。
参考单元选择器121可以在写入或读取操作期间基于从外部输入的地址ADDR来产生参考选择信号REF_SEL，所述参考选择信号REF_SEL用于选择多个子阵列之中的子阵列SUB_ARY。参考选择信号REF_SEL可以包括：第一参考单元选择信号REF_SEL_X，其用于激活与选中的子阵列SUB_ARY的参考单元RC耦接的参考字线；以及第二参考单元选择信号REF_SEL_Y，其用于选择与选中的子阵列SUB_ARY的参考单元RC耦接的参考位线。换言之，当基于第一参考单元选择信号REF_SEL_X和第二参考单元选择信号REF_SEL_Y而定义了参考单元RC时，可以定义包括参考单元RC和设置在该参考单元RC周围的相邻单元AC的子阵列SUB_ARY。
例如，假设设置在第二参考字线RWL2与第二参考位线RBL2之间的交叉处的参考单元RC(带阴影线的一个)根据第一参考单元选择信号REF_SEL_X和第二参考单元选择选择信号REF_SEL_Y而被选中，则定义包括该参考单元RC和设置在该参考单元RC周围的相邻单元AC的子阵列SUB_ARY。通过对相邻单元AC进行编程，相邻单元AC的电阻状态被反映到参考单元RC中作为温度条件。作为参考，通过在参考单元RC被选中时使任意电流流经一个或更多个相邻单元AC，电流可以流经参考单元RC。因为参考电流IREF是基于流经参考单元RC的电流以及流经一个或更多个相邻单元AC的电流来确定的，所以在产生参考电流IREF时相邻单元AC的电阻状态可以被反映到参考单元RC中。此外，被编程的相邻单元AC的电阻值以及参考单元RC的电阻值可随着温度而变化。因为流经一个或更多个相邻单元AC的电流量随温度而变化，所以温度条件可以通过对相邻单元AC的电阻状态进行编程而被考虑到，以产生参考电流IREF。结果，参考单元阵列114可以输出与选中的子阵列SUB_ARY的参考单元RC的电阻状态和相邻单元AC的电阻状态的组合相对应的参考电流IREF。
同时，存储单元阵列110可以被划分为近区域、中心区域和远区域，这根据从感测放大器电路SA分别到近区域、中心区域和远区域中所包括的存储单元的距离。即，正常单元阵列112和参考单元阵列114可以被划分为近区域、中心区域和远区域。基于正常单元阵列112的与地址ADDR相对应的存储单元位于近区域、中心区域和远区域中的位置，参考单元选择器121可以产生参考选择信号REF_SEL以选择位于相同的区域中的子阵列SUB_ARY。例如，当与地址ADDR相对应的存储单元位于正常单元阵列112的近区域中时，参考单元选择器121可以选择参考单元阵列114的近区域中的子阵列SUB_ARY。
此外，参考单元选择器121可以根据从控制逻辑127提供的修复控制信号REF_CHANGE来将先前选中的子阵列的相邻单元AC中的一个设置为新的参考单元，并且更新用于选择该新的参考单元的第一参考单元选择信号REF_SEL_X和第二参考单元选择信号REF_SEL_Y。根据本公开的一个实施例，因为与参考单元RC共享相同的字线或相同的位线的相邻单元AC更容易受到干扰，所以参考单元选择器121可以能够选择位于先前选中的子阵列的对角线上的相邻单元AC之中的一个作为新的参考单元。可替选地，为了使干扰的影响最小化，当参考单元RC与参考字线RWLi和参考位线RBLj耦接时，参考单元选择器121可以能够将与相同的参考字线RWLi和参考位线RBLj+L或RBLj-L(其中L是2或更大的正整数)耦接的存储单元设置为新的参考单元。当新的参考单元RC基于第一参考单元选择信号REF_SEL_X和第二参考单元选择信号REF_SEL_Y而被定义时，可以定义新的参考单元RC和包括位于该新的参考单元RC周围的多个相邻单元AC的新的子阵列SUB_ARY。
地址解码器122可以在写入或读取操作期间将外部地址ADDR解码以产生字线驱动信号(未示出)，所述字线驱动信号用于将字线WL1至WLn中的一个激活。此外，地址解码器122可以通过将地址ADDR解码来将用于选择位线BL1至BLm中的一个的列选择信号Yi激活。通过选择特定字线和特定位线，正常单元阵列112的与地址ADDR相对应的存储单元可以被选中。此外，在本公开的实施例中，地址解码器122可以基于第一参考单元选择信号REF_SEL_X来产生用于将参考字线RWL1至RWLn之中的一个激活的参考字线驱动信号(未示出)。尽管未在图4中示出，但是控制逻辑127可以控制地址解码器122。同时，尽管图4示出了参考单元选择器121是与地址解码器122不同且分离的结构，然而，根据本公开的一个实施例，参考单元选择器121可以被包括在地址解码器122中。
位线选择电路123可以在读取操作或写入操作期间基于列选择信号Yi来选择位线BL1至BLm中的一个、并且将选中的位线与数据线DL耦接，并且位线选择电路123可以基于第二参考单元选择信号REF_SEL_Y来选择参考位线RBL1至RBLk之中的一个、并且将选中的参考位线与参考数据线RDL耦接。尽管未在图4中示出，但是控制逻辑127可以控制位线选择电路123。位线选择电路123可以沿着位线BL1至BLm延伸的方向(或位线方向)设置在存储单元阵列110的一侧。
写入驱动器WDRV可以基于从控制逻辑127施加的写入控制信号WTC而被控制，并且将写入电流提供给正常单元阵列112的位线BL1至BLm。写入驱动器WDRV可以通过数据线DL和位线BL1至BLm而耦接到正常单元阵列112。此外，在本公开的实施例中，写入驱动器WDRV可以基于从控制逻辑127施加的写入控制信号WTC而将写入电流提供给参考单元阵列114的参考位线RBL1至RBLk。写入驱动器WDRV可以通过参考数据线RDL和参考位线RBL1至RBLk而耦接到参考单元阵列114。
写入驱动器WDRV可以能够在写入操作执行之前使用参考位线RBL1至RBLk而将子阵列SUB_ARY的每个相邻单元AC编程为第一电阻状态(例如，高电阻状态HRS)或第二电阻状态(例如，低电阻状态LRS)。写入驱动器WDRV可以在写入操作期间同时对正常单元阵列112的选中的存储单元和与其相对应的子阵列SUB_ARY的参考单元RC进行编程。写入驱动器WDRV可以将子阵列SUB_ARY的参考单元RC编程为具有高电阻状态HRS和低电阻状态LRS之间的电阻值。根据本公开的一个实施例，每个子阵列SUB_ARY的参考单元RC可以被编程为具有高电阻状态HRS的电阻值与低电阻状态LRS的电阻值的平均值。
感测放大器电路SA可以在读取操作期间，基于从控制逻辑127施加的读取控制信号RDC而被控制，并且基于来自正常单元阵列112的选中的存储单元的单元电流ICELL和来自参考单元阵列114的参考单元RC的参考电流IREF，来感测和放大表示正常单元阵列112的选中的存储单元的数据的信号。感测放大器电路SA可以通过数据线DL和位线BL1至BLm而耦接到正常单元阵列112，并且可以通过参考数据线RDL和参考位线RBL1至RBLk而耦接到参考单元阵列114。因为图4的感测放大器电路SA的配置与图1B的感测电路12A的配置基本上相同、除了参考电流IREF是从图4的参考单元阵列114提供而不是从图1B的参考电流发生器12_1提供之外，因此为了简洁起见，这里可以省略对其操作的详细描述。
写入驱动器WDRV和感测放大器电路SA可以沿位线方向设置在存储单元阵列110的一侧。虽然图4图示了存在一个写入驱动器WDRV和一个感测放大器电路SA，但是根据本公开的一个实施例，它们可以被设置为与正常单元阵列112的位线BL1至BLm相对应的结构、以及与参考单元阵列114的参考位线RBL1至RBLk相对应的结构。
控制逻辑127可以基于从外部控制器(未示出)施加的命令CMD来整体上控制电阻式存储器件100中的各种操作。控制逻辑127可以产生分别用于控制读取操作和写入操作的写入控制信号WTC和读取控制信号RDC。
此外，在本公开的一个实施例中，控制逻辑127可以基于来自参考单元阵列114的参考电流IREF来确定子阵列的参考单元RC是否是有缺陷的单元。当参考电流IREF在预定目标范围内时，控制逻辑127可以将参考单元RC确定为良好单元。当参考电流IREF超出预定目标范围时，控制逻辑127可以确定参考单元RC是否是有缺陷的单元、以及是否需要调整(或修整)被编程在相邻单元AC中的一个或更多个电阻状态。
具体地，当在参考电流IREF超出预定目标范围的状态下参考电流IREF不具有预定电流量时，控制逻辑127可以将参考单元RC确定为有缺陷的单元。因此，控制逻辑127可以产生修复控制信号REF_CHANGE，并且将修复控制信号REF_CHANGE提供给参考单元选择器121。另一方面，当参考电流IREF超出预定目标范围、但是具有预定电流量时，控制逻辑127可以确定参考单元RC不是有缺陷的单元、但是需要调整(即，修整)被编程在相邻单元AC中的一个或多个电阻状态。在一个实施例中，当参考电流IREF的量基本上等于预定电流量时，例如，在预定电流量的95％至105％、97％至103％、99％至101％、99.5％至100.5％、99.7％至100.3％或99.9％至100.1％的范围内，参考电流IREF具有所述预定电流量。因此，控制逻辑127可以产生写入控制信号WTC、并且将写入控制信号WTC提供给写入驱动器WDRV。
尽管图4图示了参考电流IREF被直接输入到控制逻辑127的实施例，但是本公开的实施例不限于此。例如，当感测放大器电路SA与图1B的感测电路12A具有基本上相同的配置时，可以基于感测节点SN的感测电压VSN或输出信号SAOUT来确定参考单元RC是否有缺陷。
基于每个存储单元位于近区域、中心区域和远区域中的位置，存储单元的线路电阻之间存在失配。在本公开的一个实施例中，通过基于正常单元阵列(例如，图4中的正常单元阵列112)中的选中的存储单元的位置来选择参考单元阵列(例如，图4中的参考单元阵列114)中的子阵列(例如，图4中的子阵列SUB_ARY)、并且基于选中的子阵列的参考单元(例如，图4中的参考单元RC)来产生参考电流(例如，图4中的参考电流IREF)，可以使基于存储单元的位置而来的失配的影响最小化。同时，在本公开的该实施例中，通过在参考单元周围设置相邻单元(例如，图4中的相邻单元AC)、并且将相邻单元编程为高电阻状态HRS或低电阻状态LRS，可以将参考单元的热环境设置得与正常单元阵列中的相对应的存储单元的热环境尽可能接近。因此，当温度升高或降低时，可以产生与参考单元的电阻状态相对应的参考电流，其中反映了选中的子阵列中的相邻单元的温度条件。因此，本公开的实施例可以能够通过执行存储单元的位置补偿和芯片的温度补偿而产生参考电流，来确保感测余量并使读取误差最小化。
此外，根据本公开的实施例，当参考单元是有缺陷的单元时，可以使用先前选中的子阵列的相邻单元中的一个来修复该有缺陷的参考单元，从而提高良率。
在下文中，参考图6至图9B描述存储单元阵列的结构。为了便于描述，在图6至图9B中，可省略与图4的位线选择电路123以及数据线DL和参考数据线RDL相对应的元件，并且可示出与图4的存储单元阵列110和感测放大器电路SA相对应的元件。此外，图6至图9B图示了每个子阵列的一半的相邻单元被编程为高电阻状态HRS、而另一半的相邻单元被编程为低电阻状态LRS的实施例。
图6示出了根据本公开的实施例的存储单元阵列210的结构。
参考图6，在正常单元阵列212中可以设置第一字线WL1至第三十二字线WL32、以及第一位线BL1至第三十二位线BL32。换言之，图6示出了正常单元阵列212设置有1024个存储单元的实施例。此外，参考单元阵列214可以包括第一参考字线RWL1至第三十二参考字线RWL32、以及第一参考位线RBL1至第九参考位线RBL9。即，图6中所示的参考单元阵列214包括288个存储单元。
正常单元阵列212可以被划分为第一区域(例如，近区域)NA、第二区域(例如，中心区域)CA、以及第三区域(例如，远区域)FA，这基于从感测放大器电路SA分别到近区域NA、中心区域CA和远区域FA中的存储单元的距离。参考单元阵列214可以包括第一子阵列至第三子阵列SUB_ARY1至SUB_ARY3，其分别与正常单元阵列212的近区域NA、中心区域CA和远区域FA相对应。即，当正常单元阵列212的近区域NA的至少一个存储单元被选中时，第一子阵列SUB_ARY1可以被选中，当正常单元阵列212的中心区域CA的至少一个存储单元被选中时，第二子阵列SUB_ARY2可以被选中，以及当正常单元阵列212的远区域FA的至少一个存储单元被选中时，第三子阵列SUB_ARY3可以被选中。
基于从感测放大器电路SA分别到第一子阵列SUB_ARY1、第二子阵列SUB_ARY2和第三子阵列SUB_ARY3中的存储单元的距离，参考单元阵列214也可以被划分为第一区域(例如，近区域)、第二区域(例如，中心区域)和第三区域(例如，远区域)。例如，当正常单元阵列212的近区域NA包括在位线方向上距感测放大器电路SA在第一距离内的存储单元时，参考单元阵列214的近区域包括在位线方向上距感测放大器电路SA在第一距离内的存储单元。当正常单元阵列212的中心区域CA包括在位线方向上距感测放大器电路SA在第一距离与第二距离之间的存储单元时，参考单元阵列214的中心区域包括在第一距离与第二距离之间的存储单元。根据本公开的一个实施例，第一子阵列至第三子阵列SUB_ARY1至SUB_ARY3可以沿参考单元阵列214的基本上对角线的方向设置，并且可以与不同的参考位线和不同的参考字线耦接。例如，第一子阵列SUB_ARY1可以包括设置在第五至第七参考字线RWL5至RWL7与第七至第九参考位线RBL7至RBL9之间的存储单元。第二子阵列SUB_ARY2可以包括设置在第十六至第十八参考字线RWL16至RWL18与第四至第六参考位线RBL4至RBL6之间的存储单元。第三子阵列SUB_ARY3可以包括设置在第二十六至第二十八参考字线RWL26至RWL28与第一至第三参考位线RBL1至RBL3之间的存储单元。然而，本公开的实施例不限于此。例如，第一子阵列SUB_ARY1(未示出)可以包括设置在第五至第七参考字线RWL5至RWL7与第一至第三参考位线RBL1至RBL3之间的存储单元，第二子阵列SUB_ARY2可以包括设置在第十六至第十八参考字线RWL16至RWL18与第四至第六参考位线RBL4至RBL6之间的存储单元，以及第三子阵列SUB_ARY3(未示出)可以包括设置在第二十六至第二十八参考字线RWL26至RWL28与第七至第九参考位线RBL7至RBL9之间的存储单元。在其他实施例中，第一子阵列至第三子阵列SUB_ARY1至SUB_ARY3可以沿位线方向基本对齐。
参考单元选择器(例如，图4中的参考单元选择器121)可以根据正常单元阵列212的与地址ADDR相对应的存储单元的位置来选择位于相同的区域中的子阵列SUB_ARY。例如，在正常单元阵列212中，当与第十九字线WL19和第十四位线BL14耦接的选中的存储单元SEL位于中心区域CA中时，参考单元选择器121可以产生参考选择信号REF_SEL以选择位于参考单元阵列214的中心区域中的第二子阵列SUB_ARY2。因此，第二子阵列SUB_ARY2的设置在第十七参考字线RWL17与第五参考位线RBL5之间的参考单元RC可以被选中。
感测放大器电路SA可以在读取操作期间基于从第十四位线BL14提供的单元电流和从第五参考位线RBL5提供的参考电流，来感测和放大表示正常单元阵列212的选中的存储单元的数据的信号。
同时，尽管图6示出了正常单元阵列212被划分为三个区域NA、CA和FA的实施例，但是正常单元阵列212可以基于从感测放大器电路SA分别到这些区域中的存储单元的距离而被划分为更多区域。在这种情况下，可以存在与正常单元阵列212的这些区域的数量一样多的子地址。此外，在一些实施例中，正常单元阵列212不仅可以基于从感测放大器电路SA在位线方向上到多个区域中的相应存储单元的距离而被划分为多个区域，也可以基于字线方向上的位置而被划分为多个区域。
图7示出了根据本发明的另一实施例的存储单元阵列310的结构。
参考图7，正常单元阵列312可以包括第一近区域NA1、第二近区域NA2、第一中心区域CA1、第二中心区域CA2、第一远区域FA1和第二远区域FA2。参考单元阵列314可以包括与正常单元阵列312的相应区域相对应的第一子阵列至第六子阵列SUB_ARY1至SUB_ARY6。这里，参考单元阵列314可以被划分为近区域、中心区域和远区域，这基于从感测放大器电路SA分别到近区域、中心区域和远区域中的存储单元的距离，并且第一子阵列SUB_ARY1和第二子阵列SUB_ARY2可以设置在参考单元阵列314的近区域中，第三子阵列SUB_ARY3和第四子阵列SUB_ARY4可以设置在参考单元阵列314的中心区域中，以及第五子阵列SUB_ARY5和第六子阵列SUB_ARY6可以设置在参考单元阵列314的远区域中。
当位于第一中心区域CA1中的、与第十九字线WL19和第十四位线BL14耦接的存储单元SEL在正常单元阵列312中被选中时，参考单元选择器(例如，图4中的参考单元选择器121)可以产生参考选择信号REF_SEL以选择位于参考单元阵列314的中心区域中的第四子阵列SUB_ARY4。因此，第四子阵列SUB_ARY4的、设置在第十八参考字线RWL18与第八参考位线RBL8之间的参考单元RC可以被选中。
类似地，当位于第二中心区域CA2中的存储单元(未示出)在正常单元阵列312中被选中时，参考单元阵列314的中心区域中的第三子阵列SUB_ARY3的参考单元RC可以被选中。
在下文中，将参考图8A至图9B描述支持修复方案的存储单元阵列的结构。参考图8A至图9B，第一子阵列至第三子阵列SUB_ARY1至SUB_ARY3可以设置在参考单元阵列(例如，图8A和图8B的参考单元阵列414)的对角线方向上、并且在字线方向上彼此间隔开预定的距离。
图8A和图8B示出了支持根据本公开的一个实施例的修复方案的存储单元阵列410的结构。
参考图8A和图8B，第一字线WL1至第三十二字线WL32和第一位线BL1至第三十二位线BL32可以设置在正常单元阵列412(包括1024个存储单元)中。图8A和图8B示出了第一参考字线RWL1至第三十二参考字线RWL32和第一参考位线RBL1至第十一参考位线RBL11可以设置在参考单元阵列414(包括352个存储单元)中的实施例。
参考单元阵列414可以包括第一子阵列SUB_ARY1至第三子阵列SUB_ARY3，其分别与正常单元阵列412的近区域NA、中心区域CA和远区域FA相对应。第一子阵列SUB_ARY1至第三子阵列SUB_ARY3可以沿对角线方向设置，并且可以与不同的参考位线和不同的参考字线耦接。
这里，为了支持修复方案，可以在第一子阵列SUB_ARY1至第三子阵列SUB_ARY3之间设置一个参考位线。例如，第一子阵列SUB_ARY1可以包括设置在第五至第七参考字线RWL5至RWL7与第九至第十一参考位线RBL9至RBL11之间的存储单元。第二子阵列SUB_ARY2可以包括设置在第十六至第十八参考字线RWL16至RWL18与第五至第七参考位线RBL5至RBL7之间的存储单元。第三子阵列SUB_ARY3可以包括设置在第二十六至第二十八参考字线RWL26至RWL28与第一至第三参考位线RBL1至RBL3之间的存储单元。即，第八参考位线RBL8可以设置在第一子阵列SUB_ARY1与第二子阵列SUB_ARY2之间，第四参考位线RBL4可以设置在第二子阵列SUB_ARY2与第三子阵列SUB_ARY3之间。
这里，当在第二子阵列SUB_ARY2中存在缺陷的参考单元FAIL时，可以将第二子阵列SUB_ARY2的相邻单元AC之中的一个设置为新的参考单元RC'。根据本公开的一个实施例，可以将位于第二子阵列SUB_ARY2的对角线上的相邻单元AC之中的一个设置为新的参考单元RC'，并且可以定义新的第二子阵列SUB_ARY2'，其包括设置在新的参考单元RC'周围的相邻单元。例如，在图8B中，当第二子阵列SUB_ARY2中的缺陷参考单元FAIL与第十七参考字线RWL17和第六参考位线RBL6耦接时，可以定义新的第二子阵列SUB_ARY2'，其包括设置在第十八参考字线RWL18与第七参考位线RBL7之间的新的参考单元RC'。
因此，感测放大器电路SA可以在读取操作期间基于从第十四位线BL14提供的单元电流和从第七参考位线RBL7提供的参考电流，来感测和放大表示正常单元阵列412的选中的存储单元的数据的信号。
图9A和图9B示出了支持根据本公开的另一实施例的修复方案的存储单元阵列510的结构。
参考图9A和图9B，第一字线WL1至第三十二字线WL32和第一位线BL1至第三十二位线BL32可以设置在正常单元阵列512(包括1024个存储单元)中。图9A和图9B示出了第一参考字线RWL1至第三十二参考字线RWL32和第一参考位线RBL1至第十三参考位线RBL13设置在参考单元阵列514(包括416个存储单元)中的实施例。
为了支持修复方案，可以在第一子阵列SUB_ARY1至第三子阵列SUB_ARY3之间设置两个参考位线。例如，第一子阵列SUB_ARY1可以包括设置在第五至第七参考字线RWL5至RWL7与第十一至第十三参考位线RBL11至RBL13之间的存储单元。第二子阵列SUB_ARY2可以包括设置在第十六至第十八参考字线RWL16至RWL18与第六至第八参考位线RBL6至RBL8之间的存储单元。第三子阵列SUB_ARY3可以包括设置在第二十六至第二十八参考字线RWL26至RWL28与第一至第三参考位线RBL1至RBL3之间的存储单元。即，第四参考位线RBL4和第五参考位线RBL5可以设置在第三子阵列SUB_ARY3与第二子阵列SUB_ARY2之间，以及第九参考位线RBL9和第十参考位线RBL10可以设置在第二子阵列SUB_ARY2与第一子阵列SUB_ARY1之间。
这里，当在第二子阵列SUB_ARY2中存在与第十七参考字线RWL17和第七参考位线RBL7耦接的缺陷参考单元FAIL时，可以将位于与缺陷参考单元FAIL相同的参考字线RWL17、并且位于缺陷参考单元FAIL的参考位线RBL7的第7+L或第7-L(其中L是2或更大的正整数)相邻参考位线的存储单元设置为新的参考单元RC'。根据本公开的一个实施例，可以将与第二子阵列SUB_ARY2的缺陷参考单元FAIL耦接到相同的参考字线RWL17、并且与第五参考位线RBL5和第九参考位线RBL9中的一个耦接的存储单元设置为新的参考单元RC'，并且可以定义新的第二子阵列SUB_ARY2'，其包括新的参考单元RC'和设置在新的参考单元RC'周围的相邻单元。例如，在图9B中，可以定义新的第二子阵列SUB_ARY2'，其包括设置在第十七参考字线RWL17与第九参考位线RBL9之间的新的参考单元RC'。
因此，感测放大器电路SA可以在读取操作期间、基于从第十四位线BL14提供的单元电流和从第九参考位线RBL9提供的参考单元电流，来感测和放大表示正常单元阵列512的选中的存储单元的数据的信号。
参考图6至图9B，参考单元阵列(例如，图6中的参考单元阵列214)中的参考单元(例如，图6中的参考单元RC)可以不是1:1对应于正常单元阵列(例如，图6中的正常单元阵列212)的每个区域(例如，图6中的中心区域CA)中所包括的多个存储单元中的每个，而是一个子阵列(例如，图6中的第二子阵列SUB_ARY2)可以与正常单元阵列的每个区域中所包括的多个存储单元相对应。结果，参考单元阵列可以比正常单元阵列占据更小的面积。
在下文中，将参考图4至图10描述根据本公开的实施例的电阻式存储器件的修复操作。
图10是图示根据本公开的实施例的电阻式存储器件的修复操作的流程图。图10中所示的修复操作可以在测试模式中执行。
参考图10，在步骤S1100中，写入驱动器(例如，图4中的写入驱动器WDRV)可以通过参考位线(例如，图4中的参考位线RBL1至RBLk)而将特定子阵列(例如，图4中的子阵列SUB_ARY)中的相邻单元AC(例如，图4中的相邻单元AC)编程为第一电阻状态(例如，高电阻状态HRS)或第二电阻状态(例如，低电阻状态LRS)。
在步骤S1200中，写入驱动器WDRV还可以将所述特定子阵列SUB_ARY的参考单元(例如，图4中的参考单元RC)编程为具有高电阻状态HRS与低电阻状态LRS之间的电阻值。根据本公开的一个实施例，参考单元RC可以被编程为具有为高电阻状态HRS的电阻值和低电阻状态LRS的电阻值的平均值的电阻值。
随后，在步骤S1300中，控制逻辑(例如，图4中的控制逻辑127)可以检测从参考单元阵列(例如，图4中的参考单元阵列114)提供的参考电流(例如，图4中的参考电流IREF)。
当参考电流IREF在目标范围内时(步骤S1400中的“是”)，修复操作可以结束。
当参考电流IREF超出目标范围时(步骤S1400中的“否”)，控制逻辑127可以判定参考单元RC是否是有缺陷的单元、或者是否需要调整(即，修整)被编程在相邻单元AC中的一个或更多个电阻状态。这里，当检测到的参考电流IREF不具有预定电流量时，控制逻辑127可以确定参考单元RC是有缺陷的单元。另一方面，当检测到的参考电流IREF具有预定电流量时，控制逻辑127可以确定调整(即，修整)被编程在相邻单元AC中的电阻状态。例如，可以对被编程在相邻单元AC中的一个或更多个电阻状态进行调整，以使参考电流IREF的量在目标范围内。
当确定参考电流IREF超出目标范围、但参考单元RC不是有缺陷的单元时(步骤S1500中的“否”)，在步骤S1600中，控制逻辑127可以控制以使相邻单元AC的电阻状态被调整。换言之，控制逻辑127可以将写入控制信号WTC提供给写入驱动器WDRV，以将相邻单元AC编程为与相邻单元AC的当前电阻状态不同的另一电阻状态。随后，在步骤S1100中，写入驱动器WDRV可以基于写入控制信号WTC向相邻单元AC的参考位线RBL1至RBLk提供写入电流，使得至少一个相邻单元AC被重新编程为另一电阻状态。随后，可以重复执行步骤S1200至S1400的上述操作。
另一方面，当确定参考单元RC是有缺陷的单元时(步骤S1500中的“是”)，在步骤S1700中，控制逻辑127可以选择新的参考单元(例如，图8B中的新的参考单元RC')。换言之，控制逻辑127可以将修复控制信号REF_CHANGE提供给参考单元选择器(例如，图4中的参考单元选择器121)。参考单元选择器121可以通过执行参考8A至图9B描述的修复操作来设置新的参考单元RC'，并且更新用于选择新的参考单元RC'的参考单元选择信号(例如，图4中的第一参考单元选择信号REF_SEL_X和第二参考单元选择信号REF_SEL_Y)。当基于更新的第一参考单元选择信号REF_SEL_X和第二参考单元选择信号REF_SEL_Y而定义了新的参考单元RC'时，可以定义新的子阵列(例如，图8B中的新的子阵列SUB_ARY2')，其包括新的参考单元RC'和设置在新的参考单元RC'周围的多个相邻单元。随后，可以重复执行步骤S1100至S1400的上述操作。
通过上述过程，当确定参考单元RC时，可以执行读取操作。
换言之，可以从正常单元阵列112提供单元电流ICELL，该单元电流ICELL与基于输入地址ADDR而被选中的存储单元的电阻状态相对应。参考单元选择器121可以产生参考选择信号REF_SEL，从而根据基于输入地址ADDR而被选中的存储单元的位置来选择子阵列。可以从参考单元阵列114提供参考电流IREF，该参考电流IREF与基于所产生的参考选择信号REF_SEL而被选中的子阵列的存储单元的电阻状态的组合相对应。感测放大器电路SA可以基于单元电流ICELL和参考电流IREF，来感测和放大表示正常单元阵列112的选中的存储单元的数据的信号。
根据本公开的实施例的电阻式存储器件可以能够通过执行存储单元的位置补偿和芯片的温度补偿以产生参考电流，来确保感测余量并使读取错误最小化。此外，即使用于产生参考电流的参考单元阵列中存在有缺陷的参考单元，也可以修复该有缺陷的参考单元，从而提高良率。
虽然已经针对特定实施例描述了本公开，但是对于本领域技术人员来说明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。
例如，上述在本公开的实施例中描述的逻辑门和晶体管可以根据输入信号的极性被实现为具有不同的位置和类型。

Claims (22)

1.一种电阻式存储器件，包括：
正常单元阵列，其适用于：包括多个存储单元，并且根据基于输入地址而从所述多个存储单元之中选中的存储单元的电阻状态来产生单元电流；
参考单元阵列，其适用于：包括多个子阵列，每个子阵列包括预定数量的存储单元，并且适用于：根据子阵列的存储单元的电阻状态的组合来产生参考电流，所述子阵列是基于参考选择信号而从所述多个子阵列之中被选中的，其中，所述多个子阵列中的每一个包括：参考单元；以及多个相邻单元，所述多个相邻单元设置在所述参考单元周围，所述多个相邻单元中的每一个被编程为第一电阻状态和第二电阻状态之一；
感测放大器电路，其适用于：在读操作期间，基于所述单元电流和所述参考电流来感测和放大表示选中的所述存储单元的数据的信号；以及
参考单元选择器，其适用于产生所述参考选择信号，所述参考单元阵列中的所述子阵列与所述正常单元阵列中的选中的所述存储单元的位置相对应。
2.如权利要求1所述的电阻式存储器件，其中，选中的所述子阵列包括参考单元和相邻单元，所述相邻单元设置在所述参考单元周围，并且每个相邻单元被编程为第一电阻状态和第二电阻状态之一，以及
其中，所述参考单元阵列通过对所述参考电流执行温度补偿以将所述相邻单元的电阻状态反映到所述参考单元，来根据选中的所述子阵列的所述参考单元的电阻状态产生所述参考电流。
3.如权利要求2所述的电阻式存储器件，其中，选中的所述子阵列的所述参考单元被编程为具有在所述第一电阻状态的第一电阻值与所述第二电阻状态的第二电阻值之间的电阻值。
4.如权利要求3所述的电阻式存储器件，其中，所述第一电阻状态是高电阻状态，以及所述第二电阻状态是低电阻状态。
5.如权利要求1所述的电阻式存储器件，还包括：
控制逻辑，其适用于：通过基于所述参考电流而确定选中的所述子阵列的参考单元是否是有缺陷的参考单元，来产生修复控制信号。
6.如权利要求5所述的电阻式存储器件，其中，选中的所述子阵列是第一子阵列，以及
其中，所述参考单元选择器基于所述修复控制信号而将所述第一子阵列的相邻单元之中的一个设置为新的参考单元，所述第一子阵列的所述相邻单元设置在所述第一子阵列的所述参考单元周围，并且每个所述相邻单元被编程为第一电阻状态和第二电阻状态之一，并且所述参考单元选择器更新所述参考选择信号以选择第二子阵列，所述第二子阵列包括所述新的参考单元和设置在所述新的参考单元周围的相邻单元。
7.如权利要求6所述的电阻式存储器件，其中，所述参考单元选择器将所述第一子阵列的设置在所述第一子阵列的对角线上的相邻单元设置为所述新的参考单元。
8.如权利要求5所述的电阻式存储器件，其中，所述有缺陷的参考单元与第一字线和第一位线耦接，以及
其中，所述参考单元选择器将与所述第一字线耦接并且与第二位线耦接的存储单元设置为新的参考单元，所述第二位线与所述第一位线被两者之间的至少一个位线分隔开。
9.如权利要求5所述的电阻式存储器件，其中，选中的所述子阵列的相邻单元设置在选中的所述子阵列的所述参考单元周围，并且每个所述相邻单元被编程为第一电阻状态和第二电阻状态之一，以及
其中，当所述参考电流超出目标范围、并且所述参考单元未被确定为所述有缺陷的参考单元时，所述控制逻辑调整被编程在选中的所述子阵列的所述相邻单元中的一个或更多个电阻状态。
10.如权利要求1所述的电阻式存储器件，其中，所述参考单元阵列沿字线方向设置在所述正常单元阵列的一侧，以及
其中，所述感测放大器电路沿位线方向设置在所述正常单元阵列的一侧。
11.如权利要求1所述的电阻式存储器件，其中，所述正常单元阵列根据自所述感测放大器电路的相应距离而被划分为多个区域，以及
其中，所述参考单元阵列包括分别与所述多个区域相对应的所述多个子阵列。
12.如权利要求1所述的电阻式存储器件，其中，所述多个子阵列设置在所述参考单元阵列的对角线方向上。
13.如权利要求12所述的电阻式存储器件，其中，相邻的子阵列彼此间隔开预定的距离。
14.如权利要求1所述的电阻式存储器件，其中，所述参考单元阵列占据比所述正常单元阵列的面积更小的面积。
15.一种用于操作电阻式存储器件的方法，包括：
提供包括多个存储单元的正常单元阵列和包括多个子阵列的参考单元阵列，每个子阵列包括预定数量的存储单元；
根据存储单元的电阻状态来产生单元电流，所述存储单元是从所述正常单元阵列通过输入地址而从所述多个存储单元之中选中的；
产生参考选择信号以从所述多个子阵列之中选择子阵列，所述子阵列与所述正常单元阵列中的选中的所述存储单元的位置相对应；
根据所述子阵列的存储单元的电阻状态的组合来产生参考电流，所述子阵列是基于所述参考选择信号而从所述多个子阵列之中被选中的；以及
基于所述单元电流和所述参考电流来感测和放大表示选中的所述存储单元的数据的信号，
其中，所述多个子阵列中的每一个包括：
参考单元；以及
多个相邻单元，其设置在所述参考单元周围，所述多个相邻单元中的每一个被编程为第一电阻状态和第二电阻状态之一。
16.如权利要求15所述的方法，其中，选中的所述子阵列包括参考单元和相邻单元，所述相邻单元设置在所述参考单元周围，并且每个所述相邻单元被编程为第一电阻状态和第二电阻状态之一，以及
其中，所述参考单元阵列通过对所述参考电流执行温度补偿以将所述相邻单元的电阻状态反映到所述参考单元，来根据选中的所述子阵列的所述参考单元的电阻状态产生所述参考电流。
17.如权利要求15所述的方法，还包括：
通过基于所述参考电流而确定选中的所述子阵列的参考单元是否是有缺陷的参考单元，来产生修复控制信号。
18.如权利要求17所述的方法，其中，选中的所述子阵列是第一子阵列，所述方法还包括：
基于所述修复控制信号将所述第一子阵列的相邻单元之中的一个设置为新的参考单元，所述第一子阵列的所述相邻单元设置在所述第一子阵列的参考单元周围，并且每个所述相邻单元被编程为第一电阻状态和第二电阻状态之一；以及
更新所述参考选择信号以选择第二子阵列，所述第二子阵列包括所述新的参考单元和设置在所述新的参考单元周围的相邻单元，
其中，将所述第一子阵列的设置在所述第一子阵列的对角线上的相邻单元设置为所述新的参考单元。
19.如权利要求17所述的方法，其中，所述有缺陷的参考单元与第一字线和第一位线耦接，以及
其中，将与所述第一字线耦接并且与第二位线耦接的存储单元设置为新的参考单元，所述第二位线与所述第一位线被两者之间的至少一个位线分隔开。
20.如权利要求17所述的方法，其中，选中的所述子阵列的相邻单元设置在选中的所述子阵列的所述参考单元周围，并且每个所述相邻单元被编程为第一电阻状态和第二电阻状态之一，所述方法还包括：
当所述参考电流超出目标范围、并且所述参考单元未被确定为是所述有缺陷的参考单元时，调整被编程在选中的所述子阵列的所述相邻单元中的一个或更多个电阻状态。
21.一种电阻式存储器件，包括：
正常单元阵列，其适用于：包括多个存储单元，并且根据基于输入地址而被选中的存储单元的电阻状态来产生单元电流；
参考单元阵列，其适用于：包括子阵列，所述子阵列具有预定数量的存储单元，并且适用于：根据所述子阵列的所述存储单元的电阻状态的组合来产生参考电流，其中，所述多个子阵列中的每一个包括：参考单元；以及多个相邻单元，所述多个相邻单元设置在所述参考单元周围，所述多个相邻单元中的每一个被编程为第一电阻状态和第二电阻状态之一；以及
感测放大器电路，其适用于：在读取操作期间，基于所述单元电流和所述参考电流来感测和放大表示选中的所述存储单元的数据的信号。
22.如权利要求21所述的电阻式存储器件，其中，所述参考单元阵列基于所述输入地址来选择与所述正常单元阵列中的选中的所述存储单元的位置相对应的所述子阵列。
CN201811621955.3A 2018-03-09 2018-12-28 电阻式存储器件及其操作方法 Active CN110246531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180027910A KR102445560B1 (ko) 2018-03-09 2018-03-09 저항성 메모리 장치 및 그의 동작 방법
KR10-2018-0027910 2018-03-09

Publications (2)

Publication Number Publication Date
CN110246531A CN110246531A (zh) 2019-09-17
CN110246531B true CN110246531B (zh) 2023-04-11

Family

ID=67843387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811621955.3A Active CN110246531B (zh) 2018-03-09 2018-12-28 电阻式存储器件及其操作方法

Country Status (3)

Country Link
US (1) US10714174B2 (zh)
KR (1) KR102445560B1 (zh)
CN (1) CN110246531B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102599662B1 (ko) * 2018-07-27 2023-11-07 삼성전자주식회사 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
US11081151B2 (en) * 2019-09-26 2021-08-03 Intel Corporation Techniques to improve a read operation to a memory array
JP2021096887A (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US11823739B2 (en) * 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
US11727986B2 (en) * 2020-04-06 2023-08-15 Crossbar, Inc. Physically unclonable function (PUF) generation involving programming of marginal bits
US11423984B2 (en) 2020-04-06 2022-08-23 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip
US11574657B2 (en) 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation
US11942144B2 (en) 2022-01-24 2024-03-26 Stmicroelectronics S.R.L. In-memory computation system with drift compensation circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203112B2 (en) * 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
JP4853735B2 (ja) * 2005-10-18 2012-01-11 日本電気株式会社 Ｍｒａｍ、及びその動作方法
US7286429B1 (en) * 2006-04-24 2007-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an MRAM cell
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
WO2008133087A1 (ja) * 2007-04-17 2008-11-06 Nec Corporation 半導体記憶装置及びその動作方法
KR20110120013A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US9042152B2 (en) * 2011-08-25 2015-05-26 Samsung Electronics Co., Ltd. Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
CN104160450B (zh) * 2012-03-07 2017-06-09 松下知识产权经营株式会社 非易失性半导体存储装置
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
KR102056853B1 (ko) 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
KR102049258B1 (ko) * 2013-03-15 2019-11-28 삼성전자주식회사 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및
KR102127137B1 (ko) * 2013-12-03 2020-06-26 삼성전자주식회사 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102292643B1 (ko) 2015-02-17 2021-08-23 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20190106417A (ko) 2019-09-18
US10714174B2 (en) 2020-07-14
CN110246531A (zh) 2019-09-17
US20190279709A1 (en) 2019-09-12
KR102445560B1 (ko) 2022-09-22

Similar Documents

Publication Publication Date Title
CN110246531B (zh) 电阻式存储器件及其操作方法
US10937519B2 (en) Memory devices, memory systems and methods of operating memory devices
US7817465B2 (en) Phase change random access memory
KR100597636B1 (ko) 상 변화 반도체 메모리 장치
US7570511B2 (en) Semiconductor memory device having a three-dimensional cell array structure
KR101237005B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
EP1965391B1 (en) Non-volatile semiconductor memory device
KR102480012B1 (ko) 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR100674992B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US8271856B2 (en) Resistive memory devices and methods of controlling operations of the same
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
US7924639B2 (en) Nonvolatile memory device using resistance material
US20150155037A1 (en) Resistive memory device capable of increasing sensing margin by controlling interface states of cell transistors
US11043268B2 (en) Resistive memory devices and methods of operating resistive memory devices including adjustment of current path resistance of a selected memory cell in a resistive memory device
US8045363B2 (en) Variable resistance memory devices including arrays of different sizes
US8228711B2 (en) Bi-directional resistive memory devices and related memory systems and methods of writing data
KR20180097854A (ko) 메모리 장치 및 그 동작 방법
KR20090066823A (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
CN113889166A (zh) 非易失性存储器和操作非易失性存储器的方法
US20170192704A1 (en) Memory systems and electronic devices including nonvolatile memory modules
KR20210100404A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
CN108615540B (zh) 存储器装置和操作存储器装置的方法
US8854907B2 (en) Semiconductor device for supplying and measuring electric current through a pad
CN114596895A (zh) 记忆体装置、记忆体系统以及记忆体装置的操作方法
KR20070024803A (ko) 상변화 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant