CN110225650B - 多层板及其制备方法 - Google Patents

多层板及其制备方法 Download PDF

Info

Publication number
CN110225650B
CN110225650B CN201910444611.8A CN201910444611A CN110225650B CN 110225650 B CN110225650 B CN 110225650B CN 201910444611 A CN201910444611 A CN 201910444611A CN 110225650 B CN110225650 B CN 110225650B
Authority
CN
China
Prior art keywords
copper
board
multilayer
inner core
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910444611.8A
Other languages
English (en)
Other versions
CN110225650A (zh
Inventor
戴匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kalex MultiLayer Circuit Board Zhongshan Ltd
Original Assignee
Kalex MultiLayer Circuit Board Zhongshan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kalex MultiLayer Circuit Board Zhongshan Ltd filed Critical Kalex MultiLayer Circuit Board Zhongshan Ltd
Priority to CN201910444611.8A priority Critical patent/CN110225650B/zh
Publication of CN110225650A publication Critical patent/CN110225650A/zh
Application granted granted Critical
Publication of CN110225650B publication Critical patent/CN110225650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种多层板及其制备方法。所述多层板包括若干个内层芯板，每两个相邻的所述内层芯板之间通过第一半固化片粘接，至少一个所述内层芯板为埋铜内芯板，所述埋铜内芯板包括铜箔以及位于所述铜箔表面的埋线层，所述埋线层包括固化物及其埋入所述固化物中的线路图形。本发明所述的多层板厚度小，避免了厚铜技术带来的技术难点，在上述结构多层板的基础上制备的线路板，在厚度显著减小的同时，仍然能够保持较高的电流导通能力和承载能力，应用于大电流和高电压领域。

Description

多层板及其制备方法
技术领域
本发明涉及线路板领域，特别是涉及多层板及其制备方法。
背景技术
随着线路板应用范围不断增大，对其性能要求也更严格，为确保电子系统产品运作的可靠性，部分线路板设计开发越来越注重功能及品质的配合，趋向高铜厚、高板厚的发展路线，以使线路板可以有更好的尺寸稳定性及电路功能支持能力，特别是对于部分应用大电流，高电压的线路板。厚铜线路板，特别是铜厚高达12OZ的厚铜线路板，适用于具有高可靠性要求的电子产品，特别是汽车电子行业等高品质要求的线路板产品，可以提高大动态电流及电压变化的载荷能力及提高线路板抗恶劣环境能力。其主要应用于汽车电子行业，特别是针对发动机电源供应部分部件汽车中央电器供电系统电路板等的制作，具有耐热老化性、耐高低温循环和高玻璃化温度等高可靠特性。
现有的线路板制造工艺中，厚铜技术存在以下技术难点：蚀刻时会产生较大的侧蚀效应，严重影响线路的有效截面形状及品质要求；厚铜影响钻孔的品质效果，容易产生过量的披锋铜屑导致塞孔等问题，钻咀容易磨损或折断；厚铜的线角位等阻焊剂厚度难以得到保证，线面的阻焊剂厚度均匀性也得不到保证，容易造成表面露铜氧化或短路，影响产品电气性能及外观。
发明内容
基于此，本发明提供一种多层板，该多层板中，至少一个内层芯板为埋铜内芯板，可降低多层板的厚度，避免了厚铜技术带来的技术难点。
具体技术方案为：
一种多层板，包括若干个内层芯板，每两个相邻的所述内层芯板之间通过第一半固化片粘接，至少一个所述内层芯板为埋铜内芯板，所述埋铜内芯板包括铜箔以及位于所述铜箔表面的埋线层，所述埋线层包括固化物及其埋入所述固化物中的线路图形。
在其中一个实施例中，所述多层板的厚度为10mil-160mil，1mil＝0.0254mm。
本发明还提供一种多层板的制备方法。
具体技术方案为：
一种多层板的制备方法，包括以下步骤：
于铜箔上形成埋线层，所述埋线层包括固化物及其埋入所述固化物中的线路图形，得埋铜内芯板；
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，将至少一个所述埋铜内芯板与若干个其他内层芯板进行预叠和压合，即得多层板。
在其中一个实施例中，所述埋铜内芯板的制备方法包括以下步骤：
于所述铜箔上形成所述线路图形；
于带有所述线路图形的所述铜箔上层压第二半固化片，将所述线路图形压入熔融后的所述第二半固化片中，固化，即得埋铜内芯板。
在其中一个实施例中，所述层压的升温速率为2.0℃/min-3.0℃/min。
在其中一个实施例中，所述层压的温度为75-220℃。
在其中一个实施例中，所述层压的压力为75psi-350psi。
在其中一个实施例中，通过图形转移或焊接的方法，于所述铜箔上形成所述线路图形。
在其中一个实施例中，所述第一半固化片为聚丙烯树脂。
在其中一个实施例中，所述第二半固化片为聚丙烯树脂。
与现有技术相比，本发明具有以下有益效果：
本发明的多层板中，至少一个内层芯板为埋铜内芯板，所述埋铜内芯板通过将线路图形埋入到固化物中，得到埋线层，使用上述埋线层，可以有效减低内层芯板的厚度，进而降低线路板的厚度，避免厚铜技术带来的技术难点。
上述固化物为第二半固化片固化的产物，先使第二半固化片在高温下熔融，然后将线路图形压入熔融的第二半固化片中，得到埋线层。在上述结构多层板的基础上制备的线路板，在厚度显著减小的同时，仍然能够保持较高的电流导通能力和承载能力，应用于大电流和高电压领域。
在制备埋铜内芯板的层压过程中，升温速率对制品的质量有一定影响。若升温稍慢，会因排气不完全，制得的制品出现气泡、空隙、厚度太大等缺点；反之升温稍快容易造成树脂熔融粘度过低，结合力降低。制备埋铜内芯板时，优选的升温速率为2.0℃/min-3.0℃/min。
附图说明
图1为实施例1的多层板的叠构图；
图2为实施例2的多层板的叠构图；
图3为实施例3的多层板的叠构图；
图4为实施例4的多层板的叠构图。
具体实施方式
以下结合具体实施例对本发明的多层板及其制备方法作进一步详细的说明。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明公开内容理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
一种多层板，厚度为40mil，其叠构图如图1所示，埋铜内芯板位于顶层，埋铜内芯板包括铜箔及其位于所述铜箔表面的埋线层w，所述埋线层包括固化物及其埋入所述固化物中的线路图形。可以理解地，埋铜内芯板与其相邻的其他内芯板、每两个相邻的其他内芯板之间通过聚丙烯树脂粘接。
一种多层板的制备方法，包括以下步骤：
通过图形转移的方法，于铜箔上形成线路图形。
于带有线路图形的铜箔上层压聚丙烯树脂，将所述线路图形压入熔融后的聚丙烯树脂中，固化，即得埋铜内芯板。
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，参照图1所示的叠构图，将上述埋铜内芯板与其他内层芯板进行预叠和压合，即得多层板。
可以理解地，压合过程是指通过高温高压的作用，半固化片(聚丙烯树脂)经历从难以流动的粘弹状逐渐转变为液体状，再转变为凝胶状的过程。
于带有线路图形的铜箔上层压聚丙烯树脂时，升温速率是一个很重要的参数，它的合适与否将直接影响线路板的质量。若升温稍慢，会因排气不完全，制得的多层板出现气泡、空隙、厚度太大等缺点；反之升温稍快容易造成树脂熔融粘度过低，层间结合力降低。
本实施例中，所述层压的温度为75-220℃，升温速率为2.0℃/min3.0℃/min，压力为75psi-350psi。
半固化片的胶流动和内层线路设计、层压板尺寸及其几何形状等依据实际条件而定。
实施例2
一种多层板，厚度为60mil，其叠构图如图2所示，埋铜内芯板位于底层，埋铜内芯板包括铜箔及其位于所述铜箔表面的埋线层w，所述埋线层包括固化物及其埋入所述固化物中的线路图形。可以理解地，埋铜内芯板与其相邻的其他内芯板、每两个相邻的其他内芯板之间通过聚丙烯树脂粘接。
一种多层板的制备方法，包括以下步骤：
通过焊接的方法，于铜箔上形成线路图形。
于带有线路图形的铜箔上层压聚丙烯树脂，将所述线路图形压入熔融后的聚丙烯树脂中，固化，即得埋铜内芯板。
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，参照图2所示的叠构图，将上述埋铜内芯板与其他内层芯板进行预叠和压合，即得多层板。
本实施例中，所述层压的温度为75-220℃，升温速率为2.0℃/min3.0℃/min，压力为75psi-350psi。
实施例3
一种多层板，厚度为80mil，其叠构图如图3所示，埋铜内芯板位于中间层，埋铜内芯板包括铜箔及其位于所述铜箔表面的埋线层w，所述埋线层包括固化物及其埋入所述固化物中的线路图形。可以理解地，埋铜内芯板与其相邻的其他内芯板、每两个相邻的其他内芯板之间通过聚丙烯树脂粘接。
一种多层板的制备方法，包括以下步骤：
通过图形转移的方法，于铜箔上形成线路图形。
于带有线路图形的铜箔上层压聚丙烯树脂，将所述线路图形压入熔融后的聚丙烯树脂中，固化，即得埋铜内芯板。
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，参照图3所示的叠构图，将上述埋铜内芯板与其他内层芯板进行预叠和压合，即得多层板。
本实施例中，所述层压的温度为75-220℃，升温速率为2.0℃/min3.0℃/min，压力为75psi-350psi。
实施例4
一种多层板，厚度为100mil，其叠构图如图4所示，埋铜内芯板位于中间层，数量为2，埋铜内芯板包括铜箔及其位于所述铜箔表面的埋线层w，所述埋线层包括固化物及其埋入所述固化物中的线路图形。可以理解地，埋铜内芯板与其相邻的其他内芯板、每两个相邻的其他内芯板之间通过聚丙烯树脂粘接。
一种多层板的制备方法，包括以下步骤：
通过图形转移的方法，于铜箔上形成线路图形。
于带有线路图形的铜箔上层压聚丙烯树脂，将所述线路图形压入熔融后的聚丙烯树脂中，固化，即得埋铜内芯板。
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，参照图3所示的叠构图，将上述埋铜内芯板与其他内层芯板进行预叠和压合，即得多层板。
本实施例中，所述层压的温度为75-220℃，升温速率为2.0℃/min3.0℃/min，压力为75psi-350psi。
实施例5
按照常规的线路板制备工艺，在实施例1-4的多层板的基础上，制备线路板。并对其性能进行测试。
测试方法和标准如下：
回流焊测试参照标准：IPC-TM-650 2.6.27。
TG测试：采用TG测试仪，按照TG测试仪操作规范进行测试，测试压合板TG是否符合要求。
线路间耐电压测试：在多层板上选取同层或相邻层的2组相邻导线作为测试对象，通过软导线引出，连接到耐压测试仪上，将电压从0V升至500VDC(两层板升至2000V)，升压速度不超过100V/s，并在500VDC的电压作用下持续时间30s。若在测试过程中，不出现电弧、火光、闪络、击穿等情况，则为合格。
结果如表1所示：
表1
测试项目 实施例1 实施例2 实施例3 实施例4
回流焊测试 ACC ACC ACC ACC
TG ACC ACC ACC ACC
线路间耐电压测试 ACC ACC ACC ACC
由表1可知，由实施例1-4的多层板制备得到的线路板在厚度显著减小的同时，还能保持较高的电流导通能力和承载能力，各项测试均合格，避免厚铜技术带来的技术难点。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多层板的制备方法，其特征在于，包括以下步骤：
于铜箔上形成线路图形；
于带有所述线路图形的所述铜箔上层压第二半固化片，将所述线路图形压入熔融后的所述第二半固化片中，固化，即得埋铜内芯板；所述埋铜内芯板包括铜箔以及位于所述铜箔表面的埋线层，所述埋线层包括固化物及其埋入所述固化物中的所述线路图形；
按照每两个相邻的内层芯板之间放置第一半固化片的顺序，将至少一个所述埋铜内芯板与若干个其他内层芯板进行预叠和压合，即得多层板。
2.根据权利要求1所述的多层板的制备方法，其特征在于，所述多层板的厚度为10mil-160mil。
3.根据权利要求2所述的多层板的制备方法，其特征在于，所述多层板的厚度为40mil-160mil。
4.根据权利要求3所述的多层板的制备方法，其特征在于，所述层压的升温速率为2.0℃/min -3.0℃/min。
5.根据权利要求3所述的多层板的制备方法，其特征在于，所述层压的温度为75-220℃。
6.根据权利要求3所述的多层板的制备方法，其特征在于，所述层压的压力为75 psi -350psi。
7.根据权利要求2所述的多层板的制备方法，其特征在于，通过图形转移或焊接的方法，于所述铜箔上形成所述线路图形。
8.根据权利要求1-7任一项所述的多层板的制备方法，其特征在于，所述第一半固化片为聚丙烯树脂。
9.根据权利要求1-7任一项所述的多层板的制备方法，其特征在于，所述第二半固化片为聚丙烯树脂。
10.一种多层板，其特征在于，由权利要求1-9任一项所述的制备方法制得。
CN201910444611.8A 2019-05-27 2019-05-27 多层板及其制备方法 Active CN110225650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910444611.8A CN110225650B (zh) 2019-05-27 2019-05-27 多层板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910444611.8A CN110225650B (zh) 2019-05-27 2019-05-27 多层板及其制备方法

Publications (2)

Publication Number Publication Date
CN110225650A CN110225650A (zh) 2019-09-10
CN110225650B true CN110225650B (zh) 2020-11-20

Family

ID=67817994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910444611.8A Active CN110225650B (zh) 2019-05-27 2019-05-27 多层板及其制备方法

Country Status (1)

Country Link
CN (1) CN110225650B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020162685A1 (en) * 2001-05-07 2002-11-07 Jeffrey Gotro Thermal dissipating printed circuit board and methods
CN102883534B (zh) * 2012-09-27 2015-08-12 沪士电子股份有限公司 印刷电路厚铜板内层无铜区失压问题解决方法
CN104717839B (zh) * 2013-12-13 2018-08-03 深南电路有限公司 厚铜电路板及其制作方法
CN105072827A (zh) * 2015-07-17 2015-11-18 深圳崇达多层线路板有限公司 一种厚铜板的制作方法
CN105101683A (zh) * 2015-08-06 2015-11-25 深圳市五株科技股份有限公司 多层厚铜电路板及其制作方法
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法

Also Published As

Publication number Publication date
CN110225650A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
US20230154665A1 (en) Inductor assembly and manufacturing method for inductor assembly
CN103796445A (zh) 具有内埋元件的电路板及其制作方法
JPH05198946A (ja) 多層プリント回路基板の製造方法
US11297722B2 (en) Multi-layered circuit board
CN103796416A (zh) 软硬结合电路板及其制作方法
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN206422974U (zh) 埋平面电阻高频多层线路板
CN110225650B (zh) 多层板及其制备方法
JP3514667B2 (ja) 熱融着性絶縁シート
CN102365006B (zh) 多层电路板加工方法
TWI713682B (zh) 多層印刷配線板及多層覆金屬積層板
CN105916291A (zh) 一种高密度互联印刷电路板的制作方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
CN102427679B (zh) 具有嵌入式凸块互连结构的柔性印刷电路板及其制作方法
TWI559825B (zh) Printed wiring board and manufacturing method thereof
TW200425367A (en) Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same
KR20080053911A (ko) 다층 프린트배선판 및 그 제조방법
JP4984121B2 (ja) プリント配線板の製造方法
CN202310269U (zh) 多层电路板
CN102083282A (zh) 电路板制作方法
CN202178913U (zh) 半镂空型的金属基覆铜板
JP4126582B2 (ja) 多層プリント配線板およびその製造方法
CN102497748A (zh) 一种多层印刷电路板的制作方法
JP6299385B2 (ja) 積層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant