CN110153566A - 半导体基板及其加工方法 - Google Patents

半导体基板及其加工方法 Download PDF

Info

Publication number
CN110153566A
CN110153566A CN201810375374.XA CN201810375374A CN110153566A CN 110153566 A CN110153566 A CN 110153566A CN 201810375374 A CN201810375374 A CN 201810375374A CN 110153566 A CN110153566 A CN 110153566A
Authority
CN
China
Prior art keywords
support plate
semiconductor substrate
groove
laser beam
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810375374.XA
Other languages
English (en)
Inventor
谢庆堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN110153566A publication Critical patent/CN110153566A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Weting (AREA)

Abstract

本发明揭露半导体基板的加工方法，该半导体基板具有载板及形成于该载板的多个线路，相邻的所述线路之间具有空间，该空间显露该载板的表面，该加工方法使用通过该空间的激光束蚀刻该载板，使该载板下凹形成多个沟槽，所形成的所述沟槽在后续制造过程中可提高流体(如封装胶体、导电胶体或防焊漆)的流动性，此外，在蚀刻该载板的同时，该激光束亦移除位于所述线路之间的残留物，以提高该半导体基板的良率。

Description

半导体基板及其加工方法
技术领域
本发明关于一种半导体基板及其加工方法，以激光束加工蚀刻载板，使载板表面形成可增加流体流动性的沟槽，以提高半导体基板良率。
背景技术
半导体封装技术随着终端电子产品的需求不断演进，其中为了满足产品需求，超精细间距(super fine pitch)线路为不可避免的发展趋势，然而封装制造过程中所使用的流体(如underfill或ACF)在超精细间距线路之间不易流动，因此难以均匀分布于基板表面，此外，由于线路间的间距非常狭窄，位于线路之间的异物于蚀刻制造过程中不易完整移除，且在移除异物过程中容易损害线路，使得封装结构良率难以显著提升。
发明内容
本发明的一目的在于提供一种加工方法，其用以加工半导体基板，该半导体基板具有载板及多个线路，所述线路形成于该载板的表面，且相邻的所述线路之间具有空间，该空间显露该表面，该加工方法的特征在于：以通过该空间的激光束蚀刻该载板，使多个沟槽下凹形成于该空间显露的该表面。
前述的加工方法，其中该载板具有厚度，所述沟槽具有深度，该深度不大于该厚度的二分之一。
前述的加工方法，其中该载板具有厚度，所述沟槽具有深度，该厚度介于20-40μm，该深度介于0.1-15μm之间。
前述的加工方法，其中各该线路的侧面及各该沟槽的槽侧壁之间具有连接界面，在该激光束蚀刻该载板时，该载板因局部熔融而产生熔融材，该熔融材凝固于该连接界面而形成保护层，该保护层覆盖该连接界面。
前述的加工方法，其中是以自动光学检查(Automated Optical Inspection)装置控制该激光束，使该激光束沿着该空间蚀刻该载板。
前述的加工方法，其中相邻的所述线路之间具有间距(pitch)，该间距小于20μm。
本发明的另一目的在于提供一种半导体基板，其包含载板及多个线路，该载板具有表面及多个沟槽，所述线路形成于该载板的该表面，且相邻的所述线路之间具有空间，该空间显露该表面，所述沟槽下凹形成于该空间显露的该表面，其中所述沟槽是由通过该空间的激光束蚀刻该载板所形成。
前述的半导体基板，其中该载板具有厚度，所述沟槽具有深度，该深度不大于该厚度的二分之一。
前述的半导体基板，其中该载板具有厚度，所述沟槽具有深度，该厚度介于20-40μm，该深度介于0.1-15μm之间。
前述的半导体基板，其中各该线路的侧面及各该沟槽的槽侧壁之间具有连接界面，在该激光束蚀刻该载板时，该载板因局部熔融而产生熔融材，该熔融材凝固于该连接界面而形成保护层，该保护层覆盖该连接界面。
前述的半导体基板，其中是以自动光学检查(Automated Optical Inspection)装置控制该激光束，使该激光束沿着该空间蚀刻该载板。
前述的半导体基板，其中相邻的所述线路之间具有间距(pitch)，该间距小于20μm。
本发明的该加工方法使用该激光束蚀刻所述线路显露的该载板，使所述沟槽形成于所述线路之间，所述沟槽可增加后续制造过程中的流体流动性，因此可提高其封装结构的良率，此外，本发明的该加工方法可应用于超精细间距(super fine pitch)的半导体基板，精准地加工蚀刻该载板，以避免损害所述线路。
附图说明
图1：依据本发明的一实施例，一种半导体基板的立体图。
图2：依据本发明的一实施例，该半导体基板的侧视图。
图3：依据本发明的一实施例，一种加工方法的示意图。
图4：依据本发明的一实施例，该半导体基板的侧视图。
图5：依据本发明的一实施例，自动光学检查装置的方框图。
【主要元件符号说明】
100：半导体基板 110：载板
111：表面 112：沟槽
112a：槽侧壁 120：线路
121：侧面 130：保护层
200：自动光学检查装置 210：影像撷取单元
220：影像处理单元 230：控制单元
D1：间距 D2：厚度
D3：深度 L：激光束
I：连接界面 R：残留物
S：空间
具体实施方式
请参阅图1及图2，本发明的一种加工方法是用以加工半导体基板100，该半导体基板100具有载板110及多个线路120，所述线路120形成于该载板110的表面111，相邻的所述线路120之间具有空间S，该空间S显露该载板110的该表面111，在本实施例中，该载板110的材质为聚酰亚胺(Polyimide,PI)，所述线路120的材质为铜，但本发明不以此为限制，该载板110的材质可为其他具可挠性的聚合物，所述线路120的材质可为其他合适的金属或合金。
请参阅图1及图2，所述线路120是经由图案化制造过程形成于该载板110，该图案化制造过程包含:(i)形成金属层于该载板110的该表面111；(ii)形成图案化光阻层于该金属层上，该图案化光阻层是由曝光显影光阻层所形成；(iii)以该图案化光阻层为遮罩蚀刻该金属层，以形成所述线路120，其中，相邻的所述线路120之间具有间距(pitch)D1，较佳地，该间距D1小于20μm。
请参阅图2，由于所述线路120之间的该间距D1过于狭窄，在线路图案化制造过程完成后，可能会有一些残留物R残留于所述线路120之间的该空间S中而难以移除，导致该半导体基板100的稳定性及良率不佳，该残留物R可能为金属、光阻或污染物等物质。
请参阅图3及图4，本发明的该加工方法是以通过该空间S的激光束L蚀刻该载板110，使得多个沟槽112下凹形成于该空间S显露的该表面111，所述沟槽112连通该空间S，因此在后续制造过程中，所述沟槽112可增加涂布于该半导体基板100上的流体流动性，使流体在该半导体基板100上均匀流动分布，其中流体包含封装胶体(Underfill)、导电胶体(Anisotropic Conductive Film,ACF)或防焊漆(Solder resist,SR)等。
该激光束L于蚀刻该载板110的同时，亦移除了位于该空间S的该残留物R，因此本发明借由单一制造过程即可同时达到加工该半导体基板100及移除异物的功效，以显著改善该半导体基板100的良率。
请参阅图4，该载板110具有厚度D2，该厚度D2为该载板110蚀刻前的厚度，所述沟槽112具有深度D3，该深度D3为该表面111至该沟槽112底面的最短距离，其中该深度D3不大于该厚度D2的二分之一，该厚度D2介于20-40μm，该深度D3介于0.1-15μm之间，较佳地，该深度D3不大于该厚度D2的三分之一，在本实施例中，该载板110的该厚度D2实质上等于35μm，所述沟槽112的该深度D3实质上等于10μm。
请参阅图4，各该线路120具有侧面121，该侧面121面向该空间S，各该沟槽112具有槽侧壁112a，该槽侧壁112a连接该侧面121，其中该侧面121及该槽侧壁112a之间具有连接界面I，在该激光束L蚀刻该载板110时，该激光束L的能量会造成该载板110局部熔融而产生熔融材，且该激光束L在该空间S移动的过程中，该熔融材会被喷溅至该连接界面I，使得该熔融材凝固于该连接界面I而形成保护层130，该保护层130覆盖该连接界面I，较佳地，该保护层130亦覆盖邻近该连接界面I的所述线路120的该侧面121，该保护层130用以避免所述线路120发生迁移现象，包含离子迁移(ionmigration)、金属迁移(metal migration)或电迁移(electromigration)。
请参阅图3至图5，在本实施例中，是使用自动光学检查装置200(AutomatedOptical Inspection,AOI)控制该激光束L，使该激光束L沿着该空间S蚀刻该载板110，该自动光学检查装置200包含影像撷取单元210、影像处理单元220及控制单元230，该影像撷取单元210及该影像处理单元220分别用以撷取及处理该半导体基板100的影像，该控制单元230根据该半导体基板100的影像分析所述线路120在该载板110上的分布，以取得该空间S在该载板110上的位置及该间距D1大小，且该控制单元230可根据该空间S位置及该间距D1大小调整该激光束L的位移及束径。
该控制单元230根据该空间S位置控制该激光束L的位移，使该激光束L沿着所述线路120之间的该空间S移动，以蚀刻该载板110，且该控制单元230可根据该间距D1大小控制该激光束L的束径，使该激光束L的束径不大于该间距D1，以避免该激光束L蚀刻所述线路120。
较佳地，该控制单元230亦可调整该激光束L的能量及移动速度，使所述沟槽112的该深度D3符合不同深度的需求，在本实施例中，该激光束L的能量呈现高斯分布，因此所形成的所述沟槽112截面形状大致为半圆形，但本发明不以此为限制，可使用能量均匀分布的激光束蚀刻该载板110，以形成截面形状大致为矩形的沟槽。
本发明的该加工方法使用该激光束L蚀刻所述线路120显露的该载板110，使所述沟槽112形成于所述线路120之间，以增加后续封装制造过程的流体流动性，进而提升封装结构的良率。此外，由于该激光束L具高指向性，因此可应用于超精细间距(super finepitch)的半导体基板，精准地加工蚀刻该载板110，以避免损害所述线路120。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种加工方法，用以加工半导体基板，该半导体基板具有载板及多个线路，所述线路形成于该载板的表面，且相邻的所述线路之间具有空间，该空间显露该表面，该加工方法的特征在于：以通过该空间的激光束蚀刻该载板，使多个沟槽下凹形成于该空间显露的该表面。
2.根据权利要求1所述的加工方法，其特征在于：其中该载板具有厚度，所述沟槽具有深度，该深度不大于该厚度的二分之一。
3.根据权利要求1所述的加工方法，其特征在于：其中该载板具有厚度，所述沟槽具有深度，该厚度介于20-40μm，该深度介于0.1-15μm之间。
4.根据权利要求1所述的加工方法，其特征在于：其中各该线路的侧面及各该沟槽的槽侧壁之间具有连接界面，在该激光束蚀刻该载板时，该载板因局部熔融而产生熔融材，该熔融材凝固于该连接界面而形成保护层，该保护层覆盖该连接界面。
5.根据权利要求1所述的加工方法，其特征在于：其中是以自动光学检查装置控制该激光束，使该激光束沿着该空间蚀刻该载板。
6.根据权利要求1至5中任一项所述的加工方法，其特征在于：其中相邻的所述线路之间具有间距，该间距小于20μm。
7.一种半导体基板，其特征在于其包含：
载板，具有表面及多个沟槽；以及
多个线路，形成于该载板的该表面，相邻的所述线路之间具有空间，该空间显露该表面，所述沟槽下凹形成于该空间显露的该表面，其中所述沟槽是由通过该空间的激光束蚀刻该载板所形成。
8.根据权利要求7所述的半导体基板，其特征在于：其中该载板具有厚度，所述沟槽具有深度，该深度不大于该厚度的二分之一。
9.根据权利要求7所述的半导体基板，其特征在于：其中该载板具有厚度，所述沟槽具有深度，该厚度介于20-40μm，该深度介于0.1-15μm之间。
10.根据权利要求7所述的半导体基板，其特征在于：其中各该线路的侧面及各该沟槽的槽侧壁之间具有连接界面，在该激光束蚀刻该载板时，该载板因局部熔融而产生熔融材，该熔融材凝固于该连接界面而形成保护层，该保护层覆盖该连接界面。
11.根据权利要求7所述的半导体基板，其特征在于：其中是以自动光学检查装置控制该激光束，使该激光束沿着该空间蚀刻该载板。
12.根据权利要求7至11中任一项所述的半导体基板，其特征在于：其中相邻的所述线路之间具有间距，该间距小于20μm。
CN201810375374.XA 2018-02-14 2018-04-24 半导体基板及其加工方法 Pending CN110153566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107105587A TWI661476B (zh) 2018-02-14 2018-02-14 半導體基板及其加工方法
TW107105587 2018-02-14

Publications (1)

Publication Number Publication Date
CN110153566A true CN110153566A (zh) 2019-08-23

Family

ID=67541029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810375374.XA Pending CN110153566A (zh) 2018-02-14 2018-04-24 半导体基板及其加工方法

Country Status (4)

Country Link
US (1) US20190252207A1 (zh)
JP (1) JP6686065B2 (zh)
CN (1) CN110153566A (zh)
TW (1) TWI661476B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400261B (zh) * 2018-05-02 2020-11-24 京东方科技集团股份有限公司 一种柔性显示器件及其制作方法
CN113115523B (zh) * 2021-04-08 2023-08-01 深圳市创极客科技有限公司 线路板焊盘的补点焊片的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551314A (zh) * 2003-05-12 2004-12-01 喷气技术株式会社 半导体封装及切割槽的形成方法及其去闪光方法
US20050104198A1 (en) * 2003-09-30 2005-05-19 Kouji Takahashi Circuit device and manufacturing method thereof
CN1674758A (zh) * 2004-03-24 2005-09-28 三洋电机株式会社 电路装置及其制造方法
JP2005294329A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20060145322A1 (en) * 2004-12-27 2006-07-06 Kouji Takahashi Circuit device and portable device
CN101868116A (zh) * 2009-04-20 2010-10-20 欣兴电子股份有限公司 线路板及其制作方法
JP2011096998A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法
CN105376939A (zh) * 2014-08-12 2016-03-02 旭德科技股份有限公司 基板结构及其制作方法
US20170086288A1 (en) * 2015-09-23 2017-03-23 Intel Corporation Interconnects with trenches

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551314A (zh) * 2003-05-12 2004-12-01 喷气技术株式会社 半导体封装及切割槽的形成方法及其去闪光方法
US20050104198A1 (en) * 2003-09-30 2005-05-19 Kouji Takahashi Circuit device and manufacturing method thereof
CN1674758A (zh) * 2004-03-24 2005-09-28 三洋电机株式会社 电路装置及其制造方法
JP2005294329A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20060145322A1 (en) * 2004-12-27 2006-07-06 Kouji Takahashi Circuit device and portable device
CN101868116A (zh) * 2009-04-20 2010-10-20 欣兴电子股份有限公司 线路板及其制作方法
JP2011096998A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法
CN105376939A (zh) * 2014-08-12 2016-03-02 旭德科技股份有限公司 基板结构及其制作方法
US20170086288A1 (en) * 2015-09-23 2017-03-23 Intel Corporation Interconnects with trenches

Also Published As

Publication number Publication date
JP2019140366A (ja) 2019-08-22
US20190252207A1 (en) 2019-08-15
TW201935540A (zh) 2019-09-01
TWI661476B (zh) 2019-06-01
JP6686065B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
US9401336B2 (en) Dual layer stack for contact formation
US8456018B2 (en) Semiconductor packages
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
CN110153566A (zh) 半导体基板及其加工方法
KR20150047674A (ko) 반도체 패키지 및 그 제작 방법
CN1156203C (zh) 用于安装半导体集成电路小片的印刷电路板
CN104570593B (zh) 涂层材料的光刻方法
KR102530568B1 (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
JP6383791B2 (ja) ダイのパッケージング品質改善のためのウエハのダイシング方法
TW202023085A (zh) 用於形成包括凹陷側電極的顯示器之系統及方法
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
US7674637B2 (en) Monitoring cool-down stress in a flip chip process using monitor solder bump structures
CN105336639A (zh) 半导体测试结构、其形成方法及导电插塞性能的测试方法
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
US20170011934A1 (en) Fabricating process for redistribution layer
US9991206B1 (en) Package method including forming electrical paths through a mold layer
CN109346419B (zh) 半导体器件及其制造方法
US20140263168A1 (en) Method for manufacturing package substrate
US20100035187A1 (en) Method for smoothing printed circuit boards
KR20210033387A (ko) Cof 미세회로 형성 방법 및 시스템, cof 및 가공방법, 회로 식각 시스템 및 방법, 회로기판 가공방법 및 회로기판
CN108401361B (zh) 电路板与其制作方法
CN105810649A (zh) 半导体装置键合结构及其键合方法
JP2018207104A (ja) 貫通電極基板及びその製造方法
CN106571355B (zh) 芯片封装基板的制作方法及芯片封装基板
Kim et al. Flip-chip packaging solution for CMOS image sensor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823