CN105810649A - 半导体装置键合结构及其键合方法 - Google Patents

半导体装置键合结构及其键合方法 Download PDF

Info

Publication number
CN105810649A
CN105810649A CN201410842378.6A CN201410842378A CN105810649A CN 105810649 A CN105810649 A CN 105810649A CN 201410842378 A CN201410842378 A CN 201410842378A CN 105810649 A CN105810649 A CN 105810649A
Authority
CN
China
Prior art keywords
weld pad
metal
semiconductor device
patterns
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410842378.6A
Other languages
English (en)
Other versions
CN105810649B (zh
Inventor
赵立新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201410842378.6A priority Critical patent/CN105810649B/zh
Publication of CN105810649A publication Critical patent/CN105810649A/zh
Application granted granted Critical
Publication of CN105810649B publication Critical patent/CN105810649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

本发明涉及一种半导体装置键合结构及其键合方法，所述键合结构包括：第一金属层，所述第一金属层表面具有第一焊垫，所述第一焊垫具有第一开口图案；第二金属层，所述第二金属层表面具有第二焊垫，所述第二焊垫具有第二开口图案；所述第一金属层和所述第二金属层表面键合连接，所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一焊垫的第一开口图案和所述第二焊垫的第二开口图案在键合接触面相互错开。

Description

半导体装置键合结构及其键合方法
技术领域
本发明涉及半导体装置键合领域，特别涉及一种半导体装置键合结构及其键合方法。
背景技术
在半导体电路制造方法过程中以及在后期封装过程中，需要在不同的器件之间进行键合，将不同半导体器件的焊垫进行键合从而达到电性连接的目的。
键合的质量主要由焊垫本身的平整度以及焊垫之间的接触水平决定，现有的键合过程中，容易出现焊垫表面不平整而导致焊垫之间接触不良，从而使得不同的半导体器件之间的连接不佳，造成电路失效等不良后果。
具体地，传统采用DBI方法(DirectBondInterconnect，DBI)的键合是通过在不同的金属焊垫(pad)之间施加压力和温度完成键合的，为了保证键合效果，需要在键合前通过CMP工艺来达到平整的要求，但是由于CMP研磨液对于铜和二氧化硅的选择比不一样，会造成在铜顶端有凹陷(dishing)现象发生，若两层界面通过具有凹陷的金属焊垫进行键合，由于界面的不平整，导致键合性能的下降，这对于键合是不利的，有可能会导致整个电路的电性连接不良，从而影响电路的性能。
综上所述，提供一种能够获得更佳键合效果的半导体装置键合结构及其键合方法，成为本领域技术人员亟待解决的问题。
公开于该发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
为解决上述问题，本发明提供一种半导体装置键合结构。
为了达到上述目的，本发明提供一种半导体装置键合结构，包括：第一金属层，所述第一金属层表面具有第一焊垫，所述第一焊垫具有第一开口图案；第二金属层，所述第二金属层表面具有第二焊垫，所述第二焊垫具有第二开口图案；所述第一金属层和所述第二金属层表面键合连接，所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一焊垫的第一开口图案和所述第二焊垫的第二开口图案在键合接触面相互错开。
优选地，所述第一开口图案为一条或多条平行排列的直线条纹或折线条纹，所述第二开口图案为一条或多条平行排列的直线条纹或折线条纹。
优选地，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的直线条纹与所述第二焊垫的一条或多条平行排列的直线条纹之间形成夹角。
优选地，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的折线条纹的转折点朝向与所述第二焊垫的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
优选地，所述第一金属层的表面粗糙度低于100nm，所述第二金属层的表面粗糙度低于100nm。
优选地，所述第一焊垫的尺寸为10um-50um，所述第二焊垫的尺寸为10um-50um。
优选地，所述第一开口图案的一条直线条纹或折线条纹的宽度为1um-20um，所述第二开口图案的一条直线条纹或折线条纹的宽度为1um-20um。
优选地，所述第一焊垫和第二焊垫中填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金。
优选地，所述直线条纹的区域或者所述折线条纹的区域填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金。
优选地，所述直线条纹之间的区域或者所述折线条纹之间的区域为介电材质，所述介电材质为二氧化硅、氟氧化硅、碳氟化硅或SiCOH。
优选地，所述夹角为45度至135度。
本发明还提供一种半导体装置键合方法，所述键合方法包括下列步骤：在第一金属层表面形成具有第一开口图案的第一焊垫；在第二金属层表面形成具有第二开口图案的第二焊垫；对所述第一金属层表面和第二金属层表面进行研磨；将所述第一金属层表面和第二金属层表面键合连接，其中所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一开口图案和所述第二开口图案在键合接触面相互错开。
优选地，在所述半导体装置键合方法中：在所述第一金属层表面确定第一焊垫的区域，通过图形化工艺在第一焊垫的区域内形成多个第一沟槽；填充金属导电材质于所述第一金属层表面，并研磨至暴露第一金属层表面，所述第一沟槽中填充有金属导电材料，在第一焊垫表面形成第一开口图案；在所述第二金属层表面确定第二焊垫的区域，通过图形化工艺在第二焊垫的区域内形成多个第二沟槽；填充金属导电材质于所述第二金属层表面，并研磨至暴露第二金属层表面，所述第二沟槽中填充有金属导电材料，在第二焊垫表面形成第二开口图案。
优选地，所述图形化工艺包括：在所述第一金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第一焊垫的区域内形成多个第一沟槽；或者在所述第二金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第二焊垫的区域内形成多个第二沟槽。
优选地，在所述研磨之前在所述第一金属层表面和第二金属层表面铺设金属导电材料。
优选地，所述第一开口图案被形成为一条或多条平行排列的直线条纹或折线条纹，所述第二开口图案被形成为一条或多条平行排列的直线条纹或折线条纹。
优选地，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的直线条纹与所述第二焊垫的一条或多条平行排列的直线条纹之间形成夹角。
优选地，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的折线条纹的转折点朝向与所述第二焊垫的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
本发明的有益效果是：本发明可以更大程度地减小线宽，进而减少凹陷(dishing)现象的发生，保证键合效果；另外本发明的结构使得对准的过程更加方便，大大减小由于光刻或键合偏差带来的电互联失效。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的具体实施方式，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。
图1为现有技术的焊垫设计示意图。
图2为根据本发明的半导体装置键合结构的焊垫设计示意图。
图3a为根据本发明的半导体装置键合结构的第一开口图案和第二开口图案的一实施例的俯视图。
图3b为根据本发明的半导体装置键合结构的第一开口图案和第二开口图案的另一实施例的俯视图。
图4为根据本发明的半导体装置键合结构的键合方法步骤图。
应当了解，说明书附图并不一定按比例地显示本发明的具体结构，并且在说明书附图中用于说明本发明某些原理的图示性特征也会采取略微简化的画法。本文所公开的本发明的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。
在说明书附图的多幅附图中，相同的附图标记表示本发明的相同或等同的部分。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
下面，结合附图对本发明的具体实施例进行描述。参阅图1所示，为现有技术中焊垫(pad)的设计示意图，其中将第一金属层11和第二金属层12之间进行键合，第一金属层11包括第一焊垫111，第二金属层12包括第二焊垫121，其中第一焊垫111和第二焊垫121之间的键合为采用DBI方法(DirectBondInterconnect，DBI)的键合，其是通过在金属焊垫(一般为铜焊垫，也可以为其他合适的金属)之间施加压力和温度完成键合的，为了保证键合效果，需要在键合前通过研磨工艺(化学机械抛光(CMP，ChemicalMechanicalPolishing)工艺)来达到平整的要求，但是由于CMP研磨液对于铜和二氧化硅的选择比不一样，会造成在铜顶端有凹陷(dishing)现象发生，即导致第一焊垫111和第二焊垫121的表面不平整，这样在第一焊垫111和第二焊垫121进行键合时两者之间的接触不良，从而使得第一金属层11和第二金属层12之间的电性连接不良，导致整个电路性能受到影响。
而本发明的设计要点在于当构成焊垫的铜线的线宽较大的时候为了保证化学机械抛光(CMP)的均匀性，在设计焊垫时加入一些沟槽结构，减少构成焊垫的铜线的线宽。并进一步提出增加沟槽后的铜线在键合的时候可以呈一定角度，这样保证了在构成焊垫的铜线的具有比较小的线宽时也不会由于光刻对准或键合对准时的偏差而导致电连接失效。
请参阅图2所示，本发明提供一种半导体装置键合结构，其包括第一金属层21和第二金属层22，所述第一金属层21表面具有第一焊垫211，所述第一焊垫211内形成有多个第一沟槽2111从而在第一焊垫211的表面形成第一开口图案，第二金属层22表面具有第二焊垫221，所述第二焊垫221内形成有多个第二沟槽2211从而在第二焊垫221的表面形成第二开口图案；所述第一金属层21和所述第二金属层22表面键合连接(实际键合时，是第一金属层21在图2所示的位置处翻转180度而与第二金属层22键合)，所述第一焊垫211和相对应的第二焊垫221上下对齐键合连接，所述第一开口图案和所述第二开口图案在键合接触面是相互错开的，即第一开口图案与第二开口图案是不完全相互重合的，例如是互相垂直或者呈一定角度等等。
其中，第一金属层21和第二金属层22的表面粗糙度以及第一焊垫211和第二焊垫221的尺寸需要根据具体工艺来决定，优选地，第一金属层21的表面粗糙度低于100nm，第二金属层22的表面粗糙度低于100nm，第一焊垫211的尺寸为10um-50um，第二焊垫221的尺寸为10um-50um(一般地，为了形成更好的电学连接，第一焊垫211和第二焊垫221设计为正方形，其边长为10um-50um)。另外，第一焊垫211和第二焊垫221填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金，优选地为铜。进一步地，所述第一沟槽2111之间以及所述第二沟槽2211之间均为介电材质，所述介电材质为二氧化硅、氟氧化硅、碳氟化硅或SiCOH，优选地为二氧化硅，而所述第一沟槽2111中以及所述第二沟槽2211中则填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金，优选地为铜。
具体地，如图2所示，第一焊垫211和第二焊垫221内均形成了各自的沟槽结构，即在形成焊垫时沟槽结构的部分将填充铜之类的金属，而沟槽结构之间的区域为二氧化硅之类的介电材质，这样便在第一焊垫211和第二焊垫221的表面形成了第一开口图案和第二开口图案。所述第一开口图案(即垂直于第一焊垫211表面观察到的第一沟槽2111形成的图案)为一条或多条平行排列的直线条纹(也可以根据需要设计为折线条纹)，所述第二开口图案(即垂直于第二焊垫221表面观察到的第二沟槽2211形成的图案)为一条或多条平行排列的直线条纹(也可以根据需要设计为折线条纹)。
如图3a所示，当第一开口图案和第二开口图案设计为直线条纹时，在第一焊垫211与第二焊垫221键合连接时，第一焊垫211的一条或多条平行排列的直线条纹与第二焊垫221的一条或多条平行排列的直线条纹之间形成夹角θ，该夹角θ可以为45度至135度，优选地为80度至100度，更加优选地为90度，即第一沟槽2111与第二沟槽2211是相互垂直的，这种键合角度是最为稳定，结构也是最规整的，第一沟槽和第二沟槽的数量则取决于第一焊垫和第二焊垫的尺寸的大小以及实际工艺水平。
如图3b所示，当第一开口图案和第二开口图案设计为折线条纹时，在第一焊垫211与第二焊垫221键合连接时，第一焊垫211的一条或多条平行排列的折线条纹的转折点朝向与第二焊垫221的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
上述两种情况下，直线或者折线条纹的宽度可以根据具体的半导体装置的尺寸和相应的生产工艺来决定，优选地，第一开口图案的一条直线条纹或折线条纹的宽度w1(即第一沟槽2111的宽度)为1um-20um，更加优选地为5um-10um，第二开口图案的一条直线条纹或折线条纹的宽度w2(即第二沟槽2211的宽度)为1um-20um，更加优选地为5um-10um。
本发明的半导体装置键合方法是利用上述半导体装置键合结构对不同的半导体装置进行键合，如图4所示，所述键合方法主要包括下列步骤：
在第一金属层表面形成具有第一开口图案的第一焊垫：其中，在第一金属层表面确定第一焊垫的区域，通过图形化工艺在第一焊垫的区域内形成多个第一沟槽；填充金属导电材质于所述第一金属层表面，并研磨至暴露第一金属层表面，所述第一沟槽中填充有金属导电材料，在第一焊垫表面形成第一开口图案；其中，所述图形化工艺包括：在所述第一金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第一焊垫区域内形成多个第一沟槽；
在第二金属层表面形成具有第二开口图案的第二焊垫：其中，在第二金属层表面确定第二焊垫的区域，通过图形化工艺在第二焊垫的区域内形成多个第二沟槽；填充金属导电材质于所述第二金属层表面，并研磨至暴露第二金属层表面，所述第二沟槽中填充有金属导电材料，在第二焊垫表面形成第二开口图案；其中，所述图形化工艺包括：在所述第二金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第二焊垫区域内形成多个第二沟槽；
对所述第一金属层表面和第二金属层表面进行研磨：其中，在所述研磨之前在所述第一金属层表面和第二金属层表面铺设金属导电材料；
将所述第一金属层表面和第二金属层表面键合连接，其中所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一开口图案和所述第二开口图案在键合接触面相互错开：其中，所述第一开口图案被形成为一条或多条平行排列的直线条纹或折线条纹，所述第二开口图案被形成为一条或多条平行排列的直线条纹或折线条纹；在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的直线条纹与所述第二焊垫的一条或多条平行排列的直线条纹之间形成夹角，或者在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的折线条纹的转折点朝向与所述第二焊垫的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
下面对所述键合方法的具体实施例作出详细说明：
在第一金属层21表面形成具有第一开口图案的第一焊垫211；
具体地，在第一金属层21表面确定第一焊垫的区域(即第一焊垫211)，通过图形化工艺在第一焊垫211内形成多个第一沟槽2111，其宽度w1(即第一开口图案的直线条纹的宽度)为10um；填充金属导电材质于所述第一金属层21表面，并研磨至暴露第一金属层21表面，所述第一沟槽2111中填充有金属导电材料(例如：铜)，在第一焊垫211表面形成第一开口图案；其中，所述图形化工艺包括：在所述第一金属层21表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶，以便在第一焊垫211内形成多个第一沟槽2111；
在第二金属层22表面形成具有第二开口图案的第二焊垫221；
具体地，在第二金属层22表面确定第二焊垫的区域(即第二焊垫221)，通过图形化工艺在第二焊垫221内形成多个第二沟槽2211，其宽度w2(即第二开口图案的直线条纹的宽度)为10um；填充金属导电材质于所述第二金属层22表面，并研磨至暴露第二金属层22表面，所述第二沟槽2211中填充有金属导电材料(例如：铜)，在第二焊垫221表面形成第二开口图案；其中，所述图形化工艺包括：在所述第二金属层22表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶，以便在第二焊垫221内形成多个第二沟槽2211；
对所述第一金属层21表面和第二金属层22表面进行研磨；
具体地，在所述研磨(例如：化学机械抛光)之前在所述第一金属层21表面和第二金属层22表面铺设金属导电材料(例如：铜)；
将所述第一金属层21表面和第二金属层22表面键合连接，其中所述第一焊垫211和相对应的第二焊垫221上下对齐键合连接，所述第一开口图案和所述第二开口图案在键合接触面相互错开；
具体地，所述第一开口图案被形成为多条平行排列的直线条纹，所述第二开口图案被形成为多条平行排列的直线条纹；在所述第一焊垫211与所述第二焊垫221键合连接时，所述第一焊垫的多条平行排列的直线条纹与所述第二焊垫的多条平行排列的直线条纹之间形成夹角θ，该夹角θ为90度。
上述实施例是用于例示性说明本发明的原理及其功效，但是本发明并不限于上述实施方式。本领域的技术人员均可在不违背本发明的精神及范畴下，在权利要求保护范围内，对上述实施例进行修改。因此本发明的保护范围，应如本发明的权利要求书覆盖。

Claims (18)

1.一种半导体装置键合结构，其特征在于，所述半导体装置键合结构包括：
第一金属层，所述第一金属层表面具有第一焊垫，所述第一焊垫具有第一开口图案；
第二金属层，所述第二金属层表面具有第二焊垫，所述第二焊垫具有第二开口图案；
所述第一金属层和所述第二金属层表面键合连接，所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一焊垫的第一开口图案和所述第二焊垫的第二开口图案在键合接触面相互错开。
2.根据权利要求1所述的半导体装置键合结构，其特征在于，所述第一开口图案为一条或多条平行排列的直线条纹或折线条纹，所述第二开口图案为一条或多条平行排列的直线条纹或折线条纹。
3.根据权利要求2所述的半导体装置键合结构，其特征在于，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的直线条纹与所述第二焊垫的一条或多条平行排列的直线条纹之间形成夹角。
4.根据权利要求2所述的半导体装置键合结构，其特征在于，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的折线条纹的转折点朝向与所述第二焊垫的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
5.根据权利要求1至4任一项所述的半导体装置键合结构，其特征在于，所述第一金属层的表面粗糙度低于100nm，所述第二金属层的表面粗糙度低于100nm。
6.根据权利要求1至4任一项所述的半导体装置键合结构，其特征在于，所述第一焊垫的尺寸为10um-50um，所述第二焊垫的尺寸为10um-50um。
7.根据权利要求2所述的半导体装置键合结构，其特征在于，所述第一开口图案的一条直线条纹或折线条纹的宽度为1um-20um，所述第二开口图案的一条直线条纹或折线条纹的宽度为1um-20um。
8.根据权利要求1所述的半导体装置键合结构，其特征在于，所述第一焊垫和第二焊垫中填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金。
9.根据权利要求7所述的半导体装置键合结构，其特征在于，所述直线条纹的区域中或者所述折线条纹的区域中填充设置有铜、锡、金、铝、铜锡合金、银锡合金、锡铂合金、镍银合金或镍锡合金。
10.根据权利要求9所述的半导体装置键合结构，其特征在于，所述直线条纹之间的区域或者所述折线条纹之间的区域为介电材质，所述介电材质为二氧化硅、氟氧化硅、碳氟化硅或SiCOH。
11.根据权利要求3所述的半导体装置键合结构，其特征在于，所述夹角为45度至135度。
12.一种半导体装置键合方法，其特征在于，所述半导体装置键合方法包括下列步骤：
在第一金属层表面形成具有第一开口图案的第一焊垫；
在第二金属层表面形成具有第二开口图案的第二焊垫；
对所述第一金属层表面和第二金属层表面进行研磨；
将所述第一金属层表面和第二金属层表面键合连接，其中所述第一焊垫和相对应的第二焊垫上下对齐键合连接，所述第一开口图案和所述第二开口图案在键合接触面相互错开。
13.根据权利要求12所述的半导体装置键合方法，其特征在于，在所述半导体装置键合方法中：
在所述第一金属层表面确定第一焊垫的区域，通过图形化工艺在第一焊垫的区域内形成多个第一沟槽；
填充金属导电材质于所述第一金属层表面，并研磨至暴露第一金属层表面，所述第一沟槽中填充有金属导电材料，在第一焊垫表面形成第一开口图案；
在所述第二金属层表面确定第二焊垫的区域，通过图形化工艺在第二焊垫的区域内形成多个第二沟槽；
填充金属导电材质于所述第二金属层表面，并研磨至暴露第二金属层表面，所述第二沟槽中填充有金属导电材料，在第二焊垫表面形成第二开口图案。
14.根据权利要求13所述的半导体装置键合方法，其特征在于，所述图形化工艺包括：在所述第一金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第一焊垫的区域内形成多个第一沟槽；或者在所述第二金属层表面覆盖光刻胶，提供光罩，曝光、显影、刻蚀、去胶在第二焊垫的区域内形成多个第二沟槽。
15.根据权利要求14所述的半导体装置键合方法，其特征在于，在所述研磨之前在所述第一金属层表面和第二金属层表面铺设金属导电材料。
16.根据权利要求15所述的半导体装置键合方法，其特征在于，所述第一开口图案被形成为一条或多条平行排列的直线条纹或折线条纹，所述第二开口图案被形成为一条或多条平行排列的直线条纹或折线条纹。
17.根据权利要求16所述的半导体装置键合方法，其特征在于，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的直线条纹与所述第二焊垫的一条或多条平行排列的直线条纹之间形成夹角。
18.根据权利要求17所述的半导体装置键合方法，其特征在于，在所述第一焊垫与所述第二焊垫键合连接时，所述第一焊垫的一条或多条平行排列的折线条纹的转折点朝向与所述第二焊垫的一条或多条平行排列的折线条纹的对应的转折点朝向相对。
CN201410842378.6A 2014-12-29 2014-12-29 半导体装置键合结构及其键合方法 Active CN105810649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410842378.6A CN105810649B (zh) 2014-12-29 2014-12-29 半导体装置键合结构及其键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410842378.6A CN105810649B (zh) 2014-12-29 2014-12-29 半导体装置键合结构及其键合方法

Publications (2)

Publication Number Publication Date
CN105810649A true CN105810649A (zh) 2016-07-27
CN105810649B CN105810649B (zh) 2018-11-27

Family

ID=56980401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410842378.6A Active CN105810649B (zh) 2014-12-29 2014-12-29 半导体装置键合结构及其键合方法

Country Status (1)

Country Link
CN (1) CN105810649B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950221A (zh) * 2019-04-15 2019-06-28 德淮半导体有限公司 半导体装置及其制造方法
WO2022188348A1 (zh) * 2021-03-10 2022-09-15 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193232A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
CN102651335A (zh) * 2011-02-28 2012-08-29 Nxp股份有限公司 生物传感器芯片及其制造方法
CN102769021A (zh) * 2011-05-02 2012-11-07 台湾积体电路制造股份有限公司 带有经过改进的应力免疫的背面照明图像传感器
CN104037139A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 接合结构及其形成方法
CN104576560A (zh) * 2013-10-16 2015-04-29 英飞凌科技奥地利有限公司 裸片和芯片
CN204407320U (zh) * 2014-12-29 2015-06-17 格科微电子（上海）有限公司 半导体装置键合结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193232A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
CN102651335A (zh) * 2011-02-28 2012-08-29 Nxp股份有限公司 生物传感器芯片及其制造方法
CN102769021A (zh) * 2011-05-02 2012-11-07 台湾积体电路制造股份有限公司 带有经过改进的应力免疫的背面照明图像传感器
CN104037139A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 接合结构及其形成方法
CN104576560A (zh) * 2013-10-16 2015-04-29 英飞凌科技奥地利有限公司 裸片和芯片
CN204407320U (zh) * 2014-12-29 2015-06-17 格科微电子（上海）有限公司 半导体装置键合结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950221A (zh) * 2019-04-15 2019-06-28 德淮半导体有限公司 半导体装置及其制造方法
WO2022188348A1 (zh) * 2021-03-10 2022-09-15 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Also Published As

Publication number Publication date
CN105810649B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
TWI497687B (zh) 半導體裝置及其製造方法
TW200919677A (en) Substrate structure and semiconductor package using the same
JP5832782B2 (ja) メモリデバイスおよび積層半導体基板
TW578289B (en) Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US20130015592A1 (en) Bond pad configurations for semiconductor dies
JP3454259B2 (ja) マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
JP2016021497A (ja) 半導体装置およびその製造方法
CN105810649A (zh) 半导体装置键合结构及其键合方法
JP5649867B2 (ja) 半導体基板およびその製造方法並びに積層チップパッケージの製造方法
CN204407320U (zh) 半导体装置键合结构
CN105336639A (zh) 半导体测试结构、其形成方法及导电插塞性能的测试方法
US20070161222A1 (en) Method of forming pad of semiconductor device
JP2008098225A (ja) 半導体装置
CN106981476A (zh) 半导体器件及其形成方法
CN105720007B (zh) 电子封装结构及其制法
JP7011665B2 (ja) ウェハ接合のための犠牲アライメントリング及び自己はんだ付けビア
KR101332865B1 (ko) 팬-인 타입 반도체 장치
CN111162041A (zh) 半导体结构及其形成方法
CN102479758B (zh) 用于减少蚀刻残留物的结构
TW200945460A (en) Chip structure and forming method thereof
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
US8234595B2 (en) Method of designing a mask layout
US7685704B2 (en) Method for manufacturing bump of probe card
JP2016167536A (ja) 電子部品及びその製造方法
US10564184B2 (en) Methods to manufacture semiconductor probe tips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant