CN102769021A - 带有经过改进的应力免疫的背面照明图像传感器 - Google Patents

Abstract

提供了一种图像传感器件。该图像传感器件包括具有正面和背面的基板，该背面相对于正面。该基板具有像素区域和外围区域。该图像传感器件包括设置在基板的像素区域中的多个辐射感应区域。每个辐射感应区域都能够通过操作感测出通过背面投射到辐射感应区域的辐射。该图像传感器件包括设置在外围区域中的参考像素。该图像传感器件包括连接到基板的正面的互连结构。该互连结构包括多个互连层。该图像传感器件包括形成在基板的背面上方的薄膜。该薄膜使得基板受到张应力。该图像传感器件包括设置在薄膜上方的辐射阻挡器件。本发明还提供了一种带有经过改进的应力免疫的背面照明图像传感器。

Description

带有经过改进的应力免疫的背面照明图像传感器

技术领域

本发明大体上涉及一种背面照明图像传感器及其制造方法。

背景技术

半导体图像传感器通常用于感测诸如光的辐射。互补金属氧化物半导体(CMOS)图像传感器(CIS)和电荷耦合器件(CCD)广泛用于各种用途，比如用于数码相机或者手机摄像头。上述器件使用了基板中的像素阵列，包括光电二极管和晶体管，这些光电二极管和晶体管可以吸收射向该基板的辐射，并且将所感测到的辐射转换为电信号。

背面照明(BSI)图像传感器件是图像传感器件的一种类型。这种BSI图像传感器件能够通过运行检测到从其背面投射来的光。BSI图像传感器件具有相对较薄的硅基板(例如，几微米厚)，在该硅基板中形成有感光像素。各种后道工艺和不同的图案化设计可能会产生应力，而硅基板的较薄的性质使得像素更容易受到这些应力变化的影响。施加到硅基板上的应力可能会增大漏电流，而应力的变化可能会导致漏电流计算愈发困难。

因此，尽管现有的BSI图案传感器件通常能够达到其预期目的，但是并非在每个方面都完全令人满意。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种图像传感器件，包括：基板，具有正面和背面，所述背面与所述正面相对；辐射感应区域，设置在所述基板中，所述辐射感应区域能够通过操作检测出通过所述背面进入到所述基板的辐射波；互连结构，设置在所述基板的所述正面上方；材料层，设置在所述基板的所述背面上方，其中，所述材料层将张应力传递到所述基板；以及辐射屏蔽器件，设置在所述材料层的至少一部分的上方。

在该图像传感器件中，其中所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内。

在该图像传感器件中，其中所述材料层包括等离子体增强型氮化硅材料。

在该图像传感器件中，其中所述材料层所具有的吸收指数值处于大约0至大约0.2的范围内；且所述材料层所具有的折射率值处于大约1.4至大约2.5的范围内。

在该图像传感器件中，还包括防反射涂布(ARC)层，设置在所述材料层和所述基板之间；和钝化层，设置在所述材料层上方，其中所述钝化层和所述ARC层被设置在所述材料层的相对侧。

在该图像传感器件中，还包括防反射涂布(ARC)层，设置在所述材料层和所述基板之间；和钝化层，设置在所述材料层上方，其中所述钝化层和所述ARC层被设置在所述材料层的相对侧，并且其中所述材料层所具有的第一折射率值是所述ARC层的第二折射率值的函数。

在该图像传感器件中，其中所述图像传感器件包括像素区域和外围区域；所述辐射感应区域被设置在所述像素区域中；并且所述辐射屏蔽器件被设置在所述外围区域中。

在该图像传感器件中，其中所述图像传感器件包括像素区域和外围区域；所述辐射感应区域被设置在所述像素区域中；并且所述辐射屏蔽器件被设置在所述外围区域中，并且该图像传感器件还包括参考像素，被设置在所述外围区域中，其中，所述辐射屏蔽器件基本上防止了所述辐射波到达所述参考像素。

根据本发明的另一方面，提供了一种图像传感器件，包括基板，具有正面和背面，所述背面与所述正面相对，所述基板具有像素区域和外围区域；多个辐射感应区域，设置在所述基板的所述像素区域中，每个所述辐射感应区域都能够通过操作感测出通过所述背面投射到所述辐射感应区域的辐射；参考像素，设置在所述外围区域中；互连结构，与所述基板的所述正面连接，所述互连结构包括多个互连层；膜，形成在所述基板的所述背面上方，所述膜导致所述基板受到张应力；以及辐射阻挡器件，设置在所述膜上方，并且与所述参考像素对齐。

在该图像传感器件中，其中所述膜所具有的吸收指数值大约为0；所述膜所具有的折射率值大约等于所述膜上面的层的折射率值和所述膜下面的层的折射率值的乘积的平方根；并且所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内。

在该图像传感器件中，其中所述膜所包含的材料选自由等离子体增强型氮化硅、等离子体增强型氧化物、碳化硅、和等离子体增强型氮氧化硅组成的组。

根据本发明的又一方面，提供了一种制造图像传感器件的方法，包括在器件基板中形成辐射检测器件，其中所述器件基板具有正面和背面，所述背面与所述正面相对，并且其中所述辐射检测器件能够通过操作检测通过所述背面进入所述器件基板的辐射波；在所述器件基板的所述正面上方形成互连结构；在所述器件基板的所述背面上方形成材料层，其中所述材料层将张应力施加到所述器件基板；以及在所述材料层的至少一部分的上方形成辐射屏蔽元件。

在该方法中，其中实施形成所述材料层的步骤，使得所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内。

在该方法中，其中实施形成所述材料层的步骤，使得所述材料层包括等离子体增强型氮化硅材料。

在该方法中，其中实施形成所述材料层的步骤，使得所述材料层所具有的吸收指数值在大约0至大约0.2的范围内；以及所述材料层所具有的折射率值在大约1.4至大约2.5的范围内。

在该方法中，还包括在形成所述材料层之前，在所述器件基板的所述背面上方形成防反射涂布(ARC)层；以及在形成所述材料层之后，在所述材料层上方形成钝化层。

在该方法中，还包括在形成所述材料层之前，在所述器件基板的所述背面上方形成防反射涂布(ARC)层；以及在形成所述材料层之后，在所述材料层上方形成钝化层，并且在该方法中实施形成所述材料层的步骤，使得所述材料层所具有的第一折射率值是所述ARC层的第二折射率值的函数。

在该方法中，其中所述图像传感器件包括像素区域和外围区域；实施形成所述辐射检测器件的步骤，使得所述辐射检测器件形成在所述像素区域中；以及实施形成所述辐射屏蔽元件的步骤，使得所述辐射屏蔽元件形成在所述外围区域中。

在该方法中，其中所述图像传感器件包括像素区域和外围区域；实施形成所述辐射检测器件的步骤，使得所述辐射检测器件形成在所述像素区域中；以及实施形成所述辐射屏蔽元件的步骤，使得所述辐射屏蔽元件形成在所述外围区域中，并且该方法还包括在所述外围区域中形成参考像素，其中，实施形成所述辐射屏蔽元件的步骤，使得所述辐射屏蔽元件基本上防止了所述辐射波到达所述参考像素。

该方法中还包括将载体基板接合到所述器件基板；以及从所述背面减薄所述器件基板。

附图说明

根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制。实际上，为了使论述清晰，可以任意增加或减小各种部件的尺寸。

图1是示出了根据本公开的各个方面的制造图像传感器件的方法的流程图。

图2-图6是根据本发明的各个方面的处于各个制造阶段的图像传感器件的示意性阶段横截面侧视图。

图7A-图7D是示出了本公开的图像传感器件与传统的图像传感器件的暗电流表现的比较的图表。

具体实施方式

应该理解，以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。此外，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件直接接触的实施例，还可以包括在第一部件和第二部件之间插入有附加部件的实施例，从而使得第一部件和第二部件不直接接触的实施例。为了简明和清晰，各个部件可以以不同比例任意进行绘制。

图1是示出了根据本公开的各个方面制造背面照明(BSI)图像传感器件的方法10的流程图。参考图1，方法10开始于框12，在该框12中，在器件基板中形成辐射检测器件。该器件基板具有正面和相对于该正面的背面。辐射检测器件能够通过操作来检测通过背面进入器件基板的辐射波。方法10继续进行到框14，在该框14中，在器件基板的正面上方形成互连结构。方法10继续进行到框16，在该框16中，将材料层形成在器件基板的背面上方。材料层对器件基板施加张应力。方法10继续进行到框18，在该框18中，在材料层的至少一部分上方形成辐射屏蔽元件。

图2到图6是根据图1的方法10的多个方面的处于各个制造阶段的BSI图像传感器件30的装置的各个实施例的示意性阶段横截面侧视图。图像传感器件30包括用于感测和记录朝向图像传感器件30的背面的辐射(比如光)强度的像素的阵列或者网格。图像传感器件30可以包括电荷耦合器件(CCD)、互补金属氧化物半导体(CMOS)图像传感器(CIS)、主动像素传感器(APS)、或者被动像素传感器。图像传感器件30进一步包括附加电路和输入/输出端，为了向像素提供运行环境并且支持像素的外部通信，该附加电路和输入/输出端邻近像素网格。可以理解，为了更好地理解本公开的发明构思，将图2到图6进行了简化，并且该图2到图6没有按比例绘制。

参考图2，图像传感器件30包括器件基板32。器件基板32是用诸如硼的p型掺杂剂掺杂的硅基板(例如，p型基板)。可选地，器件基板32可以是另一种适当的半导体材料。例如，器件基板32可以是用诸如磷或者砷的n型掺杂剂掺杂的硅基板(例如，n型基板)。器件基板32可以包括其他元素半导体，比如，锗和金刚石。器件基板32可以可选地包括化合物半导体和/或合金半导体。另外，器件基板32可以包括外延层(epi层)，为了提升性能，可以将该器件基板32进行应变，并且，该器件基板32可以包括绝缘体上硅(SOI)结构。再次参考图2，器件基板32具有正面(还称为正面)34和背面(还称为背面)36。器件基板32所具有的初始厚度38处于大约100微米(μm)至大约3000μm的范围内。在本实施例中，初始厚度38处于大约500μm至大约1000μm的范围内。

辐射感应区域(例如，像素40和42)形成在器件基板32中。像素40和42能够通过操作来感测从背面36投射到器件基板32的辐射，比如入射光43。在本实施例中，像素40和42每个都包括光电二极管。在其他实施例中，像素40和42可以包括固定层光电二极管、光电门、复位晶体管、源极跟随器晶体管、以及传输晶体管。像素40和42还可以称为辐射检测器件或者光敏传感器。

像素40和42可以相互改变，从而具有不同的结深度、结厚度、结宽度等等。为了简明，在图2中仅仅示出了两个像素40和42，但是可以理解，可以在器件基板23中实现任意数量的像素。在所示实施例中，通过从正面34在器件基板32上实施注入工艺46来形成像素40和42。注入工艺46包括用诸如硼的p型掺杂剂来掺杂器件基板32。在可选实施例中，注入工艺46可以包括用诸如磷或者砷的n型掺杂剂来掺杂器件基板32。在其他实施例中，还可以通过扩散工艺来形成像素40和42。

再次参考图2，器件基板32包括在像素40和42之间提供电隔离和光隔离的隔离结构(例如，隔离结构47和49)。隔离结构47和49包括由诸如氧化硅或者氮化硅的介电材料形成的浅沟槽隔离(STI)结构。通过以下方法形成STI结构：从正面34在基板32中蚀刻开口，然后用介电材料填充该开口。在其他实施例中，隔离结构47和49可以包括掺杂的隔离部件，比如重掺杂n型区域或者重掺杂p型区域。可以理解，在本实施例中，在像素40和42之前形成隔离结构47和49。同样，为了简明，在图2中仅仅示出了两个隔离结构47和49，但是可以理解，可以在器件基板32中实现任意数量的隔离结构，从而使得诸如像素40和42的辐射感应区域可以被适当地相互隔离。

仍参考图2，像素40和42以及隔离结构47和49形成在图像传感器件30的称为像素区域52的区域中。图像传感器30还包括外围区域54、接合焊盘区域(bonding pad region)56(还称为接合焊盘区域(bond padregion))、以及划片槽区域59。图2中的虚线表示出区域52、54、56、和59之间的近似边界。外围区域54包括需要保持暗光的器件60和61。例如，本实施例中的器件60可以是数字器件，比如特定用途集成电路(ASIC)器件或者片上系统(SOC)器件。器件61可以是用于为图像传感器件30建立光强度的基准线的参考像素。

在后续工艺阶段中，在接合焊盘区域56所包括的区域上将形成图像传感器件30的一个或者多个接合焊盘(未示出)，从而可以在图像传感器件30和外部器件之间建立电连接。划片槽区域59包括将一个半导体管芯(例如，包括接合焊盘区域56、外围区域54、和像素区域52的半导体管芯)和邻近的半导体管芯(未示出)分隔开的区域。在管芯被封装并且作为集成电路芯片售出之前，在后续制造工艺中，将划片槽区域59切割开，从而将邻近的管芯分隔开。切割划片槽区域59的方式不会损坏每个管芯中的半导体器件。还可以理解，上述区域52-59在器件基板32上面和下面在垂直方向上延展。

现在参考图3，互连结构65形成在器件基板32的正面34上方。互连结构65包括多个经过图案化的介电层和在图像传感器件30的各个掺杂部件、电路、以及输入/输出端之间提供互连(例如，布线)的导电层。互连结构65包括层间介电(ILD)结构和多层互连(MLI)结构。MLI结构包括接触件、通孔和金属线。为了示出目的，在图3中示出了多条导电线66和多个通孔/接触件68，可以理解，所示出的导电线66和通孔/接触件68仅仅是示例性的，并且可以根据设计需要而改变导电线66和通孔/接触件68的实际位置和配置。

MLI结构可以包括导电材料，比如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、或者上述的组合，被称为铝互连件。铝互连件可以通过以下工艺形成：物理汽相沉积(PVD)(或者溅射)、化学汽相沉积(CVD)、原子层沉积(ALD)、或者上述的组合。用于形成铝互连件的其他制造技术可以包括光刻处理和蚀刻，从而为了垂直连接(例如，通孔/接触件68)和水平连接(例如，导线66)而将导电材料图案化。可选地，可以使用铜多层互连件来形成金属图案。铜互连结构可以包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或者上述的组合。铜互连结构可以通过以下技术形成：CVD、溅射、电镀、或者其他适当工艺。

仍参考图3，缓冲层70形成在互连结构65上。在本实施例中，缓冲层70包括诸如氧化硅的介电材料。可选地，缓冲层70可以可选地包括氮化硅。缓冲层70通过CVD、PVD、或者其他适当技术形成。通过化学机械抛光(CMP)工艺来平坦化缓冲层70，从而形成光滑表面。

然后，通过缓冲层70将载体基板75与器件基板32相接合，从而可以对器件基板32的背面36实施处理。在本实施例中，载体基板75类似于基板32，并且包括硅材料。可选地，载体基板75可以包括玻璃基板或者另一适当材料。可以通过分子力(被称为直接接合或者光学融合接合的技术)或者本领域所公知的其他接合技术(比如金属扩散或者阳极接合)将载体基板75接合到器件基板32。

再次参考图3，缓冲层70在器件基板32和载体基板75之间提供电隔离。载体基板75为形成在器件基板32的正面34上的各个部件(比如像素40和42)提供保护。如下所述，载体基板75还为处理器件基板32的背面36提供了机械强度和机械支撑。可选地，在接合之后，可以将器件基板32和载体基板75退火，从而增强接合强度。

仍旧参考图3，在接合载体基板75之后，实施减薄工艺80，从而将器件基板32从背面36减薄。减薄工艺80可以包括机械研磨工艺和化学减薄工艺。在机械研磨工艺期间，可以首先将大量基板材料从器件基板32移除。然后，通过化学减薄工艺可以将蚀刻化学品施加到器件基板32的背面36，从而将器件基板32进一步减薄到厚度85，该厚度85大约为几微米。在本实施例中，厚度85小于大约5μm，例如为大约2μm-3μm。在实施例中，厚度85大于至少大约1μm。还可以理解，本公开中所公开的特定厚度仅仅是实例，可以根据图像传感器件30的应用类型和设计需求而实现为其他厚度。

现在参考图4，在器件基板32的背面36上方形成防反射涂布(ARC)层100。ARC层100可以通过诸如CVD、PVD、ALD、或者上述的组合的适当沉积工艺形成。ARC层100可以包括用于降低从背面36投射到器件基板32的辐射波的反射的适当材料。例如，ARC层100可以包含硅或者氮。ARC层所具有的厚度105处于大约100埃到大约3500埃的范围内。

然后，在ARC层105上方形成层110。可以通过诸如CVD、PVD、ALD、或者上述的组合的适当沉积工艺形成层110。层110将张应力传送到下面的层，该下面的层包括经过减薄的器件基板32。张应力是在材料上导致扩大的应力类型，这意味着材料的长度趋向于在拉伸方向上增大。相反，压应力与张应力相反，是在材料上导致紧缩的应力类型，这意味着材料的长度在压缩方向减小。在这里，层110将张应力传送到下面的层，从而将压应力从层110下面的层施加到层110。这样，层110还可以称为压缩层/薄膜或者压缩应力层/薄膜。

在实施例中，通过层110传送的张应力的大小处于大约0.01千兆帕斯卡(GPa)到大约1.0Gpa的范围内。因此，层110是压缩薄膜(其内在应力相对于硅是压缩的)，并且该层110将张应力传送到硅。为了确保能够传送期望数量的张应力，层110需要具有足够的厚度。在实施例中，层110所具有的厚度115处于大约100埃到大约3500埃的范围内，例如大约1200埃。

同样，由于BSI图像传感器件30感测出从背面36投射的辐射波，因此，层110位于辐射的路径中。为了防止干扰辐射方向，所选择的层110的材料具有较低的吸收指数(K)值和适当的折射率(N)值。另外，为了降低辐射的无意吸收，层110所具有的吸收指数值接近于(或者将近)0。在实施例中，层110的吸收指数值处于大约0至大约0.2的范围内。为了降低辐射的无意反射和折射，层110所具有的折射率值通过以下方程计算得到N_(层110)＝(N_{(层110下面的层)}*N_{(层110上面的层)})的平方根。换言之，层110的折射率值等于层100下面的层的折射率值和层110上面的层的折射率值的乘积的平方根。在实施例中，层110的折射率值处于大约1.4至大约2.5的范围内。

以下描述了层110及其形成工艺的多个实施例。在一个实施例中，选择等离子体增强型氮化硅材料作为层110的材料。SiH₄、NH₃、和N₂用作在具有大约3torr和大约10torr之间的形成压力以及大约350摄氏度和大约400摄氏度之间的形成温度的形成工艺中的形成气体。结果，在本实施例中，层110所具有的吸收指数值大约为0，折射率值处于大约1.9和大约2之间。在本实施例中，层110可以传送的张应力处于大约0.2GPa和大约0.3GPa之间。

在另一实施例中，选择等离子体增强型氧化物材料作为层110的材料。SiH₄和N₂O用作在具有大约3torr和大约10torr之间的形成压力以及大约350摄氏度和大约400摄氏度之间的形成温度的形成工艺中的形成气体。结果，在本实施例中，层110所具有的吸收指数值大约为0，折射率值处于大约1.46和1.5之间。在本实施例中，层110可以传送的张应力处于大约0.01GPa和大约0.1GPa之间。

在又一实施例中，选择碳化硅材料作为层110的材料。Si(CH₃)₄用作在具有大约3torr和大约10torr之间的形成压力以及大约350摄氏度和大约400摄氏度之间的形成温度的形成工艺中的形成气体。结果，在本实施例中，层110所具有的吸收指数值大约为0，折射率值大约为2.3。在本实施例中，层110可以传送的张应力大约为0.7GPa。

在又一个实施例中，选择等离子体增强型氮氧化硅材料作为层110的材料。SiH₄、N₂、和N₂O用作在具有大约3torr和大约10torr之间的形成压力以及大约350摄氏度和大约400摄氏度之间的形成温度的形成工艺中的形成气体。结果，在本实施例中，层110所具有的吸收指数值大约为0.2，折射率值大约为2。在本实施例中，层110可以传送的张应力处于大约0.01GPa和大约0.1GPa之间。

还可以理解，尽管层110和ARC层100示出为图4中示出的实施例中的单独层，但是，在可选实施例中，这些层可以集成到单个层中。换言之，可以通过某种方式选择ARC层100的材料成分，从而使得ARC层100具有较低的吸收指数值、适当的折射率值，并且能够将足够数量的张应力传送到器件基板32。

不管特定实施例，通过层110传送到器件基板32的张应力将有助于抵消通过后续制造工艺的附加层传送的压应力，从而将有助于降低漏电流，对此，将在下文中进行更详细地描述。

现在参考图5，将辐射屏蔽(或者辐射阻挡)器件130形成在外围区域54中和层110上方。如前所述，需要外围区域54来保持暗光。一个原因是外围区域可以包含参考像素(比如参考像素61)，该参考像素不应该接收辐射，从而该参考像素可以建立像素区域52中的像素的辐射强度的准确的基准线。因此，辐射屏蔽器件130位于下面的器件60-61上方，并且该辐射屏蔽器件130所包括的材料是辐射基本难以穿过的。在图5中所示出的实施例中，辐射屏蔽器件130与器件60-61对齐，并且包括金属材料，例如AlCu。在其他实施例中，辐射屏蔽器件130可以包括能够阻挡辐射的其他类型的材料。辐射屏蔽器件130所具有的厚度135处于大约1000埃至大约5000埃的范围内。

辐射屏蔽器件130自身经历了张应力，这意味着该辐射屏蔽器件130会将压应力施加到该辐射屏蔽器件130下面的层。如果没有实现层110，则辐射屏蔽器件130会将相对较大的压应力传送到器件基板32。该压应力使得器件基板具有缩短(较窄的)的带隙。带隙缩短意味着载体诸如像素中的电子可以较容易地从价带跳跃到导带，从而产生漏电流。如果上述漏电流导致产生了暗光环境，则漏电流可以称为暗电流。对于传统的BSI图像传感器件，通过光屏蔽元件产生的压应力意味着像素区域中的带隙与外围区域中的带隙不同。因此，外围区域中的参考像素所具有的漏电流可能比像素区域中的传感器像素所具有的漏电流大。该漏电流差会导致基准线辐射强度计算不准确，从而降低了传统BSI图像传感器件的性能。

在比较中，本文中的BSI图像传感器件30利用层110来传送张应力，用来抵消由辐射屏蔽器件130产生的压应力。如上所述，张应力与压应力相反，并且使得带隙较宽。因此，由层110传送的张应力基本上抵消或者降低了由辐射屏蔽器件130产生的压应力。因此，BSI图像传感器件30的漏电流降低，并且能够使得基线辐射强度计算更准确。

现在参考图6，可以实施附加工艺来完成BSI图像传感器件30的制造。例如，可以将钝化层140形成在辐射屏蔽器件130上方。钝化层140可以包括具有良好密封性能的材料来防止潮湿、灰尘、或者其他污染进入到BSI图像传感器件30的内部。在实施例中，钝化层140可以包括氮化硅材料，例如紫外线氮化硅(UVSN)。但是，钝化层140由于吸收辐射而无法形成在层110上方。这样，层110可以被看作钝化层，并且提供了良好的密封性能。在以下工艺中，滤色器层150形成在层110上面，ARC层100形成在层110下面，将层110的折射率值计算为等于ARC层100的折射率值和滤色器层150的折射率值的乘积的平方根。因此，层110的折射率值是ARC层100的折射率值的函数。层110的折射率值也是滤色器150的折射率值的函数。

滤色器层150可以形成在像素区域52中。滤色器层150可以包含多个滤色器，该多个滤色器所放置的位置使得进入的辐射被引导到该多个滤色器上并且穿过该多个该滤色器。滤色器可以包括基于染料的(或者基于颜料的)聚合物或者树脂，用于过滤进入的辐射的特定波长带，该特定的波长带对应于彩色光谱(例如，红、绿、和蓝)。然后，包含多个微透镜的微透镜层160形成在滤色器层150上方。微透镜将进入的辐射引导和聚焦到器件基板32的特定辐射感应区域，比如像素40和42。根据用于微透镜的材料的折射率和离传感器的距离，微透镜可以以各种布置方式进行放置，并且可以具有各种形状。还可以理解，在形成滤色器层150和微透镜层160之前，还可以对器件基板32实施可选的激光退火工艺。

另外，接合焊盘170可以形成在接合焊盘区域56中。可以通过以下工艺形成接合焊盘170：在接合焊盘区域56中蚀刻开口，并且用导电材料至少部分地填充该开口。导电材料可以包括金属或者金属化合物，比如AlCu。接合焊盘170电连接到互连结构65，例如连接到导线66之一。通过接合焊盘170，可以在BSI图像传感器件30和外部器件之间建立电连接。

可以理解，上述制造工艺的顺序并不旨在进行限定。在除本文所示出的实施例之外的其他实施例中，可以根据不同的工艺顺序来形成一些层或者器件。例如，可以使用相同的制造工艺来形成接合焊盘170和辐射屏蔽器件130。而且，可以形成一些其他层，但是为了简明并未在本文中示出。例如，可以在层110上方和/或辐射屏蔽器件130下面形成一个或者多个介电层。

本公开的实施例相比于传统BSI图像传感器提供了多个优点，可以理解，其他实施例可以提供不同的优点，而没有哪一个具体优点是所有实施例都具备的。一个优点是，由于层110将张应力传送给了器件基板32，因此，层110抵消了将要施加到器件基板32的压应力。换言之，器件基板32更不容易受到压应力的影响。利用这种方式，可以减小漏电流，并且可以更加准确地实施辐射强度计算。

另一个优点是，层110的形成与现有的BSI图像传感器工艺流程相兼容。可以使用生产线上现有的工艺处理室形成层110。同时，层110的吸收指数值和折射率值被调整为处于适当范围，从而不会干扰辐射方向。

图7A、图7B、图7C、和图7D是示出本公开的实施例相比于传统BSI图像传感器件所提供的改进的图表，其中，每幅附图都对应于不同的情况。特别地，图7A对应于滤色器层形成之前的参考像素暗电流表现；图7B对应于滤色器层形成之后的参考像素暗电流表现；图7C对应于滤色器层形成之前的传感器像素暗电流表现；图7D对应于滤色器层形成之后的传感器像素暗电流表现。

图7A示出了两条标绘曲线200A和210A，图7B示出了两条标绘曲线200B和210B，图7C示出了两条标绘曲线200C和210C，图7D示出了两条标绘曲线200D和210D。标绘曲线200A-200D代表根据本公开的实施例制造的BSI图像传感器件的暗电流表现，标绘曲线210A-210D代表了传统BSI图像传感器件的暗电流表现。在每幅附图中，X轴以电子/秒作为单位度量暗电流(漏电流)，Y轴度量芯片的分布百分比。因此，标绘曲线上给定的点表示出满足特定暗电流阈值或者处于特定暗电流限值以下的芯片(BSI图像传感器件)的分布百分比。

作为一个实例，参考图7A中的标绘曲线200A上的点230，该点230的X轴值为X(A)，该点230的Y轴值为大约96％。这意味着，在滤色器形成之前，对于根据本公开的实施例制造的BSI图像传感器件，大约96％的芯片将包括暗电流级别小于或者等于大约X(A)的参考像素。作为另一个实例，参考图7B中的标绘曲线210B上的点235，该点235的X轴值为X(B)，该点235的Y轴值为大约90％。这意味着，对于传统BSI图像传感器，在形成滤色器之后，大约90％的芯片将包括暗电流级别小于或者等于X(B)的参考像素。作为又一个实例，参考图7D中的标绘曲线200D上的点240，该点240的X轴为大约X(D)，该点240的Y轴值为大约80％。这意味着，对于根据本公开的实施例制造的BSI图像传感器，在滤色器形成之后，大于80％的芯片将包括暗电流级别小于或者等于大约X(D)的传感器像素。

不管涉及每个标绘曲线的具体值，可以看出，标绘曲线200A-200D所具有的暗电流表现比相应附图中的标绘曲线210A-210D所具有的暗电流表现更好。换言之，不管工艺阶段处于滤色器层形成阶段之前还是之后，也不管是参考像素还是传感器像素，根据本公开的实施例制造的BSI图像传感器都将具有比传统的BSI图像传感器更好的的暗电流表现。特别地，根据本公开的实施例制造的BSI图像传感器件将比传统的BSI图像传感器具有更高百分比的满足给定暗电流阈值(无论该阈值是多少)的芯片。

本公开的较广泛形式涉及一种图像传感器件，包括：基板，具有正面和背面，背面相对于正面；辐射感应区域，设置在基板中，辐射感应区域能够通过操作检测出通过背面进入到基板的辐射波；互连结构，设置在基板的正面上方；材料层，设置在基板的背面上方，其中，材料层将张应力传送到基板；以及辐射屏蔽器件，设置在材料层的至少一部分的上方。

本公开的另一个较宽泛的形式涉及一种图像传感器件，包括：基板，具有正面和背面，背面相对于正面，基板具有像素区域和外围区域；多个辐射感应区域，设置在基板的像素区域中，每个辐射感应区域都能够通过操作感测出通过背面投射到辐射感应区域的辐射；参考像素，设置在外围区域中；互连结构，连接到基板的正面，互连结构包括多个互连层；压缩应力的薄膜；形成在基板的背面上方，薄膜使得基板受到张应力；以及辐射阻挡器件，设置在薄膜上方，并且与参考像素对齐。

本公开的又一个较宽泛的形式涉及一种制造图像传感器件的方法，该方法包括：在器件基板上形成辐射检测器件，其中，器件基板具有正面和背面，背面相对于正面，并且其中，辐射检测器件能够通过操作检测通过背面进入到器件基板的辐射波；在器件基板的正面上方形成互连结构；在器件基板的背面上方形成材料层，其中，材料层将张应力施加到器件基板；以及在材料层的至少一部分的上方形成辐射屏蔽元件。

上面论述了多个实施例的部件，使得本领域普通技术人员可以更好地理解以下的详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种图像传感器件，包括：

基板，具有正面和背面，所述背面与所述正面相对；

辐射感应区域，设置在所述基板中，所述辐射感应区域能够通过操作检测出通过所述背面进入到所述基板的辐射波；

互连结构，设置在所述基板的所述正面上方；

材料层，设置在所述基板的所述背面上方，其中，所述材料层将张应力传递到所述基板；以及

辐射屏蔽器件，设置在所述材料层的至少一部分的上方。

2.根据权利要求1所述的图像传感器件，其中所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内；或者

其中所述材料层包括等离子体增强型氮化硅材料；或者

其中所述材料层所具有的吸收指数值处于大约0至大约0.2的范围内且所述材料层所具有的折射率值处于大约1.4至大约2.5的范围内；或者

所述图像传感器件还包括设置在所述材料层和所述基板之间的防反射涂布(ARC)层，和设置在所述材料层上方的钝化层，其中所述钝化层和所述ARC层被设置在所述材料层的相对侧；或者

所述图像传感器件还包括设置在所述材料层和所述基板之间的防反射涂布(ARC)层和设置在所述材料层上方的钝化层，且所述钝化层和所述ARC层被设置在所述材料层的相对侧，且其中所述材料层所具有的第一折射率值是所述ARC层的第二折射率值的函数；或者

其中所述图像传感器件包括像素区域和外围区域，且所述辐射感应区域被设置在所述像素区域中，并且所述辐射屏蔽器件被设置在所述外围区域中；或者

所述图像传感器件包括像素区域和外围区域且所述辐射感应区域被设置在所述像素区域中且所述辐射屏蔽器件被设置在所述外围区域中，并且所述图像传感器件还包括被设置在所述外围区域中的参考像素，其中所述辐射屏蔽器件基本上防止了所述辐射波到达所述参考像素。

3.一种图像传感器件，包括：

基板，具有正面和背面，所述背面与所述正面相对，所述基板具有像素区域和外围区域；

多个辐射感应区域，设置在所述基板的所述像素区域中，每个所述辐射感应区域都能够通过操作感测出通过所述背面投射到所述辐射感应区域的辐射；

参考像素，设置在所述外围区域中；

互连结构，与所述基板的所述正面连接，所述互连结构包括多个互连层；

膜，形成在所述基板的所述背面上方，所述膜导致所述基板受到张应力；以及

辐射阻挡器件，设置在所述膜上方，并且与所述参考像素对齐。

4.根据权利要求3所述的图像传感器件，其中：

所述膜所具有的吸收指数值大约为0，

所述膜所具有的折射率值大约等于所述膜上面的层的折射率值和所述膜下面的层的折射率值的乘积的平方根，并且

所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内；或者

其中所述膜所包含的材料选自由等离子体增强型氮化硅、等离子体增强型氧化物、碳化硅、和等离子体增强型氮氧化硅组成的组。

5.一种制造图像传感器件的方法，包括：

在器件基板中形成辐射检测器件，其中，所述器件基板具有正面和背面，所述背面与所述正面相对，并且其中，所述辐射检测器件能够通过操作检测通过所述背面进入所述器件基板的辐射波；

在所述器件基板的所述正面上方形成互连结构；

在所述器件基板的所述背面上方形成材料层，其中，所述材料层将张应力施加到所述器件基板；以及

在所述材料层的至少一部分的上方形成辐射屏蔽元件。

6.根据权利要求5所述的方法，其中实施形成所述材料层的步骤，使得所述张应力处于大约0.01千兆帕斯卡至大约1千兆帕斯卡的范围内；或者

其中实施形成所述材料层的步骤，使得所述材料层包括等离子体增强型氮化硅材料；或者

其中实施形成所述材料层的步骤，使得所述材料层所具有的吸收指数值在大约0至大约0.2的范围内，且所述材料层所具有的折射率值在大约1.4至大约2.5的范围内；或者

所述的方法还包括将载体基板接合到所述器件基板，且从所述背面减薄所述器件基板。

7.根据权利要求5所述的方法，还包括：

在形成所述材料层之前，在所述器件基板的所述背面上方形成防反射涂布(ARC)层；以及

在形成所述材料层之后，在所述材料层上方形成钝化层。

8.根据权利要求7所述的方法，其中实施形成所述材料层的步骤，使得所述材料层所具有的第一折射率值是所述ARC层的第二折射率值的函数。

9.根据权利要求5所述的方法，其中：

所述图像传感器件包括像素区域和外围区域；

实施形成所述辐射检测器件的步骤，使得所述辐射检测器件形成在所述像素区域中；以及

实施形成所述辐射屏蔽元件的步骤，使得所述辐射屏蔽元件形成在所述外围区域中。

10.根据权利要求9所述的方法，还包括：

在所述外围区域中形成参考像素，其中，实施形成所述辐射屏蔽元件的步骤，使得所述辐射屏蔽元件基本上防止了所述辐射波到达所述参考像素。

Images