CN110148597B - 一种应用于三维闪存的应变硅沟道及其制备方法 - Google Patents
一种应用于三维闪存的应变硅沟道及其制备方法 Download PDFInfo
- Publication number
- CN110148597B CN110148597B CN201910315825.5A CN201910315825A CN110148597B CN 110148597 B CN110148597 B CN 110148597B CN 201910315825 A CN201910315825 A CN 201910315825A CN 110148597 B CN110148597 B CN 110148597B
- Authority
- CN
- China
- Prior art keywords
- atoms
- flash memory
- substrate
- strained silicon
- atomic percentage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 239000010703 silicon Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000007704 transition Effects 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 28
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000005055 memory storage Effects 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于半导体存储器领域，具体公开了一种应用于三维闪存的应变硅沟道及其制备方法，其中应用于三维闪存的应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上。本发明通过对沟道材料的具体组分及相应沉积工艺等进行改进，可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低，以及堆叠层数增加面临的驱动及器件均一性等难题，本发明利用应变硅技术进行垂直沟道的制备，可以有效提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。
Description
技术领域
本发明属于半导体存储器制造领域，更具体地，涉及一种应用于三维闪存的应变硅沟道及其制备方法，尤其涉及三维闪存存储器制备中半导体沟道的结构及制备工艺。
背景技术
随着微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。尤其是存储器件来说，对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。三维闪存需要采用全新的器件结构以及工艺制程，其中存在诸多工艺难题。
在三维闪存存储器中，沟道的制备非常重要，其中对于器件阵列工作过程中需要沟道中能够提供足够到的电流密度以及单个单元皆具有相应的开关特性，因此来说，随着堆叠层数的增加，单个存储串上需要驱动的器件不断增大，传统的硅沟道将会无法满足因此阻碍存储器层数的增加。本发明旨在开发三维闪存存储器中的应变硅沟道，大幅提高沟道载流子迁移率，满足堆叠层数增加的需求。并且该技术有利于制备均一稳定的沟道，从而保证器件在高密度堆叠下的沟道稳定性。
发明内容
针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种应用于三维闪存的应变硅沟道及其制备方法，其中通过对沟道材料的具体组分及相应沉积工艺等进行改进，可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低，以及堆叠层数增加面临的驱动及器件均一性等难题，本发明利用应变硅技术进行垂直沟道的制备，可以有效提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。本发明通过将SiGe应变硅沟道中Ge原子优选控制为20atom％～40atom％，能够有效增强电子迁移率；例如，当应变硅沟道中Ge含量达到30atom％，电子迁移率可以提升120％。
为实现上述目的，按照本发明的一个方面，提供了一种应用于三维闪存的应变硅沟道，其特征在于，所述应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上。
作为本发明的进一步优选，位于所述应变硅沟道正下方处的Si衬底上，具有Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高。
作为本发明的进一步优选，所述应变硅沟道中Ge的原子百分含量为20％～40％，优选为30％。
按照本发明的另一方面，本发明提供了一种具有应变硅沟道的三维闪存存储器的制备方法，其特征在于，包括以下步骤：
S1：在Si衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；
S2：利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、存储层和隧穿层三层结构；
S3：对所述垂直通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道；
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除；
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
按照本发明的再一方面，本发明提供了一种具有应变硅沟道的三维闪存存储器的制备方法，其特征在于，包括以下步骤：
S1：在Si衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直通孔；
S2：在所述垂直通孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备非晶硅形成浮栅；然后，进行通孔的各向异性刻蚀，在通孔中沉积二氧化硅，形成氧化物-硅-氧化物的整体浮栅存储结构；
S3：对通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道。
按照本发明的又一方面，本发明提供了一种非易失性三维闪存存储器，其特征在于，包括衬底以及垂直位于该衬底上的多个闪存存储串，任意一个所述闪存存储串均包含呈三维堆叠结构的多个闪存存储单元，每个所述闪存存储单元均包含栅电极、半导体沟道和电荷存储介质层；
所述半导体沟道具体为应变硅沟道，它们设置在用于构成三维闪存存储器的闪存存储串上，这些应变硅沟道具体为由Si原子与Ge原子构成的SiGe材料。
作为本发明的进一步优选，在任意一个所述闪存存储串的两端均设置有选通晶体管；该非易失性三维闪存存储器还包括多个字线，这些字线均与所述多个闪存存储串一一对应，一个所述字线连接一个所述闪存存储串；该非易失性三维闪存存储器还包括位线，该位线与所述多个闪存存储串的栅电极平面连接。
作为本发明的进一步优选，位于所述应变硅沟道正下方处的Si衬底，具有Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高。
作为本发明的进一步优选，所述应变硅沟道中Ge的原子百分含量为20％～40％，优选为30％。
通过本发明所构思的以上技术方案，与现有技术相比，总体来说能够取得以下有益效果：
第一，该发明中的应变硅沟道，与非晶硅相比具有更高的载流子迁移率，可以使得器件获得更高的开态电流，从而满足器件高密度堆叠的要求。
第二，该发明中应变硅工艺技术，利用衬底进行外延制备技术，有效加速工艺进程。
第三，应变硅沟道的制备过程能够保证工艺过程中沟道的均一性，有效提高存储阵列的均一性。
本发明中的应变硅沟道，可以采用全局应变硅工艺在衬底表面形成均匀的应变硅层，具体说来，可以在硅衬底上首先外延生长Ge组分的渐变过渡层(该渐变过渡层的最上部分即对应着固定组分的驰豫SiGe层)，然后再生长应变硅沟道，并且在过渡外延完成后增加一次化学机械抛光，以改变表面粗糙度。也就是说，本发明通过在Si衬底上优选设置便于SiGe应变硅沟道沉积的过渡层，并使过渡层中Ge原子的原子百分含量呈梯度变化，越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高，然后再在过渡层上沉积SiGe应变硅沟道，能够便于SiGe应变硅沟道沉积。
生长过渡层需要在一定尺寸之内(沿厚度方向一般为50～200nm)，实现由Si到SiGe的过渡。本发明制备得到的应变沟道，属于全局应变，其载流子迁移率随SiGe应变硅沟通中Ge含量的不同而有很大差异。本发明通过将SiGe应变硅沟道中Ge原子优选控制为20atom％～40atom％，随着SiGe应变硅沟通中Ge含量的提高，电子迁移率得到增强，当Ge含量达到30atom％，电子迁移率可以提升120％；而当SiGe应变硅沟道中Ge原子低于20atom％时，由于应变影响不够，无法有利提升电子迁移率；当SiGe应变硅沟道中Ge原子高于40atom％时，由于存在过多的晶格缺陷，也无法有利电子迁移率。
附图说明
图1是本发明中三维闪存沟道的结构示意图。
图2至图5是本发明中三维闪存沟道各个制备阶段的结构示意图；其中，图2为利用光刻进行深孔刻蚀形成通孔的结构示意图，图3为继续刻蚀形成凹槽的结构示意图，图4为在凹槽中沉积Ge的过渡层的结构示意图，图5为在过渡层之上沉积生长应变硅沟道的结构示意图。
图中各附图标记的含义如下：01为绝缘层，02为牺牲层，10为衬底，11为凹槽，20为过渡层，30为应变硅沟道。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明中应用于三维闪存的应变硅沟道及其制备方法，可应用于三维闪存存储器的制造，所述三维闪存可包括：多个垂直方向的三维存储串，每一个三维存储串包含半导体沟道，半导体沟道的长度由存储器三维堆叠的层数决定。所述应变硅沟道为衬底诱生应变，在沟道硅材料生长过程中，利用衬底进行工艺改进，一般为在两个方向上形成大小相当的应力。其中，单个闪存存储串包含垂直沟道，可以由深孔刻蚀后形成通孔，并在通孔底部完成应变技术的衬底工艺，然后在其上形成应变硅沟道。
实施例1
本发明中三维闪存存储器，具有垂直沟道结构，整体结构包含：衬底；垂直于衬底的多个闪存存储串；单个存储闪存串包含一个垂直的存储沟道。
对于三维闪存存储沟道的制备工艺步骤包含以下过程：
步骤一：如参考图2所示，在衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成，其中01为绝缘层，02为牺牲层，形成的多层膜结构；在多层膜堆叠结构中利用光刻进行深孔刻蚀，形成通孔；
由于多层膜结构是三维堆叠结构，纵向深度较传统二维器件来说高度方向上更深，因此上述穿过多层膜结构并使衬底暴露的通孔一般也被直接称为深孔。
步骤二：如参考图3所示，在上述深孔中向下刻蚀，形成凹槽11；
步骤三：如参考图4所示，在形成凹槽中沉积Ge的过渡层20，并且在过渡层的沉积过程中，调整硅锗比例(即，在外延形成Ge过渡层的过程中，Si与Ge比例可以根据沉积区域目标的Ge原子百分含量进行调整)，使Ge原子的原子百分含量呈梯度变化，越靠近凹槽底部的区域Ge原子的原子百分含量越低，越远离凹槽底部的区域Ge原子的原子百分含量越高；
步骤四：如参考图5所示，在过渡层之上沉积生长应变硅沟道。图5中的应变硅沟道30将继续沉积直至填满深孔。
整体具有应变硅沟道的三维闪存存储器的制备方法，包括以下步骤：
S1：在Si衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；
S2：利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、存储层和隧穿层三层结构；
S3：对所述垂直通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道；
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除；
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
当然，具有应变硅沟道的三维闪存存储器，还可以采用具有如下步骤的制备方法：
S1：在Si衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直通孔；
S2：在所述垂直通孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备非晶硅形成浮栅；然后，进行通孔的各向异性刻蚀，在通孔中沉积二氧化硅，形成氧化物-硅-氧化物的整体浮栅存储结构；
S3：对通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道。
并且，进一步的，在任意一个闪存存储串的两端可以均设置有选通晶体管(选通晶体管与存储单元结构类似，均包括栅电极、半导体沟道、电荷存储介质层)；另外，本发明中Ge原子的原子百分含量呈梯度变化的过渡层，可以作为存储串底部源极选通晶体管的沟道。每个闪存存储串还可以独立的对应于一个字线，一个字线连接一个闪存存储串；并且，多个闪存存储串同时对应的栅电极平面可以与同一条位线连接。
本发明中衬底是采用硅衬底，三维闪存存储器中绝缘层、牺牲层等所采用的具体材料及细节结构设置等，均可参考现有技术。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种应用于三维闪存的应变硅沟道，其特征在于，所述应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上；
位于所述应变硅沟道正下方处的Si衬底上，具有Ge的过渡层，该过渡层的厚度为50～200nm，是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高；
所述应变硅沟道中Ge的原子百分含量为20％～40％。
2.如权利要求1所述应用于三维闪存的应变硅沟道，其特征在于，所述应变硅沟道中Ge的原子百分含量为30％。
3.一种具有如权利要求1或2所述应变硅沟道的三维闪存存储器的制备方法，其特征在于，包括以下步骤：
S1：在Si衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；
S2：利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、存储层和隧穿层三层结构；
S3：对所述垂直通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层的厚度为50～200nm，是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道；所述应变硅沟道中Ge的原子百分含量为20％～40％；
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除；
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
4.一种具有如权利要求1或2所述应变硅沟道的三维闪存存储器的制备方法，其特征在于，包括以下步骤：
S1：在Si衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直通孔；
S2：在所述垂直通孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备非晶硅形成浮栅；然后，进行通孔的各向异性刻蚀，在通孔中沉积二氧化硅，形成氧化物-硅-氧化物的整体浮栅存储结构；
S3：对通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：在凹槽中外延形成Ge的过渡层，该过渡层的厚度为50～200nm，是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越远离Si衬底部分Ge原子的原子百分含量越低，越靠近Si衬底部分Ge原子的原子百分含量越高；然后，在所述Ge的过渡层上继续沉积形成由Si原子与Ge原子构成的SiGe材料，从而形成位于所述垂直通孔中的应变硅沟道；所述应变硅沟道中Ge的原子百分含量为20％～40％。
5.一种非易失性三维闪存存储器，其特征在于，包括衬底以及垂直位于该衬底上的多个闪存存储串，任意一个所述闪存存储串均包含呈三维堆叠结构的多个闪存存储单元，每个所述闪存存储单元均包含栅电极、半导体沟道和电荷存储介质层；
所述半导体沟道具体为应变硅沟道，它们设置在用于构成三维闪存存储器的闪存存储串上，这些应变硅沟道具体为由Si原子与Ge原子构成的SiGe材料；
位于所述应变硅沟道正下方处的Si衬底，具有Ge的过渡层，该过渡层的厚度为50～200nm，是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高；
所述应变硅沟道中Ge的原子百分含量为20％～40％。
6.如权利要求5所述非易失性三维闪存存储器，其特征在于，在任意一个所述闪存存储串的两端均设置有选通晶体管；该非易失性三维闪存存储器还包括多个字线，这些字线均与所述多个闪存存储串一一对应，一个所述字线连接一个所述闪存存储串；该非易失性三维闪存存储器还包括位线，该位线与所述多个闪存存储串的栅电极平面连接。
7.如权利要求5所述非易失性三维闪存存储器，其特征在于，所述应变硅沟道中Ge的原子百分含量为30％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910315825.5A CN110148597B (zh) | 2019-04-19 | 2019-04-19 | 一种应用于三维闪存的应变硅沟道及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910315825.5A CN110148597B (zh) | 2019-04-19 | 2019-04-19 | 一种应用于三维闪存的应变硅沟道及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110148597A CN110148597A (zh) | 2019-08-20 |
| CN110148597B true CN110148597B (zh) | 2021-10-08 |
Family
ID=67588529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910315825.5A Active CN110148597B (zh) | 2019-04-19 | 2019-04-19 | 一种应用于三维闪存的应变硅沟道及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148597B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4020563A1 (en) * | 2020-12-23 | 2022-06-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Three-dimensional semiconductor memory device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204130535U (zh) * | 2014-09-16 | 2015-01-28 | 华中科技大学 | 一种非易失性三维半导体存储器 |
| CN104541370A (zh) * | 2012-07-09 | 2015-04-22 | 桑迪士克科技股份有限公司 | 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法 |
| WO2016025191A1 (en) * | 2014-08-11 | 2016-02-18 | Sandisk Technologies Inc. | Three dimensional nand string memory devices and methods of fabrication thereof |
| CN106206507A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US9793283B1 (en) * | 2016-09-28 | 2017-10-17 | Sandisk Technologies Llc | High conductivity channel for 3D memory |
| US10224240B1 (en) * | 2017-06-27 | 2019-03-05 | Sandisk Technologies Llc | Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control |
| CN109473442A (zh) * | 2018-10-26 | 2019-03-15 | 长江存储科技有限责任公司 | 半导体器件沟道层的制备方法及半导体器件沟道层 |
| CN109768047A (zh) * | 2017-11-09 | 2019-05-17 | 三星电子株式会社 | 三维半导体存储器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104392963B (zh) * | 2014-05-16 | 2017-07-11 | 中国科学院微电子研究所 | 三维半导体器件制造方法 |
| US10418369B2 (en) * | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
-
2019
- 2019-04-19 CN CN201910315825.5A patent/CN110148597B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104541370A (zh) * | 2012-07-09 | 2015-04-22 | 桑迪士克科技股份有限公司 | 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法 |
| WO2016025191A1 (en) * | 2014-08-11 | 2016-02-18 | Sandisk Technologies Inc. | Three dimensional nand string memory devices and methods of fabrication thereof |
| CN204130535U (zh) * | 2014-09-16 | 2015-01-28 | 华中科技大学 | 一种非易失性三维半导体存储器 |
| CN106206507A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US9793283B1 (en) * | 2016-09-28 | 2017-10-17 | Sandisk Technologies Llc | High conductivity channel for 3D memory |
| US10224240B1 (en) * | 2017-06-27 | 2019-03-05 | Sandisk Technologies Llc | Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control |
| CN109768047A (zh) * | 2017-11-09 | 2019-05-17 | 三星电子株式会社 | 三维半导体存储器件 |
| CN109473442A (zh) * | 2018-10-26 | 2019-03-15 | 长江存储科技有限责任公司 | 半导体器件沟道层的制备方法及半导体器件沟道层 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110148597A (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613981B2 (en) | Vertical channel-type 3D semiconductor memory device and method for manufacturing the same | |
| TWI705557B (zh) | 多堆疊層三維記憶體元件及其製造方法 | |
| TWI663691B (zh) | Semiconductor device | |
| US10332970B2 (en) | Method for manufacturing horizontal-gate-all-around devices with different number of nanowires | |
| CN104241294B (zh) | 一种非易失性三维半导体存储器及其制备方法 | |
| CN109087916B (zh) | 形成三维存储器的方法 | |
| CN108447870A (zh) | 3d nand存储器及其制造方法 | |
| CN109920793A (zh) | 3d存储器件及其制造方法 | |
| CN110364536A (zh) | 三维存储器的制造方法以及三维存储器 | |
| CN104701323B (zh) | 一种存储结构 | |
| CN103872055A (zh) | 一种垂直沟道型三维半导体存储器件及其制备方法 | |
| CN110211960A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109742082B (zh) | 存储器及其形成方法 | |
| TWI587488B (zh) | 一種奈米線記憶體結構及其製造方法 | |
| CN107818984A (zh) | 一种3d nand存储器件及其制造方法 | |
| US20240107768A1 (en) | Three-dimensional memory with conductive rails in conductive tiers, and related apparatus, systems, and methods | |
| CN110148597B (zh) | 一种应用于三维闪存的应变硅沟道及其制备方法 | |
| CN109768049A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110265403A (zh) | 一种3d nand存储器件及其制造方法 | |
| TWI611563B (zh) | 一種奈米管記憶體結構及其製造方法 | |
| KR101329586B1 (ko) | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| CN110265402A (zh) | 一种3d nand存储器件及其制造方法 | |
| US10964716B2 (en) | Semiconductor device and method of manufacturing same | |
| WO2022000842A1 (zh) | 一种存储单元、存储器及存储器的制备方法 | |
| CN112289801B (zh) | 用于三维存储器的叠层结构、三维存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |