CN110118924A - 用于检测对衬底的完整性的破坏的方法以及对应的装置 - Google Patents

用于检测对衬底的完整性的破坏的方法以及对应的装置 Download PDF

Info

Publication number
CN110118924A
CN110118924A CN201910075225.6A CN201910075225A CN110118924A CN 110118924 A CN110118924 A CN 110118924A CN 201910075225 A CN201910075225 A CN 201910075225A CN 110118924 A CN110118924 A CN 110118924A
Authority
CN
China
Prior art keywords
semiconductor substrate
measurement
integrated circuit
substrate
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910075225.6A
Other languages
English (en)
Other versions
CN110118924B (zh
Inventor
A·萨拉菲亚诺斯
B·尼古拉斯
D·弗龙特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN110118924A publication Critical patent/CN110118924A/zh
Application granted granted Critical
Publication of CN110118924B publication Critical patent/CN110118924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开的实施例涉及用于检测对衬底的完整性的破坏的方法以及对应的装置。集成电路的半导体衬底由涂层保护。半导体包括正面和背面。为了检测从背面对集成电路的半导体衬底的完整性的破坏，检测朝向衬底的背面的涂层的断开。响应于此，生成警报。通过关于半导体衬底进行电阻测量以及将所测量的电阻与半导体衬底的标称电阻值进行比较来执行检测。

Description

用于检测对衬底的完整性的破坏的方法以及对应的装置
优先权要求
本申请要求2018年02月07日提交的法国专利申请号1851011的优先权，其内容在法律允许的最大程度上通过整体引用并入于此。
技术领域
实施例和实施方式涉及集成电路，并且更具体地，涉及对集成电路的衬底的完整性的可能攻击的检测。
背景技术
集成电路，特别是那些配备有包含敏感信息的存储器的集成电路，必须尽可能地防止攻击，特别是旨在发现所存储的数据的攻击。
在从集成电路的存储器(例如，智能卡的受保护的存储器)中提取机密数据的可能攻击中，可以援引被称为故障注入攻击(DFA代表差分故障分析)的攻击，其例如通过穿过芯片背面所发射的辐射(激光、红外、X射线等)试图扰乱操作和/或存储器的内容，或者甚至修改电路的操作逻辑。
例如，这些攻击可以通过聚焦离子束(FIB)执行，使用聚焦离子束在纳米范围中加工或沉积材料。
当集成电路的衬底被攻击者从其背面减薄，使得尽可能接近在衬底的正面附近制造的集成电路的部件时，这些攻击的有效性增加。
这种减薄的初始步骤可以包括例如从背面进行机械或化学机械抛光。
因此，寻求保护集成电路免受来自衬底的背面的攻击特别值得。
存在能够检测从衬底的背面对衬底的完整性的破坏的需求，从而允许集成电路免受这种类型的攻击。
发明内容
根据实施例，提出满足该要求的解决方案，该解决方案简单易行，保证较好的安全性，并且需要小的表面面积，以便在半导体衬底上制造。
根据一方面，提出了一种用于检测对由涂层保护的集成电路的半导体衬底的完整性的破坏的方法，衬底包括正面和背面，该破坏易于从衬底的背面进行，方法包括检测朝向衬底的背面的涂层的断开(opening)。
因此，检测涂层的断开有利地允许快速检测到攻击，例如攻击一开始就检测到。
根据一个实施例，方法包括将导电晶片固定到涂层的内部并且在背面上，并且所述检测包括检测所述导电晶片的至少一部分导电晶片的去除。
因此，检测涂层的断开的特别简单的方法提供在涂层内部的晶片的使用以及晶片的至少部分去除的检测。
根据一个实施例，所述检测包括在一组n个接触和所述导电晶片之间对衬底的电阻值的第一测量，该n个接触彼此电耦合在一起并且分布在正面之上。
术语“接触”应当被理解为指的是在集成电路的实施例中通常存在的并且例如旨在用于将衬底偏置的衬底接触。
可以通过设置在衬底的正面之上分布的过度掺杂的区域来产生这些接触。
在n个接触上执行的对衬底的电阻测量对应于对并联连接的N个电阻器(每个电阻器由衬底的电阻率产生)的等效电阻值的测量。因此，根据该测量的标称电阻值降低了1/N。
术语“标称电阻值”应当被理解为指的是在未经历对其完整性的破坏的结构上执行的测量期间合理地预期的电阻值。
有利地选择整数N，以便对应的标称电阻值足够低，以容易地检测例如由于导电晶片的去除所导致的所测量的电阻值的增加。
本领域技术人员将知道特别地根据衬底的性质及其尺寸来选择数目N。
举例来说，对于表面面积为1×1mm2的由硅制成的常规衬底，N可以约为500。
因此，该测量允许检测到导电晶片的去除。该测量还允许检测到导电晶片的一部分的去除。
根据一个实施例，方法还包括检测从背面对衬底的减薄。
根据一个实施例，检测减薄包括在一组M个接触和导电晶片之间对衬底的电阻值的第二测量。
例如，在一个实施例中，其中减薄的检测包括第一测量和第二测量，数目M有利地小于N。
类似地，本领域技术人员将知道特别地根据衬底的性质及其尺寸来选择整数M。
举例来说，对于表面面积为1×1mm2的由硅制成的常规衬底，M可以为约1至N/10。
根据一个实施例，检测包括在至少两个接触之间对衬底的电阻值的第三测量。
该第三测量允许在所述至少两个接触之间检测衬底的先进(advanced)减薄。
根据一个实施例，方法包括如果源自第一测量的所述电阻值大于所述衬底的第一标称电阻值，则生成警报信号。
术语“警报信号”应当被理解为指的是例如允许触发常规的对抗装置的信号，其旨在抵消这种攻击或者甚至停止集成电路的操作。
换句话说，如果所测量的电阻值大于衬底的所述第一标称电阻值，则检测到与衬底背面相对的涂层的断开并且生成警报信号。
根据一个实施例，方法包括如果源自第二测量的所述电阻值小于所述衬底的第二标称电阻值，则生成警报信号。
换句话说，如果所测量的电阻值小于衬底的所述第二标称电阻值，则检测到衬底的减薄并且生成警报信号。
根据一个实施例，方法包括如果源自第三测量的所述电阻值小于衬底的第一第三标称电阻值或者大于衬底的第二第三标称电阻值，则生成警报信号。
第一第三标称电阻值可以对应于第三标称电阻值的区间的下限，并且第二第三标称电阻值可以对应于第三标称电阻值的区间的上限。
因此，例如，如果源自第三测量的电阻值小于第一第三标称电阻值，则可以检测到在与第三测量相对应的两个接触之间产生的短路。
此外，例如，如果源自第三测量的电阻值大于第二第三标称电阻值，则可以在与第三测量相对应的两个接触之间检测到开路。
实际上，特别是通过FIB技术，可以沉积导电材料，以便产生从一个接触到另一个接触的短路，或者通过从背面刻蚀衬底上至例如隔离层或者上至在正面侧上形成的阱的底部来电隔离两个接触。
根据另一方面，提出了一种集成电路，其包括由涂层保护的具有背面和正面的半导体衬底，以及用于检测易于从其背面进行的对所述衬底的完整性的破坏的电路，该电路被配置成检测朝向衬底的背面的涂层的断开。
根据一个实施例，用于检测的电路包括被固定在衬底的背面上并且在涂层的内部的导电晶片，以及被配置成检测所述导电晶片的至少一部分的去除的检测电路。
根据一个实施例，用于检测的电路包括相互电耦合在一起的接触，该接触分布在正面之上，并且检测电路被配置成在N个接触和导电晶片之间对衬底的电阻值执行第一测量。
根据一个实施例，检测电路还被配置成检测从背面对衬底的减薄。
根据一个实施例，为了检测从背面对衬底的减薄，检测电路被配置成在一组M个接触和导电晶片之间对衬底的电阻值执行第二测量。
根据一个实施例，为了检测从背面对衬底的减薄，检测电路被配置成在至少两个接触之间对衬底的电阻值执行第三测量。
根据一个实施例，检测电路被配置成如果源自第一测量的所述电阻值大于衬底的第一标称电阻值，则生成警报信号。
根据一个实施例，检测电路被配置成如果源自第二测量的所述电阻值小于衬底的第二标称电阻值，则生成警报信号。
根据一个实施例，检测电路被配置成如果源自第三测量的所述电阻值小于衬底的第一第三标称电阻值或者大于衬底的第二第三标称电阻值，则生成警报信号。
还提出了一种包括如前面所描述的集成电路的电子设备，诸如智能卡。
附图说明
在阅读实施例的详细描述后，并且参考附图，进一步的优点和特征将变得显而易见，这些实施例决不是限制性的，其中：
图1A和图1B示出了智能卡以及配备智能卡的集成电路的截面图；
图2示出了集成电路的一个实施例；
图3示出了已经朝向背面断开涂层后的集成电路；
图4表示在减薄衬底并且引入导电晶片之后的集成电路；
图5示意性地示出了在数次减薄操作之后的集成电路；
图6示意性地示出了用于实施关于第一测量的对衬底的完整性的破坏的检测的比较电路；
图7示意性地示出了用于实施关于第二测量的对衬底的完整性的破坏的检测的比较电路；以及
图8示意性地示出了关于第三测量的两个比较块。
具体实施方式
图1A和图1B示出了配备智能卡CP的集成电路IC的一个示例。
在图1A中示意性地示出了通常的智能卡CP。集成电路IC被组装在接触MC下的智能卡CP的卡体CB中。在图1B中示出了该组件的截面图。
集成电路IC通常包括由互连部分(BEOL：后端工艺)叠置的半导体衬底。
集成电路IC覆盖有导电晶片PC2。该晶片通过粘合导电层CA来被粘附到所述衬底的背面FR，并且将衬底附接到树脂基底RES的面上。
树脂基底RES在其相对的面上支撑接触MC，接触MC旨在为集成电路IC提供与诸如读卡器的终端的连接。
集成电路IC被封装在隔离封装层Encap中。
隔离封装层Encap本身被封装在卡体CB中。
在“倒装芯片”类型的通常配置中，通过导线BW提供接触MC和集成电路IC之间的连接，其中导线BW一方面被焊接到所述接触MC，并且另一方面被焊接到在互连部分的最终金属化层级上形成的接触焊盘。
由导电晶片PC2、粘合导电层CA和树脂RES形成的组件形成用于集成电路IC的涂层。
这并不排除使用集成电路领域中已知的其他涂层(例如，适于除智能卡之外的应用)的可能性。
图2示出了集成电路IC的一个实施例。
集成电路IC包括具有正面FV、背面FR以及分布在正面FV附近的接触PCi(其中i∈{10；11；12；13})的半导体衬底。
通常，半导体衬底包括半导体阱CS，半导体阱CS例如通过本身已知的常规的“三阱”类型的结构来与衬底的其余部分电隔离。
在该示例中，集成电路包括检测电路DIS，检测电路DIS被连接到导电晶片PC2和接触PCi。检测电路DIS允许在R个接触PCi和导电晶片PC2之间测量衬底的电阻值，其中R被定义为要执行的测量类型的函数。
在下文中，特别地参考图3和图4，整数R在第一测量期间将假设整数值N，并且在第二测量期间将假设另一整数值M。
检测电路DIS还允许仅在接触PCi之间对衬底的电阻值执行第三测量。
例如，检测电路DIS包括测量电路MES，其被配置成执行衬底的所述电阻值的测量。具有常规结构的测量电路可以传送表示衬底的电阻值的物理值，例如，电压(如果具有已知值的电流循环通过在接触和晶片之间的衬底)，或者甚至是电流(如果在接触和晶片之间施加具有已知值的电压)。
检测电路DIS还包括两个比较电路10、11，其允许将所测量的衬底的电阻值与衬底的标称电阻值进行比较。
在该情况下，以及在下文中，“标称电阻值”应当被理解为指的是在未经历对其完整性的攻击的结构上执行的测量期间合理预期的电阻值。各种标称电阻值将分别与各种测量相关联。
下面参考图6、图7和图8描述比较电路10、11。
图3示出了在已经朝向背面FR断开其涂层之后的集成电路IC。
更具体地，之前参考图1和图2描述的导电晶片PC2已经被去除，从而暴露出衬底的背面FR。
在该情况下，检测电路DIS将在N个接触和通常连接到导电晶片PC2的端子之间对电阻值R1执行第一测量，该第一测量对应于对并联连接的N个电阻器的等效电阻值的测量。
导电晶片PC2的去除导致衬底电阻的显著增加。
有利地选择整数N，以便对应于第一测量的标称电阻值足够低，以容易地检测所测量的电阻值的增加。在该示例中，去除导电晶片PC2导致非常高的测量电阻值。
然后将源自第一测量的衬底的电阻值R1发送到比较电路10，比较电路10被配置成将源自第一测量的衬底的电阻值R1与衬底的第一标称电阻值REFH进行比较。如果源自第一测量的衬底的电阻值R1大于第一标称电阻值REFH，则检测电路已经检测到所述导电晶片PC2的至少一部分导电晶片的去除。
图4表示在减薄衬底并且引入导电晶片PC2之后的集成电路IC。
例如，为了从集成电路的存储器中提取机密数据，攻击者需要减薄衬底以便尽可能接近集成电路的部件，该部件在衬底的正面附近制造。
例如，这种减薄可以包括从背面进行化学机械抛光和/或例如经由聚焦离子束FIB进行加工。
在减薄之后，攻击者可以在背面FR上沉积(替换)导电晶片PC2。
半导体衬底的减薄导致接触PCi和导电晶片PC2之间的衬底的电阻值的减小。
为了检测减薄，在M个接触和导电晶片PC2之间执行对衬底的电阻值R2的第二测量，该第二测量对应于对并联连接的M个电阻器的等效电阻值的测量。因此，根据该测量的标称电阻值减小到1/M。
第二测量类似于第一测量，除了有利地选择整数M以便对应的标称电阻值足够大以容易地检测所测量的电阻值的减小。
有利地选择M个接触在衬底的正面之上的几何分布，以便执行这种测量。例如，通常可以在衬底中执行测量或者在衬底的局部区域中顺序地执行测量。
源自第二测量的衬底的电阻值R2被发送到比较电路11，该比较电路11被配置成将源自第二测量的衬底的电阻值R2与衬底的第二标称电阻值REFB进行比较。如果源自第二测量的衬底的电阻值R2小于所述第二标称电阻值REFB，则由检测电路检测到衬底的减薄。
图5示意性地示出了分别导致衬底厚度d1和d2的数次减薄操作a1和a2之后的集成电路IC。
如果衬底被减薄以便尽可能接近在阱CS中形成的电路的感兴趣的区域，则可以想到，减薄操作至少在衬底的一部分上到达隔离区域，诸如阱CS的底部，或者甚至浅沟槽隔离(STI)类型或硅的局部氧化(LOCOS)类型的横向隔离区域。
在该情况下，两个接触可能彼此电隔离，或者甚至可能经由比在未改变的配置中长的衬底的其余部分通过电阻路径连接，并且然后源自接触PCi之间的第三测量的衬底的电阻值R3显著增加。这对应于开路(因为缺少更好的术语)。
可以需要通过在两个接触PCi之间沉积例如导电材料来在两个接触PCi之间形成被称为短路的电连接。
在对衬底的完整性的破坏的两种情况下(即开路或短路的完成)，将源自第三测量的电阻值R3发送到比较电路10和比较电路11。
如果源自第三测量的衬底的电阻值R3大于所述衬底的对应的标称电阻值REFH2，则比较电路10生成警报信号。
如果源自第三测量的衬底的电阻值R3小于所述衬底的另一个对应的标称电阻值REFB2，则比较电路11生成警报信号。
图6示意性地示出了第一比较电路10，其用于实施关于之前参考图3所描述的第一测量的对衬底的完整性的破坏的第一检测。
在已经完成第一测量之后，将所测量的电阻值R1发送到比较器COM1的非反相输入。
反相输入将衬底的第一标称电阻值REFH作为输入。
比较器COM1将在其两个端子上作为输入接收的两个值进行比较，并且如果源自第一测量的电阻值R1大于衬底的第一标称电阻值REFH，则生成警报信号ALR。
因此，如果检测到导电晶片的去除，则将生成警报信号ALR。
警报信号ALR允许例如触发旨在抵消对衬底进行的攻击的常规的对抗装置。
图7示意性地示出了第二比较电路11，其用于实施关于之前参考图4所描述的第二测量的对衬底的完整性的破坏的第二检测。
源自第二测量的所测量的电阻值R2被发送到比较器COM2的反相输入。
非反相输入将衬底的第二标称电阻值REFB作为输入。
比较器COM2将在其两个端子上作为输入接收的两个值进行比较，并且如果源自第二测量的电阻值R2小于衬底的标称电阻值REFB，则生成警报信号ALR。
因此，如果检测到衬底的减薄，则将生成警报信号ALR。
类似地，警报信号ALR允许例如触发旨在抵消对衬底进行的攻击的常规的对抗装置。
图8示意性地示出了与第三测量相关的两个比较块10和11。
在完成第三测量之后，所测量的电阻值R3被发送到第一比较器COM1的非反相输入和第二比较器COM2的反相输入。
比较器COM1的反相输入接收衬底的第三标称电阻值REFH2。
第二比较器COM2的非反相输入接收衬底的另一个第三标称电阻值REFB。
第一比较器COM1将在其两个端子上作为输入接收的两个值进行比较，并且如果源自第三测量的电阻值R3大于衬底的标称电阻值REFH2，则生成警报信号ALR。
因此，如果存在开路，则将生成警报信号ALR。
第二比较器COM2将在其两个端子上作为输入接收的两个值进行比较，并且如果源自第三测量的电阻值R3小于衬底的标称电阻值REFB2，则生成警报信号ALR。
因此，如果存在短路，则生成警报信号ALR。
类似地，警报信号ALR允许例如触发旨在抵消对衬底进行的攻击的常规的对抗装置。
此外，本发明不限于这些实施例，而是包括例如可以用于实施第一测量、第二测量或第三测量的接触的未描述的组合的所有变化，以及用于实施所述测量的未描述的已知装置的使用。

Claims (20)

1.一种用于检测对由涂层保护的集成电路的半导体衬底的完整性的破坏的方法，所述半导体衬底包括正面和背面，所述破坏从所述半导体衬底的所述背面进行，所述方法包括：检测朝向所述半导体衬底的所述背面的所述涂层的断开。
2.根据权利要求1所述的方法，其中导电晶片被固定到所述涂层的内部并且在所述背面处，并且其中检测包括：检测所述导电晶片的至少一部分导电晶片的去除。
3.根据权利要求1所述的方法，其中检测包括：在一组N个接触和所述导电晶片之间对所述半导体衬底的电阻值进行第一测量，其中所述一组N个接触相互电耦合在一起、并且分布在所述正面之上。
4.根据权利要求3所述的方法，还包括：如果来自所述第一测量的所述电阻值大于所述半导体衬底的第一标称电阻值，则生成警报信号。
5.根据权利要求1所述的方法，还包括：检测从所述背面对所述半导体衬底的减薄。
6.根据权利要求5所述的方法，其中检测所述减薄包括：在一组M个接触和所述导电晶片之间对所述半导体衬底的电阻值进行第二测量。
7.根据权利要求6所述的方法，还包括：如果来自所述第二测量的所述电阻值小于所述半导体衬底的第二标称电阻值，则生成警报信号。
8.根据权利要求6所述的方法，还包括：在至少两个接触之间对所述半导体衬底的电阻值进行第三测量。
9.根据权利要求8所述的方法，还包括：如果源自所述第三测量的所述电阻值小于所述半导体衬底的第一第三标称电阻值、或者大于所述半导体衬底的第二第三标称电阻值，则生成警报信号。
10.一种集成电路，包括：
半导体衬底，由涂层保护，并且具有背面和正面；以及
电路，被配置成通过检测朝向所述半导体衬底的所述背面的所述涂层的断开，来检测从所述背面对所述半导体衬底的完整性的破坏。
11.根据权利要求10所述的集成电路，其中被配置成检测的所述电路包括：
导电晶片，被固定在所述半导体衬底的所述背面上、并且在所述涂层的内部；以及
检测电路，被配置成检测所述导电晶片的至少一部分导电晶片的去除。
12.根据权利要求11所述的集成电路，其中被配置成检测的所述电路包括相互电耦合在一起的多个接触，所述多个接触分布在所述半导体衬底的所述正面之上，并且其中所述检测电路还被配置成在N个所述接触和所述导电晶片之间对所述半导体衬底的电阻值进行第一测量。
13.根据权利要求12所述的集成电路，其中所述检测电路还被配置成如果源自所述第一测量的所述电阻值大于所述半导体衬底的第一标称电阻值，则生成警报信号。
14.根据权利要求11所述的集成电路，其中所述检测电路还被配置成检测从所述背面对所述半导体衬底的减薄。
15.根据权利要求14所述的集成电路，其中被配置成检测的所述电路包括相互电耦合在一起的多个接触，所述多个接触分布在所述半导体衬底的所述正面之上，并且其中所述检测电路被配置成在M个所述接触和所述导电晶片之间对所述半导体衬底的电阻值进行第二测量。
16.根据权利要求15所述的集成电路，其中所述检测电路被配置成如果源自所述第二测量的所述电阻值小于所述半导体衬底的第二标称电阻值，则生成警报信号。
17.根据权利要求14所述的集成电路，其中被配置成检测的所述电路包括相互电耦合在一起的多个接触，所述多个接触分布在所述半导体衬底的所述正面之上，并且其中所述检测电路还被配置成在至少两个所述接触之间对所述半导体衬底的电阻值进行第三测量。
18.根据权利要求17所述的集成电路，其中所述检测电路被配置成如果源自所述第三测量的所述电阻值小于所述半导体衬底的第一第三标称电阻值、或者大于所述半导体衬底的第二第三标称电阻值，则生成警报信号。
19.根据权利要求10所述的集成电路，其中所述集成电路是电子设备的部件。
20.根据权利要求19所述的集成电路，其中所述电子设备是智能卡。
CN201910075225.6A 2018-02-07 2019-01-25 用于检测对衬底的完整性的破坏的方法以及对应的装置 Active CN110118924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1851011 2018-02-07
FR1851011A FR3077678B1 (fr) 2018-02-07 2018-02-07 Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant

Publications (2)

Publication Number Publication Date
CN110118924A true CN110118924A (zh) 2019-08-13
CN110118924B CN110118924B (zh) 2022-04-29

Family

ID=62597605

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201920133627.2U Withdrawn - After Issue CN209542789U (zh) 2018-02-07 2019-01-25 集成电路
CN201910075225.6A Active CN110118924B (zh) 2018-02-07 2019-01-25 用于检测对衬底的完整性的破坏的方法以及对应的装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201920133627.2U Withdrawn - After Issue CN209542789U (zh) 2018-02-07 2019-01-25 集成电路

Country Status (4)

Country Link
US (1) US11270957B2 (zh)
EP (1) EP3525236A1 (zh)
CN (2) CN209542789U (zh)
FR (1) FR3077678B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077678B1 (fr) 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant
FR3096175B1 (fr) 2019-05-13 2021-05-07 St Microelectronics Rousset Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064498A (ja) * 2003-08-13 2005-03-10 Phoenix Precision Technology Corp 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
US20070023860A1 (en) * 2005-07-12 2007-02-01 Samsung Electronics Co., Ltd. Semiconductor device having a fuse barrier pattern and fabrication method thereof
CN101027766A (zh) * 2004-09-02 2007-08-29 松下电器产业株式会社 半导体集成电路器件及其检测方法、半导体晶片、以及老化检测设备
US20100187527A1 (en) * 2007-08-02 2010-07-29 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
CN101819941A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 半导体器件栅氧化层完整性的测试结构
CN101924097A (zh) * 2009-06-15 2010-12-22 意法半导体(鲁塞)公司 用于检测集成电路芯片的衬底变薄的器件
US20130193437A1 (en) * 2012-01-27 2013-08-01 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against back side attacks
US20140138686A1 (en) * 2012-11-21 2014-05-22 St Microelectronics (Rousset) Sas Protection of an integrated circuit against attacks
CN105374758A (zh) * 2014-08-06 2016-03-02 马克西姆综合产品公司 检测并阻止对安全系统的背面攻击
US20160133581A1 (en) * 2014-11-06 2016-05-12 International Business Machines Corporation Activating reactions in integrated circuits through electrical discharge
CN106558581A (zh) * 2015-09-30 2017-04-05 意法半导体(鲁塞)公司 安全的集成电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102522B2 (en) * 2002-12-24 2006-09-05 3M Innovative Properties Company Tamper-indicating radio frequency identification antenna and sticker, a radio frequency identification antenna, and methods of using the same
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7323986B2 (en) * 2004-09-03 2008-01-29 Gore Enterprise Holdings, Inc. Reusable tamper respondent enclosure
FR2887076B1 (fr) 2005-06-10 2007-08-31 Atmel Grenoble Soc Par Actions Capteur d'image a substrat semiconducteur aminci avec metallisation arriere
US7473979B2 (en) 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US20110210956A1 (en) 2010-02-26 2011-09-01 Dev Alok Girdhar Current sensor for a semiconductor device and system
CN102157363B (zh) 2011-03-08 2012-06-27 电子科技大学 一种功率器件衬底背面的离子注入方法
US9159209B2 (en) * 2013-03-15 2015-10-13 Ut-Battelle, Llc Conductive fabric seal
FR3048103B1 (fr) 2016-02-22 2018-03-23 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
US10651135B2 (en) * 2016-06-28 2020-05-12 Marvell Asia Pte, Ltd. Tamper detection for a chip package
FR3063385B1 (fr) 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR3069954B1 (fr) 2017-08-01 2020-02-07 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe
FR3071100B1 (fr) 2017-09-13 2021-12-10 St Microelectronics Rousset Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant
FR3072211B1 (fr) 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe
FR3077678B1 (fr) 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064498A (ja) * 2003-08-13 2005-03-10 Phoenix Precision Technology Corp 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CN101027766A (zh) * 2004-09-02 2007-08-29 松下电器产业株式会社 半导体集成电路器件及其检测方法、半导体晶片、以及老化检测设备
US20070023860A1 (en) * 2005-07-12 2007-02-01 Samsung Electronics Co., Ltd. Semiconductor device having a fuse barrier pattern and fabrication method thereof
US20100187527A1 (en) * 2007-08-02 2010-07-29 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
CN101924097A (zh) * 2009-06-15 2010-12-22 意法半导体(鲁塞)公司 用于检测集成电路芯片的衬底变薄的器件
CN101819941A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 半导体器件栅氧化层完整性的测试结构
US20130193437A1 (en) * 2012-01-27 2013-08-01 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against back side attacks
US20140138686A1 (en) * 2012-11-21 2014-05-22 St Microelectronics (Rousset) Sas Protection of an integrated circuit against attacks
CN105374758A (zh) * 2014-08-06 2016-03-02 马克西姆综合产品公司 检测并阻止对安全系统的背面攻击
US20160133581A1 (en) * 2014-11-06 2016-05-12 International Business Machines Corporation Activating reactions in integrated circuits through electrical discharge
CN106558581A (zh) * 2015-09-30 2017-04-05 意法半导体(鲁塞)公司 安全的集成电路

Also Published As

Publication number Publication date
FR3077678B1 (fr) 2022-10-21
US20190244915A1 (en) 2019-08-08
FR3077678A1 (fr) 2019-08-09
CN110118924B (zh) 2022-04-29
EP3525236A1 (fr) 2019-08-14
CN209542789U (zh) 2019-10-25
US11270957B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US8143705B2 (en) Tamper-resistant semiconductor device and methods of manufacturing thereof
TW507307B (en) Device to protect an integrated circuit formed in a substrate
CN207925459U (zh) 电子装置
US8657191B2 (en) Magnetic detection of back-side layer
EP2203756B1 (en) Magnetic field sensor
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
CN209542789U (zh) 集成电路
CN107104062B (zh) 用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路
CN209045528U (zh) 集成电路
CN109417052A (zh) 具有用于吸收激光辐射的保护层的集成电路器件
CN114342074A (zh) 具有电容器的集成电路装置
US11387194B2 (en) Method for detecting an attempt to breach the integrity of a semiconductor substrate of an integrated circuit from its back face, and corresponding integrated circuit
CN109494207B (zh) 集成电路芯片堆叠
US11329011B2 (en) Method for protecting an integrated circuit, and corresponding device
US7135868B1 (en) Method and apparatus for testing gate oxide with fuse
US7291508B2 (en) Laser probe points
US20240077445A1 (en) Ic structure moisture ingress detection by current hump in current-voltage response curve
KR100676612B1 (ko) 반도체 소자의 패드
TW200931429A (en) Method of searching fault locations
Matsumoto et al. Studying LSI Tamper Resistance with Respect to Techniques Developed for Failure Analysis
Torii et al. Experimental Evaluation on the Resistance of Latch PUFs Implemented on ASIC against FIB-Based Invasive Attacks
Sabate et al. Automotive customer returns tilted die resolution
Jacob et al. Recovering contacting interfaces in packaging and in semiconductor devices: Mechanisms and how to handle them in analysis
KR20050012950A (ko) 스마트 카드 집적회로 칩 차폐용 메탈층을 이용한 접지방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant