CN110098175B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN110098175B CN110098175B CN201810097658.7A CN201810097658A CN110098175B CN 110098175 B CN110098175 B CN 110098175B CN 201810097658 A CN201810097658 A CN 201810097658A CN 110098175 B CN110098175 B CN 110098175B
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- side wall
- layer
- semiconductor substrate
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 69
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000011229 interlayer Substances 0.000 claims abstract description 79
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 42
- 125000006850 spacer group Chemical group 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 6
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法,所述制造方法中,在形成第一导电结构之后,先利用层间介质层形成介质沟槽,在介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙并在介质沟槽的剩余空间中形成第二导电结构,在移除所述牺牲侧墙后的位置形成气隙,并使用覆盖层密封所述气隙的顶部,利用这种气隙的介电常数低的优点,减小第一导电结构和第二导电结构之间的寄生电容,进而有效地改善器件性能,适用于7nm及以下技术节点的FINFET器件等半导体器件的制造。本发明的半导体器件,利用第二导电结构和第一导电结构之间存在的气隙,减小第一导电结构和第二导电结构之间的寄生电容,进而提高器件性能。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种半导体器件及其制造方法。
背景技术
通常,半导体器件包括第一导电结构和第二导电结构,其中每个第二导电结构通常形成在两个第一导电结构之间,并且在第一导电结构和第二导电结构之间插入有电介质层,第一导电结构可以包括栅、位线、金属线等,第二导电结构可以包括接触插塞、储存节点接触插塞、位线接触插塞、电连接两条金属线的导电通孔结构等。随着半导体器件高度集成,第一导电结构与第二导电结构之间的距离逐渐地减小,导致第一导电结构与第二导电结构之间的寄生电容增加,进而影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法,能够减小相邻的导电结构之间的寄生电容,改善器件性能。
为了实现上述目的,本发明提供一种半导体器件的制造方法,包括以下步骤:
提供一半导体衬底,在所述半导体衬底表面上形成第一导电结构;
在所述半导体衬底和第一导电结构上覆盖层间介质层;
刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面,以形成介质沟槽;
在所述介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙;
在所述介质沟槽中形成第二导电结构;
去除所述牺牲侧墙,以形成气隙;
形成一覆盖层,所述覆盖层位于所述气隙的顶部并密封所述气隙顶部。
可选的,所述第一导电结构为栅极堆叠结构或金属线;所述第二导电结构为底部电接触栅极堆叠结构、源漏区和金属线中的至少一种的导电插塞。
可选的,当所述第一导电结构为栅极堆叠结构时,所述第一导电结构的侧壁上形成有栅极侧墙,在刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面,以形成介质沟槽时,还刻蚀去除所述栅极侧墙。
可选的,当所述第一导电结构为栅极堆叠结构时,在所述半导体衬底和第一导电结构上覆盖层间介质层之前,形成至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区,形成的所述介质沟槽的底部暴露出所述源漏区的部分顶部表面或者全部顶部表面。
可选的,当所述第一导电结构为金属栅极堆叠结构时,采用先栅工艺或者后栅工艺在所述半导体衬底表面上形成第一导电结构。
可选的,在所述半导体衬底和第一导电结构上覆盖层间介质层之前,先形成覆盖在所述半导体衬底和第一导电结构上的接触刻蚀停止层;形成所述介质沟槽时,依次刻蚀所述第一导电结构两侧的层间介质层和接触刻蚀停止层至所述半导体衬底的表面,以形成所述介质沟槽。
可选的,在覆盖所述层间介质层之后,且在刻蚀所述层间介质层之前,还在所述层间介质层的表面上形成一掩膜层。
可选的,在所述介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙的步骤包括:
在所述介质沟槽和所述层间介质层的表面上依次形成阻挡保护层和牺牲材料层;
刻蚀所述牺牲材料层,以在所述介质沟槽的侧壁上形成牺牲侧墙;
在所述阻挡保护层和牺牲侧墙的表面上形成隔离侧墙材料层;
刻蚀所述隔离侧墙材料层,以在所述牺牲侧墙的侧壁上形成隔离侧墙。
可选的,所述阻挡保护层的材质包括氮化硅和/或氮氧化硅。
可选的,所述牺牲侧墙的材质包括硅、硅化物、锗、硅锗、硅碳和碳中的至少一种;和/或,所述隔离侧墙的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种。
本发明还提供一种半导体器件,包括:
半导体衬底;
形成于所述半导体衬底表面上的第一导电结构;
覆盖在所述半导体衬底和第一导电结构的表面上的层间介质层,所述层间介质层中具有位于所述第一导电结构两侧且暴露出所述半导体衬底表面的介质沟槽;
形成在所述介质沟槽中的第二导电结构;
形成在所述介质沟槽中且位于所述第二导电结构的侧壁上的隔离侧墙;
形成在所述介质沟槽中且位于所述隔离侧墙侧壁和所述层间介质层之间的气隙;
形成在所述气隙的顶部并用于密封所述气隙的覆盖层。
可选的,所述第一导电结构为栅极堆叠结构或金属线;所述第二导电结构为接触插塞、储存节点接触插塞、位线接触插塞或电连接两条金属线的导电通孔结构。
可选的,所述半导体器件为FinFET器件,所述半导体衬底中形成有鳍,所述第一导电结构为形成在所述鳍的表面上的栅极堆叠结构,所述半导体器件还包括至少部分位于所述第一导电结构两侧的鳍中的源漏区,所述介质沟槽的底部暴露出所述源漏区的部分顶部表面或者全部顶部表面。
可选的,所述隔离侧墙的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种;和/或,所述第二导电结构的材质包括钨、铜、铝和金属硅化物中的至少一种。
可选的,所述半导体器件还包括从所述介质沟槽侧壁的层间介质层表面上延伸到所述隔离侧墙的底部表面上的阻挡保护层。
可选的,所述覆盖层还覆盖在所述层间介质层、第二导电结构、第一导电结构和隔离侧墙的表面上。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的半导体器件的制造方法,在形成第一导电结构之后,先利用层间介质层形成介质沟槽,在介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙并在介质沟槽的剩余空间中形成第二导电结构,在移除所述牺牲侧墙后的位置形成气隙,并使用覆盖层密封所述气隙的顶部,利用这种气隙的介电常数低的优点,减小第一导电结构和第二导电结构之间的寄生电容,进而有效地改善器件性能,适用于7nm及以下技术节点的FINFET器件等半导体器件的制造;进一步的,当第一导电结构为栅极堆叠结构时,第一导电结构侧壁上有栅极侧墙,所述栅极侧墙在形成介质沟槽时同时被去除,可以提高介质沟槽侧壁的竖直度,拓宽介质沟槽的底部宽度,有利于形成更大更佳形貌的气隙,进一步减小寄生电容,提高器件性能。
2、本发明的半导体器件,由于第二导电结构不再是完全通过电介质材料与第一导电结构间隔,而是通过隔离侧墙和介电常数低极低(约为1)的气隙与第一导电结构间隔,因此第一导电结构和第二导电结构之间的寄生电容大大减小,器件性能得到提高。
附图说明
图1是本发明具体实施例的半导体器件的制造方法的流程图;
图2A至2J是本发明具体实施例的半导体器件的制造方法中的器件结构剖面示意图;
其中,200-半导体衬底,200a-鳍(Fin),200b-器件隔离结构,200c-垫氧化层(PadOxide),201-伪栅结构,201a-伪栅介质层,201b-伪栅极层,201c-栅极槽,201’-第一导电结构,202-栅极侧墙,203-源漏区,204-接触刻蚀停止层(CESL),205-第一层间介质层(ILD),206-第二层间介质层(ILD),207-掩膜层,208-介质沟槽,209-阻挡保护层,210-牺牲侧墙,211-隔离侧墙,212-第二导电结构,210a-气隙,213-覆盖层。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图1,本发明提供一种半导体器件的制造方法,包括以下步骤:
S1,提供一半导体衬底,在所述半导体衬底表面上形成第一导电结构;
S2,在所述半导体衬底和第一导电结构上覆盖层间介质层;
S3,刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面,以形成介质沟槽;
S4,在所述介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙;
S5,在所述介质沟槽中形成第二导电结构;
S6,去除所述牺牲侧墙,以形成气隙;
S7,形成一覆盖层,所述覆盖层位于所述气隙的顶部并密封所述气隙顶部。
请参考图2A至图2D,步骤S1中,首先,提供一半导体衬底200,所述半导体衬底200为后续工艺提供工作平台,可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底或一基底表面上有一定厚度的半导体外延层的半导体衬底等本领域技术人员熟知的任一半导体衬底。所述半导体衬底200中可以形成有器件隔离结构200b等,通过相应的工艺在所述半导体衬底200的表面上形成至少一个第一导电结构201’,所述第一导电结构201’可以为多晶硅栅极堆叠结构、金属栅极堆叠结构、半导体-氧化物-氮化物-氧化物-半导体(SONOS)栅极堆叠结构或金属线,本实施例中,所述第一导电结构为金属栅极堆叠结构,可以采用先栅工艺或者后栅工艺在所述半导体衬底表面上形成。在本实施例的步骤S1中,当通过后栅工艺在半导体衬底200表面上形成用作FinFET器件的金属栅极堆叠结构(HKMG,High K Metal Gate)的第一导电结构201’时,具体过程包括:
请参考图2A,首先,形成垂直于半导体衬底200表面的凸起的鳍(Fin)200a以及填充在鳍200a之间且顶部低于鳍200a的器件隔离结构(例如为浅沟槽隔离结STI)200b,所述鳍200b可以通过刻蚀半导体衬底200(例如刻蚀一基底表面上的半导体外延层)形成,具体地,先刻蚀半导体衬底200至一定深度而形成沟槽,然后沉积隔离材料并化学机械平坦化所述隔离材料以暴露出所述半导体衬底200的表面,接着,回刻蚀所述隔离材料至一定深度,高出剩余的隔离材料的顶部的半导体衬底即形成凸起的鳍200a,而剩余的隔离材料成为鳍200a之间的器件隔离结构200b;所述鳍200a还可以通过外延工艺形成,具体地,先在半导体衬底200表面上形成具有若干沟槽的图形化硬掩膜层,然后在所述沟槽中外延生长不同于半导体衬底200的半导体外延层,去除所述图形化硬掩膜层后,外延生长的半导体外延层即为半导体衬底200表面上的凸起的鳍200a,之后可以在鳍200a之间重新形成顶部低于鳍200a顶部的器件隔离结构200b或者直接保留所述图形化掩膜层而作为器件隔离结构200b。
请继续参考图2A,然后,在整个半导体衬底200的表面上形成一层垫氧化层200c,然后在所述鳍200a上方的垫氧化层200c表面上依次形成伪栅结构(Dummy Gate)201和位于伪栅结构侧壁上的栅极侧墙202(即偏移侧墙,offsetspacer),所述伪栅结构201可以包括伪栅介质层201a和伪栅极层201b,伪栅介质层201a和伪栅极层201b的形成工艺包括:采用沉积工艺或者热氧化工艺等在垫氧化层200c的表面形成伪栅介质膜以及位于伪栅介质膜表面上的伪栅极膜;采用光刻和刻蚀工艺去除部分伪栅极膜和伪栅介质膜,以在鳍200a上方形成伪栅介质层201a和伪栅极层201b。所述伪栅介质层201a的材料可以为可包括二氧化硅(SiO2),所述伪栅电极层201b的材料可以为多晶硅。所述侧墙302用于保护所述栅极堆叠结构301的侧壁,可以是单层结构,也可以是叠层结构,其材料包括氧化硅、氮化硅和氮氧化硅中的至少一种,即所述侧墙302可以包括至少一层氧化物层和/或至少一层氮化物层。所述栅极侧墙202的形成过程包括:在伪栅结构201和半导体衬底200的表面上沉积一定厚度的侧墙材料;采用侧墙刻蚀工艺刻蚀所述侧墙材料,以在伪栅结构201的侧壁上形成栅极侧墙202。在本发明的其他实施例中,所述栅极堆叠结构还可以是半导体-氧化物-氮化物-氧化物-半导体(SONOS)层叠栅结构。
接着,请继续参考图2A,可以采用轻掺杂离子注入(LDD)和重掺杂源漏离子注入等工艺并结合相应的退火激活工艺,在伪栅结构201两侧的鳍200a中形成源漏区203;或者,通过嵌入式源漏工艺形成源漏区203,所述嵌入式源漏工艺包括:先采用原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或炉管工艺(furnance)等,在垫氧化层200c、栅极侧墙202以及伪栅结构201的表面上沉积用于刻蚀源漏凹槽的掩膜层(未图示),所述掩膜层可以在后续刻蚀栅极侧墙202以及伪栅结构201两侧的鳍200a形成源漏凹槽时对半导体衬底200的其他区域、栅极侧墙202以及伪栅结构201进行遮蔽保护,所述掩膜层的材料可以包括氧化硅、氮化硅和氮氧化硅中的至少一种;接着,通过光刻胶涂覆、曝光、显影等光刻工艺在所述掩膜层表面上形成图案化光刻胶(未图示),所述图案化光刻胶中的图案定义出了鳍200a待刻蚀形成源漏凹槽的区域;然后以所述图案化光刻胶为掩膜,采用湿法刻蚀、干法刻蚀或干法刻蚀加湿法刻蚀的刻蚀工艺刻蚀掩膜层、垫氧化层200c以及鳍200a,刻蚀停止在鳍200a中一定深度,以形成源漏凹槽,源漏凹槽的侧壁与所述半导体衬底200的表面呈“L”形、“C”形或“Σ”形,可以通过氧灰化工艺去除图案化光刻胶,并采用湿法腐蚀或者化学机械抛光或者干法刻蚀工艺去除掩膜层,在本发明的其他实施例中,也可以直接以伪栅结构201和栅极侧墙202为掩膜,刻蚀伪栅结构201和栅极侧墙202两侧的鳍,以形成源漏凹槽;然后,可以通过选择性外延生长工艺在源漏凹槽的表面上外延生长硅锗、硅碳等相应的半导体层,并在此过程中对所述半导体层进行原位掺杂,从而形成嵌入式源漏区,这种嵌入式源漏区的顶部通常会高出鳍200a的顶部。
接着,请参考图2A和图2B,可以采用化学气相沉积工艺或者物理气相沉积工艺在伪栅结构201、源漏区203和垫氧化层200c的表面上依次形成接触刻蚀停止层(contactetch stop layer,CESL)204和第一层间介质层205,接触刻蚀停止层204的厚度较薄,其材质可以是氧化硅、氮化硅、氮氧化硅或其任意组合,第一层间介质层205的材质与栅极侧墙202的材质不同,以有利于后续介质沟槽的形成,第一层间介质层205的材质可以是二氧化硅或者介电常数K低于二氧化硅的低K介质,第一层间介质层205的厚度较厚,通常能够填满相邻伪栅结构201之间的沟槽并高出伪栅结构201顶部一定高度,通过一化学机械抛光(chemical mechanical polishing,CMP)等的平坦化工艺研磨第一层间介质层205,使第一层间介质层205暴露出伪栅结构201的伪栅极层201b的顶部表面,或待CMP平坦化第一层间介质层205后再通过一回蚀刻(etch back)工艺回蚀刻伪栅结构201上方的第一层间介质层205至暴露出伪栅极层201b顶部。
然后,请参考图2B,采用湿法刻蚀工艺或者干法刻蚀工艺或者干法刻蚀和湿法刻蚀相结合的刻蚀工艺去除所述伪栅结构201,形成栅极沟槽201c;
接着,请参考图2C,在所述栅极沟槽201c、第一层间介质层205、接触刻蚀停止层204以及栅极侧墙202的表面上依次沉积高K栅介质层(例如为氧化铪等)、功函数层和金属栅电极层(例如包括钨、镍或钛等金属形成的金属层、氮化钛等导电性金属氮化物层、氧化铱等导电性金属氧化物层和硅化钛等金属硅化物层中的一种或多种)等,并通过CMP等平坦化工艺去除第一层间介质层205上方多余的物质,以形成高K金属栅极堆叠结构,即形成了第一导电结构201’。在本发明的其他实施例中,所述功函数层和高K栅介质层之间还可以有至少一层用于阻挡金属栅电极层以及功函数层中的金属向高K栅介质层中扩散的金属阻挡层,所述功函数层和金属栅电极层之间还有至少一层用于阻挡金属栅电极层中的金属向下扩散的金属阻挡层。
请参考图2D,在步骤S2中,可以通过化学气相沉积工艺或物理气相沉积工艺在所述第一层间介质层205、接触刻蚀停止层204、栅极侧墙202和第一导电结构201’上依次覆盖第二层间介质层206和掩膜层207,所述第二层间介质层206的材质可以包括氧化硅、氮化硅、氮氧化硅以及介电常数K低于二氧化硅的低K介质中的至少一种,其材质优选为与第一层间介质层205相同,以简化后续介质沟槽形成工艺,第二层间介质层206和第一层间介质层205共同组成本发明的层间介质层,用于在后续被刻蚀而形成所需的介质沟槽。掩膜层207的材质可以是氧化硅、氮化硅或氮氧化硅,用于提高图形转移的精度且保护下方的膜层。
请参考图2E和图2F,在步骤S3中,可以先在掩膜层207的表面上形成具有第二导电结构图形的图形化光刻胶,然后对掩膜层207进行刻蚀以将第二导电结构图形转移到掩膜层207上,接着,以具有第二导电结构图形的掩膜层207为掩膜,依次刻蚀第二层间介质层206和第一层间介质层205以及接触刻蚀停止层204,刻蚀停止在源漏区203的顶部,从而形成底部能够暴露出源漏区203全部顶部表面或者部分顶部表面的介质沟槽208,本实施例中,所述图形化光刻胶中的第二导电结构图形实际上是经过修正的图形,其中的第二导电结构图形的线宽等于图2G中的两个气隙(即牺牲侧墙)的线宽、两个隔离侧墙211的线宽以及第二导电结构的线宽之和。由于本实施例中的第一导电结构201’(即金属栅极堆叠结构)的侧壁上形成有栅极侧墙202,栅极侧墙202的材质与第二层间介质层206和第一层间介质层205不同,在刻蚀第二层间介质层206和第一层间介质层205以及接触刻蚀停止层204至源漏区203的顶部时,栅极侧墙202基本上保存很完整,此时形成的介质沟槽208靠近第一导电结构201’的侧壁上有台阶,不利于后续牺牲侧墙、隔离侧墙以及第二导电结构的形成,因此需要改变刻蚀工艺来去除栅极侧墙202以修整介质沟槽208的侧壁形貌,例如采用湿法腐蚀工艺来去除栅极侧墙202,刻蚀液使得栅极侧墙202相对第二层间介质层206和第一层间介质层205均有较高的刻蚀选择比。栅极侧墙202移除后,介质沟槽208的侧壁上的台阶被移除,空间变大,且侧壁表面相对光滑,形貌较好,有利于后续牺牲侧墙、隔离侧墙以及第二导电结构的形成。之后,可以通过化学机械抛光工艺或者刻蚀工艺去除第二层间介质层206表面上的掩膜层207,以降低介质沟槽208的深宽比,有利于后续的牺牲侧墙的材料沉积。在本发明的其他实施例中,掩膜层207的材质可以用作层间介质层时,也可以一直保留掩膜层207直至半导体器件的制造完成。
请参考图2G,在步骤S4中,首先,可以采用化学气相沉积等工艺在所述第二层间介质层206以及介质沟槽208的表面上沉积氮化硅或氮氧化硅或者氮化硅和氮氧化硅的组合等介质材料,以形成一阻挡保护层209,用于保护第一导电结构201’以及介质沟槽208底部的源漏区表面在后续的牺牲侧墙210形成和移除过程中不受损伤,同时在形成牺牲侧墙210和隔离侧墙时的刻蚀停止层;然后,可以采用化学气相沉积、原子层沉积或者物理气相沉积等工艺,在所述阻挡保护层209的表面上沉积牺牲材料层,所述牺牲材料的材质包括硅、硅化物、锗、硅锗、硅碳和碳中的至少一种,本实施例中,牺牲材料层的材质为非晶硅或者多晶硅或者无定形碳,并采用侧墙刻蚀工艺(可以是干法刻蚀工艺)对所述牺牲材料层进行刻蚀,刻蚀停止在阻挡保护层209的表面上,以在介质沟槽208侧壁上形成牺牲侧墙210;然后,采用化学气相沉积工艺或者物理气相沉积工艺在所述牺牲侧墙210和阻挡保护层209的表面上沉积隔离材料层,所述隔离材料层的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种,并采用侧墙刻蚀工艺(可以是干法刻蚀工艺)对所述隔离材料层进行刻蚀(即侧墙刻蚀工艺),刻蚀停止在阻挡保护层209的表面上,以在牺牲侧墙210的侧壁上形成隔离侧墙211;之后,可以通过湿法腐蚀工艺、干法刻蚀工艺、或者干法刻蚀和湿法腐蚀相结合的刻蚀工艺去除第二层间介质层206顶部以及介质沟槽208底部上被牺牲侧墙210和隔离侧墙211暴露出的阻挡保护层209,以为后续的第二导电结构的形成提供良好的工艺表面。
请参考图2H,在步骤S5中,首先可以采用溅射等工艺在第二层间介质层206、牺牲侧墙210、隔离侧墙211以及源漏区203的表面上沉积钴、镍、锰、钛等金属,并退火,使得沉积的金属与源漏区203表面的硅反应形成金属硅化物(未图示),并进一步去除未反应的金属,重新暴露出第二层间介质层206和牺牲侧墙210的顶部以及隔离侧墙211的顶部和侧壁,或者直接采用化学气相沉积工艺在第二层间介质层206、牺牲侧墙210、隔离侧墙211以及源漏区203的表面上沉积金属硅化物,并去除第二层间介质层206、牺牲侧墙210和隔离侧墙211表面上多余的金属硅化物,以利用源漏区203表面上的金属硅化物(未图示)来降低后续形成的第二导电结构212与源漏区203的接触电阻;接着,可以采用电镀、溅射沉积等工艺,在所述第二层间介质层206、牺牲侧墙210、隔离侧墙211和金属硅化物(未图示)的表面上沉积钨、铜或铝等导电材料,直至沉积的导电材料填满介质沟槽,并通过化学机械抛光(CMP)工艺去除第二层间介质层206顶部的多余材料,从而形成第二导电结构212,本实施例中的第二导电结构212由金属硅化物及其上方的导电材料层叠而成,所述第二导电结构212为底部接触源区或漏区203的导电插塞,在本发明的其他实施例中,当第一导电结构201’为一存储节点的半导体(例如为浮栅)-氧化物-氮化物-氧化物-半导体(例如为控制栅)(SONOS)栅极堆叠结构时,第二导电结构212可以是底部接触所述一存储节点的底层半导体(例如浮栅)或者底部接触与另一存储节点的两个半导体中的至少一个的储存节点接触插塞;当第一导电结构201’为金属线时,所述第二导电结构212可以是将源漏区与所述第一导电结构201’电连接的位线接触插塞,或者将所述第一导电结构201’和所述第一导电结构201’下方的另一条金属线电连接的导电插塞(或称为导电通孔结构)。
请参考图2I,在步骤S6中,可以采用湿法刻蚀、干法刻蚀或者湿法刻蚀和干法刻蚀相结合的刻蚀工艺,去除牺牲侧墙,以在牺牲侧墙的位置形成气隙210a,其中的刻蚀剂的选择需要根据阻挡保护层209、牺牲侧墙以及隔离侧墙211的材质来选择,选择的刻蚀剂使得牺牲侧墙相对阻挡保护层209和隔离侧墙211具有高刻蚀选择比,以有利于牺牲侧墙的去除,且能够保护阻挡保护层209和隔离侧墙211在去除牺牲侧墙过程中不会遭受超出要求的损伤。
请参考图2J,在步骤S7中,可以采用涂覆、化学气相沉积或物理气相沉积等工艺,在第二层间介质层206、阻挡保护层209、气隙210a、隔离侧墙211以及第二导电结构212的顶部表面上沉积一层覆盖层213,由于气隙210a的线宽相对较窄,覆盖层213本身内部的粘连作用以及气隙210a两侧结构的支撑力,使得覆盖层213在气隙210a处仅仅会有一定程度的弯曲,也可以说是仅仅会填充在气隙210的顶部,不会完全填满气隙210,即覆盖层213能将气隙210a密封在内,以将气隙210a保留下来,从而可以利用气隙210a的介电常数K约等于1的特点,来减小第二导电结构212和第一导电结构201’之间的寄生电容,改善最终制得的半导体器件的性能。本实施例中,实际上在第二导电结构212两侧分别形成了一个气隙210a,一个气隙位于第二导电结构212和第一导电结构201’之间(即位于第二导电结构212靠近第一导电结构201’的一侧),另一个气隙210a位于第二导电结构212远离第一导电结构201’的一侧,两个气隙210能更进一步地减小寄生电容,提高器件性能。
请参考图2J,本发明还提供一种半导体器件,包括:半导体衬底200、第一导电结构201’、第二导电结构212、层间介质层、介质沟槽、隔离侧墙211以及覆盖层213。
在本发明的一实施例中,所述半导体器件为FinFET器件,所述半导体衬底200中形成有鳍200a、位于相邻两鳍200a之间的器件隔离结构200b以及位于鳍200a中的源漏区203;所述第一导电结构201’可以是形成于鳍200a表面上的栅极堆叠结构(可以具有多晶硅栅极或者高K金属栅极或者SONOS堆叠栅极),源漏区203分居在第一导电结构201’的两层;层间介质层为叠层结构,由形成在半导体衬底200表面上、围绕在第一导电结构201’周围且顶部与第一导电结构201’顶部齐平的第一层间介质层205以及形成在第一层间介质205和第一导电结构201’的表面上的第二层间介质层206,介质沟槽位于所述第一导电结构201’两侧,且依次贯穿第二层间介质层206和第一层间介质205,底部暴露出源漏区203的全部顶部表面或部分顶部表面;第二导电结构212形成在介质沟槽中,可以是接触插塞、储存节点接触插塞或位线接触插塞,隔离侧墙211形成在介质沟槽中并位于第二导电结构212的侧壁上,气隙210a形成在所述介质沟槽中且位于所述隔离侧墙211的侧壁和所述层间介质层之间;覆盖层213至少形成在所述气隙210a的顶部并用于密封所述气隙210a,例如覆盖层213还覆盖在第二层间介质层206、第二导电结构212、第一导电结构201’和隔离侧墙211的顶部表面上。
在本发明的其他实施例中,所述半导体器件还包括从所述介质沟槽侧壁的层间介质层表面上延伸到所述隔离侧墙211的底部表面上的阻挡保护层209。
在本发明的其他实施例中,半导体衬底200中还可以形成有晶体管等电子元件、位线和金属线中的至少一种,所述第一导电结构201’为金属线;所述第二导电结构212为电连接两条金属线的导电通孔结构、或者为电连接金属线和晶体管的接触插塞或者电连接金属线和位线的位线接触插塞。
本发明的半导体器件,第二导电结构212不再是完全通过电介质材料与第一导电结构201’间隔,而是通过隔离侧墙211和介电常数低极低(约为1)的气隙210a与第一导电结构201’间隔,因此第一导电结构201’和第二导电结构212之间的寄生电容大大减小,器件性能得到提高。且本发明的半导体器件,在第二导电结构212两侧分别形成了一个气隙210a,一个气隙位于第二导电结构212和第一导电结构201’之间(即位于第二导电结构212靠近第一导电结构201’的一侧),另一个气隙210a位于第二导电结构212远离第一导电结构201’的一侧,两个气隙210能大大减小寄生电容,提高器件性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,包括:
提供一半导体衬底,在所述半导体衬底表面上形成第一导电结构并形成至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区,所述第一导电结构为栅极堆叠结构,所述第一导电结构的侧壁上形成有栅极侧墙;
在所述半导体衬底和第一导电结构上覆盖层间介质层;
刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面并刻蚀去除所述栅极侧墙,以形成介质沟槽,并修整所述介质沟槽的侧壁形貌至表面光滑且暴露出所述第一导电结构的侧壁,所述介质沟槽的底部暴露出所述源漏区的部分顶部表面或者全部顶部表面;
在所述介质沟槽和所述层间介质层的表面上依次形成阻挡保护层和牺牲材料层,并采用侧墙刻蚀工艺刻蚀所述牺牲材料层至所述阻挡保护层的表面,以在所述介质沟槽的侧壁上形成牺牲侧墙;
在所述阻挡保护层和所述牺牲侧墙的表面上形成隔离侧墙材料层,并采用侧墙刻蚀工艺刻蚀所述隔离侧墙材料层至所述阻挡保护层的表面,以在所述牺牲侧墙的侧壁上形成隔离侧墙;
去除所述层间介质层的顶部以及所述介质沟槽底部上被所述牺牲侧墙和所述隔离侧墙暴露出的阻挡保护层;
在所述介质沟槽中形成第二导电结构,所述第二导电结构为底部电接触所述源漏区的导电插塞;
去除所述牺牲侧墙,以在所述第二导电结构的两侧分别形成一个气隙;
形成一覆盖层,所述覆盖层位于各个所述气隙的顶部并密封各个所述气隙顶部。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,采用先栅工艺或者后栅工艺在所述半导体衬底表面上形成第一导电结构。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述半导体衬底和第一导电结构上覆盖层间介质层之前,先形成覆盖在所述半导体衬底和第一导电结构上的接触刻蚀停止层;形成所述介质沟槽时,依次刻蚀所述第一导电结构两侧的层间介质层和接触刻蚀停止层至所述半导体衬底的表面,以形成所述介质沟槽。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,在覆盖所述层间介质层之后,且在刻蚀所述层间介质层之前,还在所述层间介质层的表面上形成一掩膜层。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,所述阻挡保护层的材质包括氮化硅和/或氮氧化硅。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述牺牲侧墙的材质包括硅、硅化物、锗、硅锗、硅碳和碳中的至少一种;和/或,所述隔离侧墙的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种。
7.一种采用权利要求1~6中任一项所述的半导体器件的制造方法形成的半导体器件,其特征在于,包括:
半导体衬底;
形成于所述半导体衬底表面上的第一导电结构,所述第一导电结构为栅极堆叠结构;
至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区;
覆盖在所述半导体衬底和第一导电结构的表面上的层间介质层,所述层间介质层中具有位于所述第一导电结构两侧且暴露出所述源漏区的部分顶部表面或者全部顶部表面的介质沟槽;
形成在所述介质沟槽中的第二导电结构,所述第二导电结构为底部电接触所述源漏区的导电插塞;
形成在所述介质沟槽中且位于所述第二导电结构的侧壁上的隔离侧墙;
形成在所述介质沟槽中且位于所述隔离侧墙侧壁和所述层间介质层之间的气隙,且在所述第二导电结构的两侧分别形成一个所述气隙;
形成在各个所述气隙的顶部并用于密封各个所述气隙的覆盖层;
从所述介质沟槽侧壁的层间介质层表面上延伸到所述隔离侧墙的底部表面上的阻挡保护层。
8.如权利要求7所述的半导体器件,其特征在于,所述半导体器件为FinFET器件,所述半导体衬底中形成有鳍,所述第一导电结构为形成在所述鳍的表面上的栅极堆叠结构,所述半导体器件还包括至少部分位于所述第一导电结构两侧的鳍中的所述源漏区。
9.如权利要求7所述的半导体器件,其特征在于,所述隔离侧墙的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种;和/或,所述第二导电结构的材质包括钨、铜、铝和金属硅化物中的至少一种。
10.如权利要求7所述的半导体器件,其特征在于,所述覆盖层还覆盖在所述层间介质层、第二导电结构、第一导电结构和隔离侧墙的表面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810097658.7A CN110098175B (zh) | 2018-01-31 | 2018-01-31 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810097658.7A CN110098175B (zh) | 2018-01-31 | 2018-01-31 | 半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110098175A CN110098175A (zh) | 2019-08-06 |
CN110098175B true CN110098175B (zh) | 2021-08-20 |
Family
ID=67443121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810097658.7A Active CN110098175B (zh) | 2018-01-31 | 2018-01-31 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110098175B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020114875B4 (de) | 2019-08-30 | 2024-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Finfet-vorrichtung und verfahren |
US11456383B2 (en) | 2019-08-30 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a contact plug with an air gap spacer |
CN110931500B (zh) * | 2019-10-25 | 2023-09-05 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
US11355616B2 (en) | 2019-10-31 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air spacers around contact plugs and method forming same |
CN112951760B (zh) * | 2019-11-26 | 2022-06-24 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
US11489053B2 (en) | 2020-04-09 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
CN112038349A (zh) * | 2020-09-08 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
CN114725098A (zh) * | 2021-01-04 | 2022-07-08 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
CN113097148B (zh) * | 2021-03-31 | 2022-07-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN113675140B (zh) * | 2021-08-20 | 2024-05-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
CN114361107B (zh) * | 2022-03-10 | 2022-06-21 | 合肥晶合集成电路股份有限公司 | 互连结构及其制备方法 |
CN116940106A (zh) * | 2022-03-29 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN114566467B (zh) * | 2022-04-29 | 2022-07-22 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
CN116075153B (zh) * | 2023-04-06 | 2023-08-18 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101887414B1 (ko) * | 2012-03-20 | 2018-08-10 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US9305835B2 (en) * | 2014-02-26 | 2016-04-05 | International Business Machines Corporation | Formation of air-gap spacer in transistor |
US9443956B2 (en) * | 2014-12-08 | 2016-09-13 | Globalfoundries Inc. | Method for forming air gap structure using carbon-containing spacer |
US9716158B1 (en) * | 2016-03-21 | 2017-07-25 | International Business Machines Corporation | Air gap spacer between contact and gate region |
-
2018
- 2018-01-31 CN CN201810097658.7A patent/CN110098175B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110098175A (zh) | 2019-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110098175B (zh) | 半导体器件及其制造方法 | |
TWI731284B (zh) | 半導體結構及形成積體電路結構的方法 | |
KR100614240B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 | |
US20170222018A1 (en) | Self-aligned bottom up gate contact and top down source-drain contact structure in the premetallization dielectric or interlevel dielectric layer of an integrated circuit | |
US20110193144A1 (en) | Semiconductor device having elevated structure and method of manufacturing the same | |
CN111180513B (zh) | 半导体器件及其形成方法 | |
US10283617B1 (en) | Hybrid spacer integration for field-effect transistors | |
US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
CN104701150A (zh) | 晶体管的形成方法 | |
US10748910B2 (en) | Semiconductor devices and methods for fabricating the same | |
US10991828B2 (en) | Semiconductor structure and method of forming the same | |
CN108878529B (zh) | 半导体器件及其制造方法 | |
CN104752185A (zh) | 金属栅极的形成方法 | |
CN112750775A (zh) | 半导体装置的形成方法 | |
KR20130036553A (ko) | 반도체 소자의 제조 방법 | |
US8617991B2 (en) | Method of manufacturing semiconductor device | |
CN110571193B (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
CN108987276B (zh) | 用于形成自对准接触物的扩大牺牲栅极覆盖物 | |
CN110571187B (zh) | 半导体器件的制造方法 | |
CN114582867A (zh) | 半导体结构及其形成方法 | |
TW202114229A (zh) | 半導體元件及其形成方法 | |
KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20050028514A (ko) | 모스 트랜지스터의 게이트를 갖는 반도체 소자 및 그형성방법 | |
CN113823691B (zh) | 半导体器件及其形成方法 | |
CN114068396B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |