CN110085602A - 金属配线膜及其制作方法、薄膜晶体管 - Google Patents

金属配线膜及其制作方法、薄膜晶体管 Download PDF

Info

Publication number
CN110085602A
CN110085602A CN201910321838.3A CN201910321838A CN110085602A CN 110085602 A CN110085602 A CN 110085602A CN 201910321838 A CN201910321838 A CN 201910321838A CN 110085602 A CN110085602 A CN 110085602A
Authority
CN
China
Prior art keywords
film
film layer
layer
metal wiring
monel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910321838.3A
Other languages
English (en)
Inventor
木村徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910321838.3A priority Critical patent/CN110085602A/zh
Publication of CN110085602A publication Critical patent/CN110085602A/zh
Priority to US16/631,203 priority patent/US11430815B2/en
Priority to PCT/CN2019/106132 priority patent/WO2020215595A1/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种金属配线膜及其制作方法、薄膜晶体管。所述金属配线膜包括:第一膜层,形成所述第一膜层的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间;第二膜层,所述第二膜层位于所述第一膜层上方,形成所述第二膜层的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间;第三膜层,所述第三膜层位于所述第二膜层上方,形成所述第三膜层的材料与形成所述第一膜层的材料相同。本发明提供的金属配线膜能够消除金属配线膜中的电位差,避免金属配线膜被电解腐蚀。

Description

金属配线膜及其制作方法、薄膜晶体管
技术领域
本发明涉及电子显示领域,尤其涉及一种金属配线膜及其制作方法、薄膜晶体管。
背景技术
为了实现透明显示,现有技术中的常用做法是采用透明导电膜形成显示屏的薄膜晶体管中的走线。现有的显示面板中的走线结构通常包括掺锡氧化铟薄膜(Indium TinOxide,ITO)以及位于所述ITO膜上方的金属配线膜。所述金属配线膜通常包括两侧钼铌合金膜(Mo-Nb)和位于所述钼合金膜之间的铝铌合金(Al-Nd)。
由于钼铌合金和铝铌合金的单位阻抗相差较大,因此铝铌合金与位于其两侧的铝铌合金之间存在电位差。这一电位差的存在,导致铝合金膜被电解腐蚀,从而破坏保护膜的完整性,同时增大金属配线膜的电阻,影响显示面板的质量。
发明内容
本发明提供了一种金属配线膜及其制作方法、薄膜晶体管,以消除金属配线膜中的电位差,避免金属配线膜被电解腐蚀。
具体的,本发明提供了一种金属配线膜,其包括:
第一膜层,形成所述第一膜层的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间;
第二膜层,所述第二膜层位于所述第一膜层上方,形成所述第二膜层的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间;
第三膜层,所述第三膜层位于所述第二膜层上方,形成所述第三膜层的材料与形成所述第一膜层的材料相同。
根据本发明的其中一个方面,所述镍铜合金中还包含金属钛,钛在所述镍铜合金中的质量百分比介于1%~10%之间。
根据本发明的其中一个方面,所述镍铜合金中镍的质量百分比为30%,铜的质量百分比为60%,钛的质量百分比为10%。
根据本发明的其中一个方面,所述铝钕合金中钕的质量百分比为1%。
根据本发明的其中一个方面,所述第一膜层和第三膜层的厚度相同,所述第二膜层的厚度大于等于所述第一膜层和第三膜层的厚度的和的两倍。
根据本发明的其中一个方面,所述第一膜层和第三膜层的厚度介于20~60nm之间,所述第二膜层的厚度介于200~250nm之间。
相应的,本发明还提供了一种薄膜晶体管,所述薄膜晶体管包括如前所述的金属配线膜。
相应的,本发明还提供了一种薄膜晶体管中的金属配线膜的制作方法,该方法包括以下步骤:
提供基板,所述基板包含有源区和覆盖所述有源区的绝缘层;
在所述绝缘层上形成透明导电膜;
形成覆盖所述透明导电膜的第一膜层,所述第一膜层的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间;
形成位于所述第一膜层上方的第二膜层,所述第二膜层的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间;
形成位于所述第二膜层上方的第三膜层,所述第三膜层的材料与所述第一膜层的材料相同。
相应的,本发明还提供了形成所述第一膜层和第三膜层的方法为:
提供真空腔,所述真空腔的压强小于等于4×10-5Pa;
在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间;
使用镍铜合金作为靶材,通过直流溅射的方法形成厚度介于20~60nm之间的镍铜合金薄膜。
相应的,本发明还提供了形成所述第二膜层的方法为:
提供真空腔,所述真空腔的压强小于等于4×10-5Pa;
在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间;
使用铝钕合金作为靶材,通过直流溅射的方法形成厚度介于200~250nm之间的铝钕合金薄膜。
本发明采用镍铜合金代替现有技术中的钼铌合金形成金属配线膜中的第一膜层和第三膜层,采用铝钕合金代替现有技术中的铝铌合金形成第二膜层,并且通过设置膜层厚度,使第二膜层的厚度大于等于所述第一膜层和第三膜层的厚度的和的两倍,从而有效的消除了各个膜层之间的电位差,避免金属配线膜被电解腐蚀。
附图说明
图1为本发明的一个具体实施例中的金属配线膜的结构示意图;
图2为本发明的一个具体实施例中的金属配线膜的制作方法的流程图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
首先对现有技术进行简要说明。现有的显示面板中的走线结构通常包括掺锡氧化铟薄膜(Indium Tin Oxide,ITO)以及位于所述ITO膜上方的金属配线膜。所述金属配线膜通常包括两侧钼铌合金膜(Mo-Nb)和位于所述钼合金膜之间的铝铌合金(Al-Nd)。
由于钼铌合金和铝铌合金的单位阻抗相差较大,因此铝铌合金与位于其两侧的铝铌合金之间存在电位差。这一电位差的存在,导致铝合金膜被电解腐蚀,从而破坏保护膜的完整性,同时增大金属配线膜的电阻,影响显示面板的质量。
为了解决上述问题,本发明提供了一种金属配线膜及其制作方法、薄膜晶体管,以消除金属配线膜中的电位差,避免金属配线膜被电解腐蚀。
参见图1,所述金属配线膜位于ITO薄膜20上,所述ITO薄膜20位于基板10上。具体的,所述金属配线膜包括:第一膜层30、第二膜层40和第三膜层50。
在本实施例中,形成所述第一膜层30的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间。金属铜和金属镍可无限固溶,形成连续固溶体。因此,不论金属铜和金属镍的比例多少,镍铜合金中恒为单相合金。同时,在金属铜中加入金属镍能显著提高金属铜的强度、耐蚀性、硬度、电阻和热电性,并降低电阻率的温度系数。因此,为了增强金属配线膜的导电性,优选的,所述镍铜合金中镍的质量百分比为40%或50%。
金属钛密度小、机械强度大,同时耐腐蚀,且具有极强的延展性,因此,在镍铜合金中加入金属钛能够有效的抑制热裂纹和气孔的产生。在本实施例中,为了使所述金属配线膜具有更好的延展性,所述镍铜合金中还包含金属钛,钛在所述镍铜合金中的质量百分比介于1%~10%之间,例如5%或8%。优选的,所述镍铜合金中镍的质量百分比为30%,铜的质量百分比为60%,钛的质量百分比为10%。在其他实施例中,也可以采用金属锰代替金属钛获得相似的效果。
所述第二膜层40位于所述第一膜层30上方,形成所述第二膜层40的材料为铝钕合金。相比于铝铌合金,所述铝钕合金具有更好的耐腐蚀性,能避免第二膜层40中的金属铝由于膜层间的电位差被电解腐蚀。优选的,铝钕合金中钕的质量百分比介于1%~5%之间,例如1%、1.5%或2.5%。
在本实施例中,所述第三膜层50位于所述第二膜层40上方,且形成所述第三膜层50的材料与形成所述第一膜层30的材料相同。即,所述第三膜层50的材料和厚度均与第一膜层30相同,从而能够避免由于膜层的电阻差异而在第一膜层30和第三膜层50间形成电位差,避免所述金属配电膜被电解腐蚀。因此,在本实施例中,形成所述第一膜层30的材料也是镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间。为了增强金属配线膜的导电性,优选的,所述镍铜合金中镍的质量百分比为40%或50%。
在本实施例中,所述第一膜层30和第三膜层50的厚度介于20~60nm之间,优选的,所述第一膜层30和第三膜层50的厚度为50nm。所述第二膜层40的厚度大于等于所述第一膜层30和第三膜层50的厚度的两倍,即所述第二膜层40的厚度介于200~250nm之间。在本实施例中,所述第二膜层40的厚度为240nm。
相应的,本发明还提供了一种薄膜晶体管,参见图1,所述薄膜晶体管包括基板10、位于基板10上的ITO薄膜20和位于所述ITO薄膜20上的金属配线膜。所述金属配线膜包括层叠设置的第一膜层30、第二膜层40和第三膜层50,各个膜层的材料和结构如前所述,在此不再赘述。
相应的,本发明还提供了一种薄膜晶体管中的金属配线膜的制作方法。参见图2,该方法包括以下步骤:
提供基板10;
在所述基板10上形成透明导电膜20;
形成覆盖所述透明导电膜的第一膜层30;
形成位于所述第一膜层30上方的第二膜层40;
形成位于所述第二膜层40上方的第三膜层50。
下面将对上述步骤进行详细说明。
在本实施例中,所述基板10包含有源区和覆盖所述有源区的绝缘层。所述有源区包括沟道区和位于所述沟道区两侧的源漏区。此外,所述有源区还包括位于所述沟道区上方的栅极叠层,所述栅极叠层包括栅极介质层和位于所述栅极介质层上方的栅极金属层。所述栅极叠层和所述源漏区被层间介质层覆盖。所述层间介质层上具有暴露出所述源漏区的通孔。
之后,在所述基板10上形成透明导电膜20。其中,至少部分所述透明导电膜通20过多数通孔与所述源漏区电连接。
之后,形成覆盖所述透明导电膜20的第一膜层30,所述第一膜层30的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间。
在本实施例中,形成所述第一膜层30的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间。金属铜和金属镍可无限固溶,形成连续固溶体。因此,不论金属铜和金属镍的比例多少,镍铜合金中恒为单相合金。同时,在金属铜中加入金属镍能显著提高金属铜的强度、耐蚀性、硬度、电阻和热电性,并降低电阻率的温度系数。因此,为了增强金属配线膜的导电性,优选的,所述镍铜合金中镍的质量百分比为40%或50%。
金属钛密度小、机械强度大,同时耐腐蚀,且具有极强的延展性,因此,在镍铜合金中加入金属钛能够有效的抑制热裂纹和气孔的产生。在本实施例中,为了使所述金属配线膜具有更好的延展性,所述镍铜合金中还包含金属钛,钛在所述镍铜合金中的质量百分比介于1%~10%之间,例如5%或8%。优选的,所述镍铜合金中镍的质量百分比为30%,铜的质量百分比为60%,钛的质量百分比为10%。在其他实施例中,也可以采用金属锰代替金属钛获得相似的效果。
具体的,形成所述第一膜层30的方法包括:提供真空腔,所述真空腔的压强小于等于4×10-5Pa。之后,在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间。最后,使用镍铜合金作为靶材,通过直流溅射的方法形成厚度介于20~60nm之间的镍铜合金薄膜。在本实施例中,所述第一膜层30的厚度介于20~60nm之间,优选的,所述第一膜层30的厚度为50nm。
之后,形成位于所述第一膜层30上方的第二膜层40,所述第二膜层40的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间。相比于铝铌合金,所述铝钕合金具有更好的耐腐蚀性,能避免第二膜层40中的金属铝由于膜层间的电位差被电解腐蚀。优选的,铝钕合金中钕的质量百分比介于1%~5%之间,例如1%、1.5%或2.5%。
在本实施例中,形成所述第二膜层40的方法为:提供真空腔,所述真空腔的压强小于等于4×10-5Pa。之后,在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间。最后,使用铝钕合金作为靶材,通过直流溅射的方法形成厚度介于200~250nm之间的铝钕合金薄膜。在本实施例中,所述第二膜层40的厚度介于200~260nm之间,优选的,所述第二膜层40的厚度为240nm。
在本实施例中,所述第三膜层50的材料和厚度均与第一膜层相同,从而能够避免由于膜层的电阻差异而在第一膜层30和第三膜层50间形成电位差,避免所述金属配电膜被电解腐蚀。因此,在本实施例中,形成所述第一膜层30的材料也是镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间。为了增强金属配线膜的导电性,优选的,所述镍铜合金中镍的质量百分比为40%或50%。优选的,所述镍铜合金中镍的质量百分比为30%,铜的质量百分比为60%,钛的质量百分比为10%。在其他实施例中,也可以采用金属锰代替金属钛获得相似的效果。
形成所述第三膜层50的方法与形成所述第一膜层30的方法相同,在此不再赘述。
本发明采用镍铜合金代替现有技术中的钼铌合金形成金属配线膜中的第一膜层和第三膜层,采用铝钕合金代替现有技术中的铝铌合金形成第二膜层,并且通过设置膜层厚度,使第二膜层的厚度大于等于所述第一膜层和第三膜层的厚度的和的两倍,从而有效的消除了各个膜层之间的电位差,避免金属配线膜被电解腐蚀。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种金属配线膜,其特征在于,所述金属配线膜包括:
第一膜层,形成所述第一膜层的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间;
第二膜层,所述第二膜层位于所述第一膜层上方,形成所述第二膜层的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间;
第三膜层,所述第三膜层位于所述第二膜层上方,形成所述第三膜层的材料与形成所述第一膜层的材料相同。
2.根据权利要求1所述的金属配线膜,其特征在于,所述镍铜合金中还包含金属钛,钛在所述镍铜合金中的质量百分比介于1%~10%之间。
3.根据权利要求2所述的金属配线膜,其特征在于,所述镍铜合金中镍的质量百分比为30%,铜的质量百分比为60%,钛的质量百分比为10%。
4.根据权利要求1所述的金属配线膜,其特征在于,所述铝钕合金中钕的质量百分比为1%。
5.根据权利要求1所述的金属配线膜,其特征在于,所述第一膜层和第三膜层的厚度相同,所述第二膜层的厚度大于等于所述第一膜层和第三膜层的厚度的和的两倍。
6.根据权利要求5所述的金属配线膜,其特征在于,所述第一膜层和第三膜层的厚度介于20~60nm之间,所述第二膜层的厚度介于200~250nm之间。
7.一种薄膜晶体管,其特征在于,所述薄膜晶体管包括如权利要求1-6中任意一项所述的金属配线膜。
8.一种薄膜晶体管中的金属配线膜的制作方法,其特征在于,该方法包括以下步骤:
提供基板,所述基板包含有源区和覆盖所述有源区的绝缘层;
在所述绝缘层上形成透明导电膜;
形成覆盖所述透明导电膜的第一膜层,所述第一膜层的材料为镍铜合金,所述镍铜合金中镍的质量百分比介于30%~70%之间;
形成位于所述第一膜层上方的第二膜层,所述第二膜层的材料为铝钕合金,所述铝钕合金中钕的质量百分比介于1%~5%之间;
形成位于所述第二膜层上方的第三膜层,所述第三膜层的材料与所述第一膜层的材料相同。
9.根据权利要求8所述的金属配线膜的制作方法,其特征在于,形成所述第一膜层和第三膜层的方法为:
提供真空腔,所述真空腔的压强小于等于4×10-5Pa;
在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间;
使用镍铜合金作为靶材,通过直流溅射的方法形成厚度介于20~60nm之间的镍铜合金薄膜。
10.根据权利要求8所述的金属配线膜的制作方法,其特征在于,形成所述第二膜层的方法为:
提供真空腔,所述真空腔的压强小于等于4×10-5Pa;
在所述真空腔中倒入氩气,使所述真空腔中的压强介于0.2~1Pa之间;
使用铝钕合金作为靶材,通过直流溅射的方法形成厚度介于200~250nm之间的铝钕合金薄膜。
CN201910321838.3A 2019-04-22 2019-04-22 金属配线膜及其制作方法、薄膜晶体管 Pending CN110085602A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910321838.3A CN110085602A (zh) 2019-04-22 2019-04-22 金属配线膜及其制作方法、薄膜晶体管
US16/631,203 US11430815B2 (en) 2019-04-22 2019-09-17 Metal wiring film and method of fabricating thereof, thin film transistor
PCT/CN2019/106132 WO2020215595A1 (zh) 2019-04-22 2019-09-17 金属配线膜及其制作方法、薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910321838.3A CN110085602A (zh) 2019-04-22 2019-04-22 金属配线膜及其制作方法、薄膜晶体管

Publications (1)

Publication Number Publication Date
CN110085602A true CN110085602A (zh) 2019-08-02

Family

ID=67415904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910321838.3A Pending CN110085602A (zh) 2019-04-22 2019-04-22 金属配线膜及其制作方法、薄膜晶体管

Country Status (3)

Country Link
US (1) US11430815B2 (zh)
CN (1) CN110085602A (zh)
WO (1) WO2020215595A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215595A1 (zh) * 2019-04-22 2020-10-29 武汉华星光电半导体显示技术有限公司 金属配线膜及其制作方法、薄膜晶体管
CN114152638A (zh) * 2021-11-29 2022-03-08 宁波江丰电子材料股份有限公司 一种MoNb靶材EBSD检测的制样方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160381A (ja) * 2011-02-01 2012-08-23 Sanyo Shinku Kogyo Kk 金属膜
CN102925753A (zh) * 2012-10-30 2013-02-13 沈阳难熔金属研究所 一种具有高强度高耐腐蚀性的镍铜合金及其制造方法
US20150185887A1 (en) * 2013-12-26 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Touch sensor and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024343A1 (ja) 2009-08-26 2011-03-03 シャープ株式会社 El発光装置及びその製造方法
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI544633B (zh) 2012-12-05 2016-08-01 元太科技工業股份有限公司 半導體元件及其製作方法
CN205406523U (zh) 2016-03-23 2016-07-27 信利半导体有限公司 一种oled的引线电极及oled显示器
CN107204320B (zh) 2017-05-25 2019-11-29 京东方科技集团股份有限公司 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置
CN110085602A (zh) 2019-04-22 2019-08-02 武汉华星光电半导体显示技术有限公司 金属配线膜及其制作方法、薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160381A (ja) * 2011-02-01 2012-08-23 Sanyo Shinku Kogyo Kk 金属膜
CN102925753A (zh) * 2012-10-30 2013-02-13 沈阳难熔金属研究所 一种具有高强度高耐腐蚀性的镍铜合金及其制造方法
US20150185887A1 (en) * 2013-12-26 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Touch sensor and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215595A1 (zh) * 2019-04-22 2020-10-29 武汉华星光电半导体显示技术有限公司 金属配线膜及其制作方法、薄膜晶体管
US11430815B2 (en) 2019-04-22 2022-08-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Metal wiring film and method of fabricating thereof, thin film transistor
CN114152638A (zh) * 2021-11-29 2022-03-08 宁波江丰电子材料股份有限公司 一种MoNb靶材EBSD检测的制样方法
CN114152638B (zh) * 2021-11-29 2024-05-14 宁波江丰电子材料股份有限公司 一种MoNb靶材EBSD检测的制样方法

Also Published As

Publication number Publication date
US11430815B2 (en) 2022-08-30
WO2020215595A1 (zh) 2020-10-29
US20210242243A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
KR100265484B1 (ko) 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟
US20040022664A1 (en) Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
JP6698064B2 (ja) 導電層付き基板、タッチパネル用透明電極付き基板及びそれらの製造方法
JP6016083B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
CN110085602A (zh) 金属配线膜及其制作方法、薄膜晶体管
WO1998004406A1 (fr) Pellicule conductrice transparente et procede pour former une electrode transparente
TW200523374A (en) Ag-base interconnecting film for flat panel display, ag-base sputtering target and flat panel display
JP2018107432A (ja) 積層配線膜およびその製造方法ならびにMo合金スパッタリングターゲット材
CN109755286A (zh) 一种oled显示面板及其制备方法
JP2006241587A (ja) 導電薄膜及びその保護層用の合金ターゲット材料及びその製造方法
TW201426831A (zh) 用於顯示裝置或輸入裝置之電極、及電極形成用濺鍍靶材
JPH0957892A (ja) 透明導電性積層体
CN205594608U (zh) 一种触摸屏感应层边框走线
CN104681208B (zh) 一种提高纳米银薄膜导电性的方法
JP6037208B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP3318142B2 (ja) 透明導電性フィルム
JP4179489B2 (ja) Al合金電極膜の製造方法
JP4264397B2 (ja) フラットパネルディスプレイ用Ag基合金配線電極膜およびAg基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
CN100412661C (zh) 显示装置
JPH0773738A (ja) 透明導電膜およびその製造方法
JP2017193747A (ja) Cu合金配線膜、パターン配線及びCu合金スパッタリングターゲット
JP2008226494A (ja) 電極及び表示装置
CN101393905A (zh) Al合金膜、电子器件及光电显示装置用有源矩阵衬底
JP2014103312A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
JP2016009186A (ja) 有機発光ディスプレイ装置及びその薄膜トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190802