CN110060978A - 安装基板和电子装置 - Google Patents

安装基板和电子装置 Download PDF

Info

Publication number
CN110060978A
CN110060978A CN201910145904.6A CN201910145904A CN110060978A CN 110060978 A CN110060978 A CN 110060978A CN 201910145904 A CN201910145904 A CN 201910145904A CN 110060978 A CN110060978 A CN 110060978A
Authority
CN
China
Prior art keywords
wiring
wiring route
circuit board
layer
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910145904.6A
Other languages
English (en)
Other versions
CN110060978B (zh
Inventor
青柳哲理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN201910145904.6A priority Critical patent/CN110060978B/zh
Publication of CN110060978A publication Critical patent/CN110060978A/zh
Application granted granted Critical
Publication of CN110060978B publication Critical patent/CN110060978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及安装基板和电子装置。根据本技术的实施例的安装基板设置有：布线基板(30)；细L/S层(40)，形成为与布线基板的顶部表面接触；以及多个元件(12、13)，以矩阵状布置在细L/S层的顶部表面上。布线基板具有多条第一布线线路(SigB1,Gate2)以及多个通孔(14)，为每条第一布线线路中的提供通孔中的两个或更多个，并且以多个元件的布置周期的整数倍的周期布置多个通孔(14)。细L/S层上相邻的多个元件通过细L/S层中的一条或多条第二布线线路(16)电连接到公共通孔。

Description

安装基板和电子装置
本申请是申请日为2015年3月17日的题为“安装基板和电子装置”的中国专利申请第201580015737.3号的分案申请。
技术领域
本技术涉及其中布线基板的布线间距和布线基板上的布线层的布线间距是不同的安装基板和具有安装基板的电子装置。
背景技术
专利文献1公开了显示单元，在显示单元中，通过接通/断开布置在网格中的信号线路和扫描线路，驱动设置在信号线路和扫描线路的交叉点处的每个LED(发光二极管)。在该驱动方法中，由于通过扫描线路的顺序扫描执行图像显示，所以不容易增加显示亮度。因而，例如，如在专利文献2中所论述的，可以设想为每个像素提供LED和驱动IC，并且执行每个LED的有源驱动。
现有技术文献
专利文献
专利文献1：特开2009-37164号公报
专利文献2：特开2003-115613号公报
发明内容
在专利文献2中所论述的方法中，需要在布线基板上的布线层的表面(安装表面)上提供耦接到驱动IC的很多布线线路，并且因而，安装表面的布线间距变窄。然而，由于布线基板是利用结合通孔的多层基板，所以从技术方面或成本方面，根据安装表面的布线间距，使布线基板的布线间距变窄并不容易。因而，例如，可以设想出使布线层多层化，并且提供采用安装表面的布线间距和布线基板的布线间距之间的平均值的布线间距的层。然而，在该情况下，成本增加了由于使布线层多层化所导致的量。
应当注意，不仅可以在显示单元的领域中发生这样的问题，还会在其中布线基板的布线间距与布线基板上的布线层的布线间距是不同的领域中发生这样的问题。
因而，期望提供安装基板，该安装基板使得可以在无需使布线基板上的布线层多层化的前提下使安装表面的布线间距变窄，并且期望提供具有安装基板的电子装置。
根据本技术的实施例，一种安装基板包括：布线基板；细L/S(线路和空间)层，形成为与布线基板的顶部表面接触；以及多个元件，以矩阵状布置在细L/S层的顶部表面上。布线基板包括在层中沿预定方向延伸的多条第一布线线路以及多个通孔。以对应于多个元件的布置周期的整数倍的周期布置多个通孔，并且为第一布线线路中的每条提供通孔中的两个或更多个。细L/S层包括多条第二布线线路和绝缘层。为通孔中的每个提供第二布线线路中的一条或多条。绝缘层设置在第二布线线路中的每条与布线基板的顶部表面之间、并且与第二布线线路中的每条和布线基板的顶部表面接触。细L/S层的L/S小于多条第一布线线路的L/S。元件中的两个或更多个相邻的元件通过第二布线线路中的一条或多条电耦接到通孔中的公共通孔。L/S指示平面中的最窄布线间距。
根据本技术的实施例的一种电子装置包括：上述一个或多个安装基板；以及控制电路，控制一个或多个安装基板。
在根据本技术的实施例的安装基板和电子装置中，在布线基板中，为在层中沿预定方向延伸的第一布线线路中的每条提供通孔中的两个或更多个，并且以对应于多个元件的布置周期的整数倍的周期布置为第一布线线路中的每条提供的两个或更多个通孔。另外，元件中的两个或更多个相邻的元件通过细L/S层中的第二布线线路中的一条或多条电耦接到通孔中的公共通孔。与其中为元件中的每个提供通孔的情况相比较，由两个或更多个相邻元件共享通孔减小元件中的每个所需要的通孔的数量。因此，当布线基板上的细L/S层的L/S小于布线基板中的多条第一布线线路的L/S时，允许布线基板上的布线层的数量为一。
根据本技术的实施例的安装基板和电子装置，与其中为元件中的每个提供通孔的情况相比较，由两个或更多个相邻元件共享通孔减小元件中的每个所需要的通孔的数量。因而，可以减小安装表面的布线间距，而不会使布线基板上的布线层多层化。
附图说明
[图1]是示出根据本技术的第一实施例的显示单元的透视配置的示例的示图。
[图2]是示出图1中的安装基板的透视配置的示例的图示。
[图3]是示出图2中的单元基板的透视配置的示例的图示。
[图4]是示出图3中的光电元件的电路配置的示例的图示。
[图5]是示出图4中的发光元件的平面配置的示例的图示。
[图6]是示出图4中的驱动IC的平面配置的示例的图示。
[图7]是示出图3中的光电元件(cell)的横截面配置的示例的图示。
[图8]是示出图3中的光电元件的布线布局的示例的图示。
[图9]是示出制造图7中的光电元件的制造方法的示例的图示。
[图10]是示出在图9中的过程之后的过程的示例的图示。
[图11]是示出在图10中的过程之后的过程的示例的图示。
[图12]是示出在图11中的过程之后的过程的示例的图示。
[图13]是示出在图12中的过程之后的过程的示例的图示。
[图14]是示出图3中的光电元件的布线布局图的变形例的图示。
[图15]是示出根据本技术的第二实施例的照明单元的透视配置的示例的图示。
[图16]是示出根据本技术的第三实施例的光接收器的透视配置的示例的图示。
[图17]是示出图1中的显示单元的透视配置的变形例的图示。
[图18]是示出图15中的照明单元的透视配置的变形例的图示。
[图19]是示出图16中的光接收器的透视配置的变形例的图示。
具体实施方式
下面将参考附图详细描述本技术的实施例。应当注意，将按照以下次序提供描述。
1.第一实施例(显示单元)
2.变形例(显示单元)
3.第二实施例(照明单元)
4.变形例(照明单元)
5.第三实施例(光接收器)
6.各个实施例共有的变形例
<1.第一实施例>
[配置]
图1是示出根据本技术的第一实施例的显示单元1的透视配置的示例。显示单元1是所谓的LED显示器，并且LED被用作显示像素。显示单元1可以包括例如显示面板10和控制显示面板10(具体地，稍后将描述的光电元件10E)的控制电路20，如图1中所示出的。
(显示面板10)
显示面板10是通过堆叠安装基板10A和相对基板10B配置的面板。相对基板10B的表面用作图像显示表面，并且在它的中心部分具有显示区域，并且在其周围提供的帧区域作为非显示区域。相对基板10B可以被设置在例如在面向安装基板10A的位置处，在相对基板10B与安装基板10A之间具有预定间隙。应当注意，相对基板10B可以与安装基板10A的顶部表面接触。相对基板10B可以具有例如允许可见光从其中穿过的透光基板，诸如玻璃基板、透明树脂基板和透明树脂膜。
(安装基板10A)
图2示出了安装基板10A的透视配置的示例。例如，可以由如图2中所示出的平铺的多个单元基板10C配置安装基板10A。图3示出单元基板10C的透视配置的示例。单元基板12C可以包括例如平铺的多个光电元件10E、以及支撑光电元件10E中的每个的支撑基板10D。单元基板10C的每个还包括控制基板(未示出)。控制基板可以例如通过稍后将描述的电极焊盘34中的每个电耦接到光电元件10E中的每个。可以由例如金属框架或布线基板配置支撑基板10D，但不局限于金属框架或布线基板。在其中由布线基板配置支撑基板10D的情况下，对于支撑基板10D还充当控制基板是可能的。此时，支撑基板10D和控制基板中的一个，或两者通过电极焊盘34中的每个电耦接到光电元件10E(或稍后将描述的布线基板30)中的每个。支撑基板10D对应于本技术的“支撑基板”的具体示例。电极焊盘34对应于本技术的“电极焊盘”的具体示例。
(光电元件10E的电路配置)
图4示出光电元件10E的电路配置的示例。光电元件10E在面向上述显示区域的区域中包括在预定方向(具体地，列方向)上延伸的多条数据线Sig，以及在预定方向(具体地，行方向)上延伸的多条栅极线Gate。数据线Sig和栅极线Gate可以由例如铜制成。数据线Sig或栅极线Gate对应于本技术的“第一布线线路”的具体示例。光电元件10E还包括以矩阵状布置在面向上述显示区域的区域中的多个像素11。像素11每个包括发光元件12和驱动发光元件12的驱动IC 13。发光元件12对应于本技术的“发光元件”的具体示例。驱动IC 13对应于本技术的“驱动电路”的具体示例。
在面向上面所描述的显示区域的区域中，光电元件10E还可以包括例如多条锯齿波电压线Saw、多条电源线VDD1和VDD2、多条参考电压线Ref1和Ref2，以及多条接地线GND。锯齿波电压线Saw可以分别例如在预定方向(具体地，行方向)上延伸。电源线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2和接地线GND可以分别例如在预定的方向(具体地，列方向)上延伸。根据驱动模式，可以省略锯齿波电压线Saw、电源线VDD1和电源线VDD2、参考电压线Ref1和参考电压线Ref2，以及接地线GND中的一条或多条。锯齿波电压线Saw、电源线VDD1和电源线VDD2、参考电压线Ref1和参考电压线Ref2，以及接地线GND可以由例如铜制成。应当注意，在下文中，数据线Sig、电源线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2和接地线GND统称为列布线线路。另外，在下文中，栅极线Gate和锯齿波电压线Saw统称为行布线线路。
数据线Sig中的每条是由控制电路20将对应于图像信号的信号输入至其的布线线路。对应于图像信号的信号可以是例如用于控制发光元件12的发光亮度的信号。可以由例如对应于发光元件12的发射颜色的数量的多种布线线路配置多条数据线Sig。当发光元件12具有三种发射颜色时，多条数据线Sig可以包括例如多条数据线SigR、多条数据线SigG和多条数据线SigB。数据线SigR中的每条是由控制电路20将对应于红色图像信号的信号输入至其的布线线路。数据线SigG中的每条是由控制电路20将对应于绿色图像信号的信号输入至其的布线线路。数据线SigB中的每条是由控制电路20将对应于蓝色图像信号的信号输入至其的布线线路。
发光元件12的发射颜色可以是四种或更多种颜色，而不限于三种颜色。当多条数据线Sig包括多条数据线SigR、多条数据线SigG和多条数据线SigB时，由一条数据线SigR、一条数据线SigG和一条数据线SigR配置的一组数据线Sig可以例如被分配给每个像素列。根据驱动模式，上面所描述的一组数据线Sig被分配给每多个像素列。另外，根据驱动模式，可以用单条数据线Sig替换上面所描述的一组数据线Sig。
栅极线Gate中的每条是由控制电路20将用选择发光元件12的信号输入至其的布线线路。用于选择发光元件12的信号可以是例如开始对输入到数据线Sig的信号进行采样并且允许采样的信号被输入到发光元件12从而开始发光元件12的发光的信号。栅极线Gate中的一条可以被分配给例如每个像素行。锯齿波电压线Saw中的每条可以是例如由控制电路20将具有锯齿波形的信号输入至其的布线线路。将具有锯齿波形的信号与采样的信号相比较，并且，例如，仅在其中具有锯齿波形的信号的峰值高于采样的信号的峰值的期间内，采样的信号可以被输入到发光元件12。锯齿波电压线Saw中的一条可以被分配给例如每两个像素行。电源线VDD2中的每条是由控制电路20将被供应到发光元件12的驱动电流输入至其的布线线路。电源线VDD2中的一条可以被分配给例如每两个像素列。电源线VDD1、参考电压线Ref1、参考电压线Ref2和接地线GND中的每条是由控制电路20将固定电压输入至其的布线线路。接地电位被输入到接地线GND中的每条。电源线VDD1中的一条可以被分配给例如每两个像素列。参考电压线Ref1中的一条可以被分配给例如每两个像素列。参考电压线Ref2中的一条可以被分配给例如每两个像素列。接地线GND中的一条可以被分配给例如每两个像素列。
图5示出了发光元件12的平面配置的示例。图5中的方形中的符号指示与该符号相邻的端子电耦接到与稍后将描述的图6中的与其具有同一性的符号相邻的端子。发光元件12是发射多种颜色的光的芯片式部件。当发光元件12的发射颜色是三种颜色时，发光元件12可以包括例如发射红色光的发光元件12R、发射绿色光的发光元件12G和发射蓝色光的发光元件12B。可以用例如由树脂或任何其它材料制成的保护器12i覆盖发光元件12R、发光元件12G和发光元件12B。
发光元件12R、发光元件12G和发光元件12B中的每个可以是例如LED芯片。这里，例如，上面所描述的LED芯片具有微米级芯片尺寸，并且可以具有几十平方μm。LED芯片可以包括例如半导体层和两个电极，该两个电极布置在其中布置半导体层的公共表面(相同表面)上。半导体层可以具有堆叠配置，其中在该堆叠配置中，有源层被插入在不同导电类型的半导体层之间。发光元件12R、发光元件12G和发光元件12B可以是彼此分离的芯片，或者可以形成公共单个芯片。
发光元件12可以包括例如六个电极焊盘12a到12f。在发光元件12G中，一个电极通过电极焊盘12a和布线线路16电耦接到驱动IC 13的电极焊盘13m(参见图4)，并且另一个电极通过电极焊盘12b和布线线路16电耦接到接地线GND。在发光元件12R中，一个电极通过电极焊盘12c和布线线路16电耦接到驱动IC 13的电极焊盘13o，并且另一个电极通过电极焊盘12d和布线线路16电耦接到接地线GND。在发光元件12B中，一个电极通过电极焊盘12e和布线线路16电耦接到驱动IC 13的电极焊盘13p，并且另一个电极通过电极焊盘12f和布线线路16电耦接到接地线GND。
布线线路16可以是例如将像素11电耦接到数据线Sig、栅极线Gate、电源线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2、锯齿波电压线Saw和接地线GND中的一条的布线线路。在像素11中，布线线路16还可以是例如将驱动IC 13和发光元件12彼此电耦接的布线线路。可以通过例如溅镀或电镀形成布线线路16。多条布线线路16中的一些布线线路16分别直接将像素11耦接到上面所描述的不同的行布线线路和上面所描述的不同的列布线线路中的任一条。多条布线线路16中的其它的布线线路16中的每条由离散形成的多条部分布线线路构成。在由多条部分布线线路构成的布线线路16的每条中，部分电极可以通过形成于稍后将描述的布线基板30的顶部表面(例如，稍后将描述的布线层32E)上的一条或多条继电器布线线路15耦接。继电器布线线路15可以由例如铜制成。
图6示出驱动IC 13的平面配置的示例。图6中的正方形中的布线线路名称表示电耦接到与该布线线路名称相邻的端子的布线线路的名称。驱动IC 13控制发光元件12的发光。驱动IC 13可以包括例如十四个电极焊盘13a、13b、13c、13d、13e、13f、13g、13h、13i、13k、13m、13n、13o、和13p。
电极焊盘13a、电极焊盘13b和电极焊盘13c通过布线线路16电耦接到数据线SigG、数据线SigR和数据线SigB。电极焊盘13d和电极焊盘13e通过布线线路16电耦接到电源线VDD1和电源线VDD2。电极焊盘13f和电极焊盘13g通过布线线路16电耦接到参考电位线路Ref1和参考电位线路Rfe2。电极焊盘13h通过布线线路16电耦接到接地线GND。电极焊盘13i通过布线线路16电耦接到栅极线Gate。电极焊盘13k通过布线线路16电耦接到锯齿波电压线Saw。电极焊盘13m、电极焊盘13o和电极焊盘13n通过布线线路16电耦接到发光元件12的电极焊盘12a、电极焊盘12c和电极焊盘12e。电极焊盘13p不连接到布线线路16。
(光电元件10E的配置)
图7示出光电元件10E的横截面配置的示例。图7示出光电元件10E的一部分的横截面配置的示例。在该部分中，形成发光元件12、驱动IC 13、数据线SigB1和栅极线Gate2。图8示出光电元件10E的布线布局图的示例。图8示出布线线路16和耦接到对应于2×2的阵列的四个像素11的其它布线线路的布线布局图的示例。光电元件10E中的每个的布线布局图可以是例如其中图8中所示出的布局图在行方向和列方向上被重复地布置的布局图。图8中的正方形中的布线名称表示电耦接到与该布线名称相邻的通孔14(稍后将描述的)的布线线路的名称。
光电元件10E包括布线基板30、形成为与布线基板30的顶部表面接触的细L/S层40，以及以矩阵状布置在细L/S层40的顶部表面上的多个像素11。布线基板30具有作为与布线基板10D相关的中间基板的作用。布线基板30对应于本技术的“布线基板”的具体示例。细L/S层40对应于本技术的“细L/S层”的具体示例。像素11对应于本技术的“元件”的具体示例。
光电元件10E还可以包括例如嵌入层44、光屏蔽层45和绝缘层50。用嵌入层44覆盖包括像素11的表面。光屏蔽层45形成为与嵌入层44接触。绝缘层50形成为与布线基板30的背面接触。嵌入层44由允许可见光穿过其中的透光材料制成。光屏蔽层45包括可见光吸收材料。绝缘层50可以由例如紫外线固化树脂或热固性树脂制成。
光屏蔽层45在面向发光元件12中的每个的位置处具有开口45A。从发光元件12中的每个发射的光通过开口45A中的每个被输出到外面。绝缘层50在面向用作光电元件10E的外部连接端子的电极焊盘34中的每个的位置处具有开口50A。于是，电极焊盘34中的每个通过开口50A暴露在光电元件10E(布线基板30)的背面上。电极焊盘34和布线基板10D可以通过例如被提供在开口50A中的金属凸点或焊接凸点彼此电耦接。
(布线基板30)
布线基板30可以是例如其中通过通孔进行层间电耦接的多层基板。在布线基板30的背面上，布线基板30包括分别用作外部连接端子的多个电极焊盘34。例如，可以为数据线SigR1、数据线SigG1、数据线SigB1、栅极线Gate1、栅极线Gate2、电源线VDD1、参考电压线Ref1、参考电压线Ref2和锯齿波电压线Saw中的每条提供多个电极焊盘34中的一个或多个。
布线基板30将排布在细L/S层40中的多条布线线路16电耦接到多个电极焊盘34。布线基板30包括将多条布线线路16电耦接到多个电极焊盘34的多条贯通布线线路17。贯通布线线路17中的每条是在厚度方向上穿透布线基板30的布线线路。贯通布线线路17中的一些分别包括在给定层中沿列方向延伸的数据线Sig，以及形成于数据线Sig上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。贯通布线线路17中的一些分别包括在给定层中沿行方向延伸的栅极线Gate，以及形成于栅极线Gate上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。
贯通布线线路17中的一些的每条包括在给定层中沿列方向延伸的电源线VDD1，以及形成于电源线VDD1上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。贯通布线线路17中的一些分别包括在给定层中沿列方向延伸的参考电压线Ref1，以及形成于参考电压线Ref1上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。贯通布线线路17中的一些分别包括在给定层中沿列方向延伸的参考电压线Ref2，以及形成于参考电压线Ref2上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。贯通布线线路17中的一些分别包括在给定层中沿列方向延伸的锯齿波电压线Saw，以及形成于锯齿波电压线Saw上(或上方)且暴露于布线基板30的顶部表面上的多个通孔14。
换句话说，在布线基板30中，为数据线SigR1、数据线SigG1、数据线SigB1、栅极线Gate1、栅极线Gate2、电源线VDD1、参考电压线Ref1、参考电压线Ref2和锯齿波电压线Saw中的每条提供多个通孔14中的两个或更多个。
通孔14可以设置在绝缘层(例如，稍后将描述的绝缘层32D)的开口中。通孔14可以是将绝缘层(例如，稍后将描述的绝缘层32D)的顶部表面上的布线线路(例如，布线线路16)电耦接到绝缘层(例如，稍后将描述的绝缘层32D)的背面上的布线线路(例如，数据线Sig或栅极线Gate)的柱状布线线路。通孔14可以是例如共形通孔(conformal via)或填充通孔。
以与多个像素11的布置周期(period，间隔)的整数倍对应的周期布置多个通孔14。具体地，以与多个像素11的布置周期的整数倍对应的周期在数据线Sig的延伸方向(列方向)上布置形成于数据线Sig上(或上方)的多个通孔14。类似地，在对应于多个像素11的布置期间的整数倍的期间内在栅极线Gate的延伸方向(列方向)上布置形成于栅极线Gate上(或上方)的多个通孔14。以与多个像素11的布置周期的整数倍对应的周期在电源线VDD1的延伸方向(列方向)上布置形成于电源线VDD1上(或上方)的多个通孔14。以与多个像素11的布置周期的整数倍对应的周期在参考电压线Ref1的延伸方向(列方向)上布置形成于参考电压线Ref1上(或上方)的多个通孔14。以与多个像素11的布置期间的整数倍的期间内在参考电压线Ref2的延伸方向(列方向)上布置形成于参考电压线Ref2上(或上方)的多个通孔14。以与多个像素11的布置周期的整数倍对应的周期在锯齿波电压线Saw的延伸方向(列方向)上布置形成于锯齿波电压线Saw上(或上方)的多个通孔14。
像素11中的两个或更多个相邻的像素11通过布线线路16中的一条或多条电耦接到一个公共通孔14。具体地，在数据线Sig的延伸方向(列方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于数据线Sig上(或上方)的一个公共通孔。类似地，在栅极线Gate的延伸方向(行方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于栅极线Gate上(或上方)的一个公共通孔。在电源线VDD1的延伸方向(列方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于电源线VDD1上(或上方)的一个公共通孔。在参考电压线Ref1的延伸方向(列方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于参考电压线Ref1上(或上方)的一个公共通孔。在参考电压线Ref2的延伸方向(列方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于参考电压线Ref2上(或上方)的一个公共通孔。在锯齿波电压线Saw的延伸方向(行方向)上对齐的像素11中的两个或更多个通过布线线路16中的一条或多条电耦接到形成于锯齿波电压线Saw上(或上方)的一个公共通孔。
在图8中，由在行方向上对齐的两个像素11、在列方向上对齐的两个像素11和对应于2×2的阵列的四个像素11共享通孔14。例如，在列方向上对齐的两个像素11可以通过布线线路16中的一条或多条电耦接到一个公共通孔14，该公共通孔14电耦接到数据线SigB1。此时，以两倍的布置周期多个像素11的列方向上布置电耦接到数据线SigB1的通孔14中的两个或更多。例如，在行方向上对齐的两个像素11可以通过布线线路16中的一条或多条电耦接到一个公共通孔14，该公共通孔14电耦接到栅极线Gate1。此时，以两倍的布置周期多个像素11的行方向上布置电耦接到栅极线Gate1的通孔14中的两个或更多个。例如，对应于2×2的四个像素11可以通过布线线路16中的一条或多条电耦接到一个公共通孔14，该公共通孔14电耦接到参考电压线Ref1。此时，以两倍的布置周期在多个像素11的列方向上布置电耦接到参考电压线Ref1的通孔14中的两个或更多个。
当将图8中所示出的布线布局图(示例的布线布局图)与以下比较示例中的布线布局图相比较时，对应于2×2的四个像素11所需要的通孔14的数量如下。应当注意，在比较示例中，在每个像素11中，为数据线SigR1、数据线SigG1、数据线SigB1、栅极线Gate1、栅极线Gate2、电源线VDD1、参考电压线Ref1、参考电压线Ref2和锯齿波电压线Saw中的每条设置一个通孔14。
如从上面可以看到的，与其中为像素11中的每个设置通孔14的情况相比较，由像素11中的两个或更多个相邻的像素11共享通孔14减少了像素11中的每个所需要的通孔14的数量。
附带地，如上面所描述的，光电元件10E中的每个的布线布局图可以是例如其中图8中所示出的布局图在行方向和列方向上被重复布置的布局图。此时，不仅在光电元件10E的每个中的像素11的间距可以优选地是相等的，而且两个相邻的光电元件10E中的像素11的间距也是相等的。在光电元件10E的每个中，多个电极焊盘34被设置为光电元件10E的背面上的光电元件10E中的每个的外部连接端子。例如，在其中外部连接端子被设置在安装表面的顶部表面的外边缘上的情况下，这使得可以省略或最小化不可用于布置像素11的帧区域。于是，在其中从光电元件10E的每个中省略这样的帧区域的情况下，或者在其中在光电元件10E的每个中这样的帧区域被最小化的情况下，甚至在两个相邻的光电元件10E中，对于像素11的间距来说，也可以是相等的。
布线基板30可以是例如包括核心基板31、内建层32和内建层33的内建基板。内建层32形成为与核心基板31的顶部表面接触。内建层33形成为与核心基板31的背面接触。布线基板30对应于本技术的“内建基板”的具体示例。内建层32和内建层33对应于本技术的“内建层”的具体示例。
核心基板31确保光电元件10E的刚性，并且可以是例如玻璃环氧树脂基板。内建层32包括一个或多个布线层。如图7中所示出的，内建层32可以例如从核心基板31的顶部表面以如下顺序包括布线层32A、绝缘层32B、布线层32C、绝缘层32D和布线层32E。内建层33包括一个或多个布线层。如图7中所示出的，内建层33可以例如从核心基板31的背面以如下顺序包括布线层33A、绝缘层33B、布线层33C、绝缘层33D和布线层33E。布线层32A、布线层32C、布线层32E、布线层33A、布线层33C和布线层33E可以由例如铜制成。绝缘层32B、绝缘层32D、绝缘层33B和绝缘层33D可以由例如紫外线固化树脂或热固性树脂制成。
数据线Sig中的每条可以例如形成于布线层32C中。图7以示例的方式示出数据线SigB1形成于布线层32C中的状态。栅极线Gate中的每条形成于与数据线Sig的层不同的层中，并且可以例如形成于布线层32A中。图7以示例的方式示出栅极线Gate2形成于布线层32A中的状态。电源线VDD2和接地线GND中的每条可以例如形成于布线层32E中。通孔14中的每个至少形成于内建层32中，并且可以例如至少形成于与绝缘层32D相同的层中。图7以示例的方式示出通孔14中的每个形成于与绝缘层32D和布线层32E相同的层中的状态。电极焊盘34中的每个形成于内建层33中，并且可以每个例如形成于与布线层33E相同的层中。稍后将描述的继电器布线线路15形成于布线层32E中，布线层32E是形成布线基板30的顶部表面的布线层。
(细L/S层40)
细L/S层40包括布线层42以及设置在布线层42和布线基板30的顶部表面之间的绝缘层41。绝缘层41与布线层42和布线基板30的顶部表面接触。布线层42是包括布线线路16中的每条的层。因而，绝缘层41设置在布线线路16中的每条和布线基板30的顶部表面之间、并且与布线线路16中的每条和布线基板30的顶部表面接触。绝缘层41在面向通孔14中的每个的顶部表面的位置处具有开口41A。绝缘层41可以在面向电耦接到通孔14的继电器布线线路15的位置处而不是在面向通孔14的位置处具有开口41A。绝缘层41还在面向电耦接到上述部分电极的继电器布线线路15的位置处具有开口41A。通孔14的一部分或继电器布线线路15的一部分暴露在开口41A的底部表面上。绝缘层41可以由例如VPA制成。VPA一般被用作抗蚀剂。例如，由新日铁化学有限公司(Nippon Steel Chemical Co.,Ltd)制造的VPA已经被引入到市场上。在其中绝缘层41由VPA制成的情况下，例如，VPA的选择性的曝光和显影可以使得其可能在VPA中形成开口41。
在布线线路16的布线层42中，为通孔14中的每个提供一些布线线路16中的一条或多条，而为中间布线线路15中的每条提供另一些布线线路16中的一条或多条，并且为电源线VDD2和接地线GND中的每条提供剩余的布线线路16中的两条或更多条。布线层42(布线线路16中的每条)可以包括例如种晶层42A和电镀层42B。种晶层42A与包括开口41A的底面和侧面的布线基板30的顶部表面接触。电镀层42B与种晶层42A的顶部表面接触。当在制造过程中形成电镀层42B时，种晶层42A用作电镀生长表面。种晶层42A与开口41A的底部表面接触，并且电耦接到通孔14和继电器布线线路15。种晶层42A可以由例如铜制成。由在制造过程中使用种晶层42A作为电镀生长表面的电镀过程形成电镀层42B。注意，例如，布线层42(布线线路16中的每条)可以是通过溅镀形成的层。
如上面所描述的，布线层42(布线线路16中的每条)形成为与绝缘层41的顶部表面接触。相比之下，像素11的电极形成为与种晶层42A的顶部表面接触。因而，发光元件12和驱动IC 13形成在相同表面(种晶层42A的顶部表面)上。确切地说，发光元件12和驱动IC 13形成在与其中形成布线层42(布线线路16中的每条)的表面(绝缘层41的顶部表面)不同的表面上。然而，在像素11的安装方面，包括绝缘层41的顶部表面和种晶层42A的顶部表面的表面充当安装表面41S。于是，布线层42(布线线路16中的每条)形成于用于像素11的安装表面41S上，并且形成于基本上像素11共有的表面中。
布线层42(布线线路16中的每条)可以通过电镀被结合到例如通孔14、电耦接到通孔14的构件(例如，继电器布线线路15)、以及电耦接到上面所描述的部分电极的继电器布线线路15。当通过电镀形成布线层42(布线线路16中的每条)时，可以在形成布线层42(布线线路16中的每条)的过程中一起执行布线层42(布线线路16中的每条)和通孔14以及其它部件之间的结合。布线层42(布线线路16中的每条)可以通过电镀结合到例如像素11(发光元件12和驱动IC 13)。当通过电镀形成布线层42(布线线路16中的每条)时，可以在形成布线层42(布线线路16中的每条)的过程中一起执行布线层42(布线线路16中的每条)和像素11之间的结合。
细L/S层40的L/S(线路和空间)小于布线基板30的L/S。L/S表示平面中最窄布线间距。细L/S层40的L/S小于多条信号线路Sig、多条栅极线Gate、多条电压线VDD1、多条参考电压线Ref1、多条参考电压线Ref2和多条锯齿波电压线Saw的L/S。细L/S层40的L/S可以是例如大约25μm。相比之下，布线基板30的L/S可以是例如大约75μm。
[制造方法]
其次，将参考图9至图13描述制造光电元件10E的方法的示例。图9至图13以过程的次序示出制造光电元件10E的步骤的示例。
首先，制备布线基板30。接着，通过预定方法，绝缘层41形成于布线基板30的顶部表面上，并且然后开口41A在面向通孔14的顶部表面的位置处形成于绝缘层41中(图9)。此时，虽然未示出，但是还通过预定方法，在面向电耦接到通孔14和上述部分布线线路的继电器布线线路15的顶部表面的位置处形成开口41A。接着，种晶层42A形成于布线基板30的顶部表面上(包括开口41A的底部表面和侧面)(图10)。
接着，通过诸如用绝缘胶涂覆整个表面的工艺形成临时固定发光元件12和驱动IC13的固定层43A(参见图11)。代替绝缘胶，由以硅酮基粘结剂和丙烯酸粘结剂为代表的粘结剂层可形成为固定层43A。随后，由固定层43A临时固定发光元件12和驱动IC 13(图11)。此时，发光元件12的电极焊盘12a至12e和驱动IC 13的电极焊盘13a至13p被设置为足够靠近而可连接到在稍后将描述的电镀过程中生长的金属体(电镀层42B)。
接着，除了临时固定发光元件12和驱动IC 13的部分(存在于固定层43A的发光元件12和驱动IC 13的底面上的部分)之外的固定层43A被移除。因此，仅在发光元件12和驱动IC 13的底部表面上剩余固定层43A(图12)。在图12中，剩余的固定层43A被示出作为固定层43。在移除固定层43A中，可以执行例如干法刻蚀或有机溶剂浸泡。应当注意，可以预先仅将绝缘胶涂布至发光元件12和驱动IC 13将被临时固定的位置。
此后，通过使用种晶层42A作为电镀生长表面执行电镀过程以在种晶层42A的顶部表面上形成电镀层42B(图13)。从而，形成布线层42(布线线路16中的每条)。此时，在形成布线层42(布线线路16中的每条)的过程中一起执行布线层42(布线线路16中的每条)与通孔14以及其它部件之间的结合。此外，在形成布线层42(布线线路16中的每条)的过程中一起执行布线层42(布线线路16中的每条)和像素11之间的结合。然后，发光元件12和驱动IC 13被嵌入到嵌入层43中，并且此后，形成光屏蔽层45(参见图7)。从而，制造光电元件10E。
[工作方式和效果]
其次，将描述显示单元1的工作方式和效果。在本实施例中，在布线基板30中，为在层中沿预定方向延伸的每条布线线路(例如，数据线Sig和栅极线Gate)设置通孔14中的两个或更多个。以对应于多个像素11的布置周期的整数倍的周期为在层中沿预定方向延伸的每条布线线路设置通孔14中的两个或更多。另外，细L/S层40上的像素11中的两个或更多个相邻的像素11通过细L/S层40中的布线线路16中的一条或多条电耦接到公共通孔14。与其中为像素11中的每个设置通孔14的情况相比较，由像素11中的两个或更多个相邻的像素11共享通孔14减少了像素11中的每个所需要的通孔14的数量。因此，当布线基板30上的细L/S层40的L/S小于布线基板30中的多条布线线路(例如，多条数据线Sig或多条栅极线Gate)的L/S时，允许布线基板30上的布线层42的数量为一。因而，在本实施例中，可以减小安装表面41S的布线间距，而无需使布线基板30上的布线层42多层化。
<2.变形例>
[第一变形例]
在上面所描述的实施例中，例如，如图14中所示出的，发光元件12和驱动IC 13可以一体形成以配置像素11。
[第二变形例]
在上面所描述的实施例及其变形例中，发光元件12的发射颜色可以是单一颜色。在该情况下，例如，光电元件10E可以在开口45A中包括用于多种颜色的滤色镜。另外，在上面所描述的第二变形中，发光元件12的发射颜色可以是单一颜色。在该情况下，例如，相对基板10B可以在开口45A中包括用于多种颜色的滤色镜。
<3.第二实施例>
图15示出了根据本技术的第二实施例的照明单元2的透视配置的示例。除了输入到数据线Sig的信号不像图像信号会随时改变，而且具有对应于照明灯的亮度的固定值，照明单元2对应于根据上述第一实施例及其变形例(第一变形例和第二变形例)中的任一个的显示单元1。如图15中所示出的，照明单元2可以包括例如照明面板60和控制照明面板60的控制电路70。
照明面板60是通过堆叠安装基板60A和相对基板60B而配置的面板。相对基板60B的表面用作发光表面。相对基板60B被设置在面向安装基板60A的位置处(在它们之间具有预定间隙)。相对基板60B可以具有例如允许可见光从其中穿过的透光基板，诸如玻璃基板和透明树脂基板。
可以由例如如图2中所示出的平铺的多个单元基板配置安装基板60A。单元基板中的每个可以包括例如平铺的多个光电元件和支撑光电元件中的每个的布线基板。在光电元件中的每个中，例如，在其中输入到数据线Sig的信号具有固定值的情况下，在图4、图7、图8和图14中可以适当省略对于像素11的驱动不必要的布线线路。
[工作方式和效果]
接着，将描述照明单元2的工作方式和效果。在本实施例中，与根据上面所描述的第一实施例及其变形例的显示单元1一样，在布线基板30中，为在层中沿预定方向延伸的每条布线线路设置通孔14中的两个或更多个。以与多个像素11的布置周期的整数倍对应的周期布置为在层中沿预定方向延伸的每条布线线路而提供的通孔14中的两个或更多个。另外，细L/S层40上的光接收元件中的两个或更多个相邻的光接收元件通过细L/S层40中的布线线路16中的一条或多条电耦接到公共通孔14。与其中为像素11中的每个提供通孔14的情况相比较，由像素11中的两个或更多个相邻的像素11共享通孔14减少了像素11中的每个所需要的通孔14的数量。因此，当布线基板30上的细L/S层40的L/S小于布线基板30中的多条布线线路的L/S时，允许布线基板30上的布线层42的数量为一。因而，在本实施例中，可以减小安装表面41S的布线间距，而无需使布线基板30上的布线层42多层化。
<4.第三实施例>
图16示出了根据本技术的第三实施例的光接收器3的透视配置的示例。根据前述的第一实施例，光接收器3对应于显示单元1，除了设置了光接收元件来替代像素11。如图16中所示出的，光接收器2可以包括例如光接收面板80和控制光接收面板80的控制电路90。
光接收面板80是通过堆叠安装基板80A和相对基板80B配置的面板。相对基板80B的表面用作光接收表面。相对基板80B被设置在面向安装基板80A的位置处(在它们之间具有预定间隙)。相对基板80B可以具有例如允许可见光从其中穿过的透光基板，诸如玻璃基板和透明树脂基板。
可以由例如如图2中所示出的平铺的多个单元基板配置安装基板80A。单元基板中的每个可以包括例如平铺的多个光电元件和支撑光电元件中的每个的布线基板。光电元件中的每个可以对应于例如图4、图7和图14中的光电元件，除了设置了光接收元件来替代像素11。然而，适当省略对于光接收元件的驱动不必要的布线。
[工作方式和效果]
接着，将描述光接收器3的工作方式和效果。在本实施例中，与根据上面所描述的第一实施例及其变形例的显示单元1一样，在布线基板30中，为在层中沿预定方向延伸的每条布线线路提供通孔14中的两个或更多个。以与多个光接收元件的布置周期的整数倍对应的周期，布置为在层中沿预定方向延伸的每条布线线路而提供的通孔14中的两个或更多。另外，细L/S层40上的光接收元件中的两个或更多个相邻的光接收元件通过细L/S层40中的布线线路16中的一条或多条电耦接到公共通孔14。与其中为光接收元件中的每个提供通孔14的情况相比较，由光接收元件中的两个或更多个相邻的光接收元件共享通孔14减少了光接收元件中的每个所需要的通孔14的数量。因此，当布线基板30上的细L/S层40的L/S小于布线基板30中的多条布线线路的L/S时，允许布线基板30上的布线层42的数量为一。因而，在本实施例中，可以减小安装表面41S的布线间距，而无需使布线基板30上的布线层42多层化。
<5.各个实施例共有的变形例>
在上面所描述的实施例及其变形例中，光屏蔽层45可以被设置在相对基板10B、60B和80B中每个的背面(安装基板10A、安装基板60A和安装基板80A中每个的一侧上的表面)上。
在上面所描述的实施例及其变形例中，例如，如图17至图19中所示出的，可以省略相对基板10B、60B和80B。另外，在上面所描述的实施例及其变形例中，可以为单元基板10C中的每个或光电元件12E中的每个提供一个相对基板10B、一个相对基板60B或一个相对基板80B。
在上面所描述的实施例及其变形例中，可以省略光屏蔽层45。
另外，在上面所描述的实施例及其变形例中，例如，像素11(发光元件12和驱动IC13)中的每个通过电镀结合到布线层42(布线线路16中的每条)，但还可以通过焊接结合到布线层42(布线线路16中的每条)。例如，焊料凸块被提供在发光元件12和驱动IC 13中的每个的电极焊盘上，并且此后，发光元件12和驱动IC 13可以被设置在布线线路16上。其后，可以执行回流焊。这使得能够通过焊接将发光元件12和驱动IC 13结合到布线线路16。
而且，本技术可以具有以下配置中的任一个。
(1)一种安装基板，包括：
布线基板；
细L/S(线路和空间)层，形成为与布线基板的顶部表面接触；
以及
多个元件，以矩阵状布置在细L/S层的顶部表面上，
其中，布线基板包括
多条第一布线线路，在层中沿预定方向延伸，以及
多个通孔，以与多个元件的布置周期的整数倍对应的周期布置多个通孔，为多条第一布线线路中的每条提供多个通孔中的两个或更多个，
细L/S层包括
多条第二布线线路，为多个通孔中的每个提供多条第二布线线路中的一条或多条，以及
绝缘层，设置在多条第二布线线路中的每条与布线基板的顶部表面之间、并且与多条第二布线线路中的每条和布线基板的顶部表面接触，
细L/S层的L/S小于多条第一布线线路的L/S，并且
多个元件中的两个或更多个相邻的元件通过多条第二布线线路中的一条或多条电耦接到多个通孔中的公共通孔。
(2)根据(1)所述的安装基板，其中
多条第一布线线路在行方向或列方向上延伸，
在第一布线线路的延伸方向上以与多个元件的布置周期的整数倍对应的周期布置多个通孔，并且
在第一布线线路的延伸方向上对齐的多个元件通过多条第二布线线路中的一条或多条电耦接到多个通孔中的公共通孔。
(3)根据(1)或(2)所述的安装基板，其中，多个通孔形成于第二布线线路上或上方并且暴露在布线基板的顶部表面上。
(4)根据(1)至(3)中任一项的安装基板，其中，布线基板包括暴露在布线基板的背面上的多个电极焊盘，为多条第一布线线路中的每条提供多个电极焊盘中的一个或多个。
(5)根据(1)至(4)中任一项的安装基板，其中，第二布线线路通过电镀被结合到通孔或电耦接到通孔的构件并且通过电镀进一步被结合到多个元件中的每个。
(6)根据(1)至(5)中任一项的安装基板，其中
布线基板是包括核心基板和形成于核心基板的两侧中的每一个上的一个或多个内建层的内建基板，
多个通孔至少形成于布线基板的顶部表面一侧的内建层中，以及
电极焊盘至少形成于布线基板的背面一侧的内建层中。
(7)根据(1)至(6)中任一项的安装基板，其中，多个元件中每个包括发光元件和驱动发光元件的驱动电路。
(8)一种电子装置，包括：
一个或多个安装基板；以及
控制电路，控制一个或多个安装基板，
其中，安装基板包括
布线基板，
细L/S(线路和空间)层，形成为与布线基板的顶部表面接触，以及
多个元件，以矩阵状布置在细L/S层的顶部表面上，
其中，布线基板包括
多条第一布线线路，在层中沿预定方向延伸，以及
多个通孔，以与多个元件的布置周期的整数倍对应的周期布置多个通孔，为多条第一布线线路中的每条提供多个通孔中的两个或更多个，
细L/S层包括
多条第二布线线路，为多个通孔中的每个提供多条第二布线线路中的一条或多条，以及
绝缘层，设置在多条第二布线线路中的每条与布线基板的顶部表面之间、并且与多条第二布线线路中的每条和布线基板的顶部表面接触，
细L/S层的L/S小于多条第一布线线路的L/S，并且
多个元件中的两个或更多个相邻的元件通过多条第二布线线路中的一条或多条电耦接到多个通孔中的公共通孔。
(9)根据(8)的电子装置，还包括：
支撑基板，支撑多个安装基板；以及
控制基板，控制多个安装基板，
其中，多个安装基板平铺在支撑基板上，
布线基板中的每个包括暴露在布线基板的背面上的多个电极焊盘，为多条第一布线线路中的每条提供多个电极焊盘中的一个或多个，以及
支撑基板和控制基板中的一个或者两者通过多个电极焊盘中的每个电耦接到布线基板中的每个。
本申请基于且要求2014年3月31日向日本专利局提交的日本专利申请No.2014-074844的优先权，其全部公开内容以引用方式并入本文。
本领域中的技术人员应当理解，根据设计要求和其它因素，可进行各种修改、组合、子组合和变更，只要它们落在在所附权利要求书或其等同物的保护范围内。

Claims (10)

1.一种显示装置，包括：
多个安装基板；
所述多个安装基板，包括：
多条第一布线线路；
包括多个通孔的布线基板，
在所述布线基板上的多条第二布线线路，
多个像素连接至第二布线层，
其中，
所述多个通孔电连接至所述第二布线线路中的一条，
所述第一布线路线公共连接至所述多个通孔中的一个。
2.根据权利要求1所述的显示装置，其中
所述多条第二布线线路的线路和空间小于所述第一布线线路的线路和空间。
3.根据权利要求2所述的显示装置，其中
所述多个像素包括发光元件和驱动电路，
所述发光元件电连接至所述驱动电路，
所述驱动电路连接至所述第二布线路线中的一条。
4.根据权利要求3所述的显示装置，其中
在所述像素中的所述驱动电路中的两个或更多个相邻的驱动电路电连接至所述第二布线中的公共布线。
5.根据权利要求4所述的显示装置，其中
多条所述第一布线线路沿行方向或列方向延伸，
在多条所述第一布线线路的延伸方向上以与所述多个元件的布置周期的整数倍对应的周期布置所述多个通孔，以及
在多条所述第一布线线路的延伸方向上对齐的所述多个元件通过多条所述第二布线线路中的一条或多条电耦接到多个所述通孔中的公共通孔。
6.根据权利要求5所述的显示装置，其中，所述多个通孔形成于所述第二布线线路上或上方、并且暴露在所述布线基板的顶部表面上。
7.根据权利要求6所述的显示装置，其中，所述布线基板包括暴露在所述布线基板的背面上的多个电极焊盘，为多条所述第一布线线路中的每条提供所述多个电极焊盘中的一个或多个。
8.根据权利要求7所述的显示装置，其中，所述第二布线线路通过电镀被结合到所述通孔或电耦接到所述通孔的构件，并且所述第二布线线路通过电镀进一步被结合到所述多个元件中的每个。
9.根据权利要求8所述的显示装置，其中
所述布线基板是包括核心基板和一个或多个内建层的内建基板，所述一个或多个内建层形成于所述核心基板的两侧中的每一个上，
多个所述通孔至少形成于所述布线基板的顶部表面一侧的所述内建层中，并且
所述多个电极焊盘至少形成于所述布线基板的背面一侧的所述内建层中。
10.根据权利要求8所述的显示装置，其中，
所述布线基板是玻璃基板、透明树脂基板或透明树脂膜。
CN201910145904.6A 2014-03-31 2015-03-17 安装基板和电子装置 Active CN110060978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910145904.6A CN110060978B (zh) 2014-03-31 2015-03-17 安装基板和电子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-074844 2014-03-31
JP2014074844A JP6128046B2 (ja) 2014-03-31 2014-03-31 実装基板および電子機器
CN201580015737.3A CN106133814B (zh) 2014-03-31 2015-03-17 安装基板和电子装置
CN201910145904.6A CN110060978B (zh) 2014-03-31 2015-03-17 安装基板和电子装置
PCT/JP2015/057847 WO2015151796A1 (ja) 2014-03-31 2015-03-17 実装基板および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580015737.3A Division CN106133814B (zh) 2014-03-31 2015-03-17 安装基板和电子装置

Publications (2)

Publication Number Publication Date
CN110060978A true CN110060978A (zh) 2019-07-26
CN110060978B CN110060978B (zh) 2023-06-27

Family

ID=54240128

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580015737.3A Active CN106133814B (zh) 2014-03-31 2015-03-17 安装基板和电子装置
CN201910145904.6A Active CN110060978B (zh) 2014-03-31 2015-03-17 安装基板和电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580015737.3A Active CN106133814B (zh) 2014-03-31 2015-03-17 安装基板和电子装置

Country Status (5)

Country Link
US (1) US11139248B2 (zh)
EP (1) EP3128504B1 (zh)
JP (1) JP6128046B2 (zh)
CN (2) CN106133814B (zh)
WO (1) WO2015151796A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
WO2018074611A1 (ja) * 2016-10-19 2018-04-26 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
CN106773415A (zh) * 2017-01-16 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP6781087B2 (ja) * 2017-02-28 2020-11-04 京セラ株式会社 表示装置
JP6527194B2 (ja) * 2017-04-13 2019-06-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP7173653B2 (ja) * 2017-06-27 2022-11-16 ソニーグループ株式会社 表示素子実装基板及び表示装置
JP7267683B2 (ja) * 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
US10593852B2 (en) * 2018-06-20 2020-03-17 Innolux Corporation Display device having a plurality of main pads, a plurality of redundant pads, and a light-emitting device
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈
JP6883874B2 (ja) * 2019-05-31 2021-06-09 エイテックス株式会社 面発光装置用プリント配線基板および面発光装置
US11476301B2 (en) * 2020-01-14 2022-10-18 Au Optronics Corporation Display apparatus and manufacturing method thereof
CN114280841B (zh) * 2020-09-27 2023-06-20 合肥鑫晟光电科技有限公司 一种发光基板及显示装置
JP7368338B2 (ja) * 2020-10-07 2023-10-24 エルジー ディスプレイ カンパニー リミテッド マイクロｌｅｄ表示装置
CN114999339B (zh) * 2022-05-30 2023-12-05 安徽精卓光显技术有限责任公司 显示面板、显示屏及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
JP2007293329A (ja) * 2006-03-31 2007-11-08 Canon Inc 表示装置
US20080247704A1 (en) * 2007-04-04 2008-10-09 Ibiden Co., Ltd Package substrate and device for optical communication
CN101388245A (zh) * 2003-11-13 2009-03-18 株式会社瑞萨科技 半导体集成电路装置
JP2009272591A (ja) * 2008-05-12 2009-11-19 Sony Corp 発光ダイオード表示装置及びその製造方法
JP2012142376A (ja) * 2010-12-28 2012-07-26 Sanyo Electric Co Ltd 素子搭載用基板、携帯機器、および素子搭載用基板の製造方法
CN102737578A (zh) * 2011-04-08 2012-10-17 索尼公司 像素芯片、显示面板、照明面板、显示单元和照明单元
US20130049033A1 (en) * 2011-08-29 2013-02-28 Masami Nei Light emitting diode package array and method for fabricating light emitting diode package

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1337297A (en) * 1995-12-29 1997-07-28 Cree Research, Inc. True color flat panel display using an led dot matrix and led dot matrix drive method and apparatus
US5812105A (en) 1996-06-10 1998-09-22 Cree Research, Inc. Led dot matrix drive method and apparatus
JP3560756B2 (ja) 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
WO1999066716A1 (en) 1998-06-18 1999-12-23 Sony Electronics Inc. A method of and apparatus for partitioning, scaling and displaying video and/or graphics across several display devices
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001215528A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示パネル
KR20040053123A (ko) 2001-09-07 2004-06-23 마츠시타 덴끼 산교 가부시키가이샤 표시장치 및 그 제조방법
US7034470B2 (en) 2002-08-07 2006-04-25 Eastman Kodak Company Serially connecting OLED devices for area illumination
KR20040013957A (ko) 2002-08-09 2004-02-14 엘지전자 주식회사 멀티비전 및 그 화면 구현 방법
JP2005033141A (ja) * 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
KR101074402B1 (ko) 2004-09-23 2011-10-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
US7812794B2 (en) 2004-12-06 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2006251534A (ja) 2005-03-11 2006-09-21 Sharp Corp 表示装置
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR101115026B1 (ko) 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP5336700B2 (ja) 2006-11-30 2013-11-06 ローム株式会社 半導体装置およびそれを用いた電子機器
US20080211760A1 (en) 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
GB0718622D0 (en) 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
JP4483905B2 (ja) 2007-08-03 2010-06-16 ソニー株式会社 表示装置および配線引き回し方法
KR20090078577A (ko) 2008-01-15 2009-07-20 삼성에스디아이 주식회사 주사구동부 및 그를 이용한 평판 표시장치
KR101490789B1 (ko) 2008-12-18 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치
TW201027502A (en) 2009-01-15 2010-07-16 Novatek Microelectronics Corp Gate driver and display driver using thereof
US8279145B2 (en) 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
JP2010238323A (ja) 2009-03-31 2010-10-21 Casio Computer Co Ltd シフトレジスタ及び電子機器
US8305294B2 (en) 2009-09-08 2012-11-06 Global Oled Technology Llc Tiled display with overlapping flexible substrates
KR101654834B1 (ko) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
JP2012042567A (ja) 2010-08-16 2012-03-01 Funai Electric Co Ltd 液晶表示装置および液晶モジュール
JP5674516B2 (ja) 2011-03-14 2015-02-25 日東電工株式会社 光電気混載基板およびその製法
KR101850990B1 (ko) 2011-07-06 2018-04-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2013105347A1 (ja) 2012-01-10 2013-07-18 ソニー株式会社 表示装置および表示方法
JP5989420B2 (ja) 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
KR101484681B1 (ko) 2012-11-01 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN103021359B (zh) 2012-12-10 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其驱动控制方法和显示装置
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
GB2519587A (en) 2013-10-28 2015-04-29 Barco Nv Tiled Display and method for assembling same
KR102204976B1 (ko) 2013-11-13 2021-01-20 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20150066901A (ko) 2013-12-09 2015-06-17 삼성전자주식회사 디스플레이 패널의 구동 장치 및 구동 방법
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9490276B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
KR102119583B1 (ko) 2014-03-31 2020-06-17 엘지디스플레이 주식회사 액정 표시 장치
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
CN101388245A (zh) * 2003-11-13 2009-03-18 株式会社瑞萨科技 半导体集成电路装置
JP2007293329A (ja) * 2006-03-31 2007-11-08 Canon Inc 表示装置
US20080247704A1 (en) * 2007-04-04 2008-10-09 Ibiden Co., Ltd Package substrate and device for optical communication
JP2009272591A (ja) * 2008-05-12 2009-11-19 Sony Corp 発光ダイオード表示装置及びその製造方法
JP2012142376A (ja) * 2010-12-28 2012-07-26 Sanyo Electric Co Ltd 素子搭載用基板、携帯機器、および素子搭載用基板の製造方法
CN102737578A (zh) * 2011-04-08 2012-10-17 索尼公司 像素芯片、显示面板、照明面板、显示单元和照明单元
US20130049033A1 (en) * 2011-08-29 2013-02-28 Masami Nei Light emitting diode package array and method for fabricating light emitting diode package

Also Published As

Publication number Publication date
WO2015151796A1 (ja) 2015-10-08
CN110060978B (zh) 2023-06-27
CN106133814A (zh) 2016-11-16
US11139248B2 (en) 2021-10-05
EP3128504A1 (en) 2017-02-08
EP3128504B1 (en) 2020-11-18
EP3128504A4 (en) 2017-08-09
US20180174973A1 (en) 2018-06-21
JP6128046B2 (ja) 2017-05-17
JP2015198145A (ja) 2015-11-09
CN106133814B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN106133814B (zh) 安装基板和电子装置
CN106133819B (zh) 安装基板和电子设备
CN106133815B (zh) 安装基板以及电子装置
US11056041B2 (en) Display panel redundancy schemes
CN111524928B (zh) 一种显示面板及显示装置
CN101482229B (zh) 光源单元及具有该光源单元的背光单元和液晶显示器
US20030168969A1 (en) Display panel substrate and display device
CN110211987A (zh) 发光二极管面板
EP2330627A2 (en) Display Tile Structure using Organic Light Emitting Materials
CN107065334A (zh) 显示面板
CN113805378B (zh) 发光基板及显示装置
CN113130463A (zh) 一种发光基板及其制备方法、显示装置
US20190019781A1 (en) Transparent active matrix display comprising emitting pixels with colored light-emitting diodes
JP6527194B2 (ja) 表示装置
KR20220069690A (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
CN111430402A (zh) 发光组件及其制备方法、显示基板、背光模组、显示装置
US12027429B2 (en) Mounting substrate and electronic apparatus
US20230027671A1 (en) Display module and display apparatus including the same
US11860478B2 (en) Light emitting substrate, display apparatus, and method of driving light emitting substrate
US20240096271A1 (en) Light emitting substrate, display apparatus, and method of driving light emitting substrate
KR20230082785A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN118173694A (zh) 发光芯片及其制备方法、发光基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant