CN110060715A - 存储器件和存储器封装体 - Google Patents

存储器件和存储器封装体 Download PDF

Info

Publication number
CN110060715A
CN110060715A CN201811329362.XA CN201811329362A CN110060715A CN 110060715 A CN110060715 A CN 110060715A CN 201811329362 A CN201811329362 A CN 201811329362A CN 110060715 A CN110060715 A CN 110060715A
Authority
CN
China
Prior art keywords
receiver
memory device
memory
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811329362.XA
Other languages
English (en)
Other versions
CN110060715B (zh
Inventor
许珍锡
崔桢焕
金旺洙
成侑昶
李俊夏
田周鄠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110060715A publication Critical patent/CN110060715A/zh
Application granted granted Critical
Publication of CN110060715B publication Critical patent/CN110060715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。

Description

存储器件和存储器封装体
相关申请的交叉引用
本申请要求于2018年1月19日在韩国知识产权局提交的韩国专利申请第10-2018-0007001号的优先权，其内容以引用的方式全部并入本文。
技术领域
本发明构思涉及存储器件和存储器封装体。
背景技术
存储和输出数据的存储器件可以应用于各个领域。近年来，存储器件倾向于被广泛应用到家用电器、物联网(IoT)设备、汽车、医疗设备等，以及通常应用(如，包括)存储器件的计算机设备。因此，提高存储器件的生产效率是非常重要的。存储器件可以通过制造工艺、验证制造的存储器件的测试工艺等来制造。具体地，在测试工艺期间，可以调整存储器件中包括的多个接收器以确保最佳的输入/输出特性。
发明内容
本发明构思的一些示例实施例提供了一种存储器件，所述存储器件能够通过存储器件自身而非通过与主机交互工作来调整多个接收器，从而改进所述存储器件和/或包括所述存储器件的电子设备(例如，计算设备)的性能和/或效率(例如，功能)。
根据本发明构思的一些示例实施例，存储器件可以包括多个存储体和多个接收器；所述多个存储体中的每个存储体包括：存储模块(bank)阵列，该存储模块阵列具有多个存储单元；行译码器，该行译码器选择连接多个存储单元的至少一条字线；以及列译码器，该列译码器选择连接多个存储单元的至少一条位线；并且所述多个存储单元中的每个存储单元包括电容器和晶体管；所述多个接收器中的每个接收器包括第一输入端，该第一输入端耦接至多个输入/输出引脚中的一个引脚。所述存储器件可以包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。所述存储器件可以包括控制电路，该控制电路被配置为控制所述发射器输出特定测试信号。所述多个接收器均被配置为基于从所述发射器接收的特定测试信号生成输出数据。所述控制电路还被配置为基于多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整所述多个接收器。
根据本发明构思的一些示例实施例，所述存储器件包括多个存储体、发射器、接收器和控制电路；所述多个存储体中的每个包括：存储模块阵列，该存储模块阵列具有多个存储单元；行译码器，该行译码器选择连接到所述多个存储单元的字线中的至少一条字线；以及列译码器，该译码器选择连接到所述多个存储单元的位线中的至少一条位线，并且所述多个存储单元中的每个包括电容器和晶体管；所述发射器被配置为输出特定测试信号；所述接收器包括第一输入端和第二输入端，该第一输入端耦接至输入/输出引脚和所述发射器的输出端，该第二输入端被配置为接收参考电压，其中所述接收器被配置为基于通过所述第一输入端接收的特定测试信号生成输出数据；并且所述控制电路被配置为基于输出数据调整接收器的偏移(offset)。
根据本发明构思的一些示例实施例，存储器封装体可以包括封装基板和位于所述封装基板上的多个存储器件，该封装基板具有多个输入/输出引脚。所述多个存储器件被配置为共享所述多个输入/输出引脚。所述多个存储器件中的每个存储器件可以包括多个存储体、多个接收器、发射器和控制电路；所述多个存储体中的每个包括：存储模块阵列，该存储模块阵列具有多个存储单元；行译码器，该行译码器选择连接到所述多个存储单元的字线中的至少一条字线；以及列译码器，该译码器选择连接到所述多个存储单元的位线中的至少一条位线，并且所述多个存储单元中的每个包括电容器和晶体管；所述多个接收器耦接至所述多个输入/输出引脚；所述发射器被配置为向所述多个接收器中的至少一个接收器输出特定测试信号；并且所述控制电路被配置为基于在所述控制电路处从至少一个接收器接收的输出数据调节所述至少一个接收器的参数，所述输出数据由所述至少一个接收器基于接收到的所述特定测试信号生成。
附图说明
通过参照附图对本发明构思的示例实施例进行详细描述，本发明构思的示例实施例的上述及其他特征和优点将更显而易见。附图仅意图描述本发明构思的示例实施例，因此不应被解释为限制权利要求的预期范围。除非明确说明，否则附图不应视为按比例绘制。
图1和图2是示意性图示了根据本发明构思的一些示例实施例的存储器封装体的视图。
图3是示意性地图示了根据本发明构思的一些示例实施例的存储器封装体的框图。
图4是图示了根据本发明构思的一些示例实施例的存储器件中包括的存储模块阵列的视图。
图5是图示了根据本发明构思的一些示例实施例的存储器件结构的简化图。
图6是图示了用于解释根据本发明构思的一些示例实施例的存储器件的操作的比较示例的视图。
图7、图8、图9以及图10是图示了根据本发明构思的一些示例实施例的存储器件操作的视图。
图11是图示了根据本发明构思的一些示例实施例的存储器件操作的视图。
图12、图13和图14是图示了根据本发明构思的一些示例实施例的存储器封装体的操作的视图。
图15是图示了根据本发明构思的一些示例实施例的存储器封装体的操作的视图。
图16是示意性地图示了根据本发明构思的一些示例实施例的包括存储器件的电子设备的视图。
具体实施方式
在下文中，将参照附图来描述本发明构思的一些示例实施例。
图1和图2是示意性图示了根据本发明构思的一些示例实施例的存储器封装体的视图。
首先参照图1，根据本发明构思的一些示例实施例的存储器封装体1包括多个存储器件2、封装基板3(在本文中也称为“封装板”)等，其中多个存储器件2安装在封装基板3上。用于发送/接收数据的输入/输出引脚4可以设置在封装基板3的一端。多个存储器件2可以通过输入/输出引脚4接收数据并存储所接收的数据，或者通过输入/输出引脚4输出数据。尽管在图1中图示的单个存储器封装体1包括八个存储器件2，但是存储器件2的数量可以根据存储器封装体1要提供的数据存储容量、每个存储器件2的数据存储容量等变化。连接存储器件2和输入/输出引脚4的输入/输出总线可以被设置在封装基板3中，并且至少一些存储器件2可以共用输入/输出总线。
参照图2，根据本发明构思的一些示例实施例的存储器封装体5可以包括封装基板6、层叠在封装基板6上的多个存储器件7、设置在封装基板6的下表面上的焊料凸块8、密封材料9等。在一些示例实施例中，包括图2所示的示例实施例，存储器件7可以沿垂直方向层叠在封装基板6上。存储器件7可以通过导线、穿硅通路(TSV)等连接至焊料凸块8，并且至少一些存储器件7可以共用焊料凸块8。因为存储器件7在封装基板6上彼此垂直地重叠(例如，在垂直于封装基板6的接近存储器件的表面延伸的方向上彼此重叠)，图2中所示的存储器件7可以被理解为“堆叠”在封装基板6上。堆叠在封装基板6上的存储器件7在本文中也可以称为封装基板6上存储器件7的“栈”。
图3是示意性地图示了根据本发明构思的一些示例实施例的存储器封装体的框图。
根据图3中所示的本发明构思的一些示例实施例的存储器件10，可以被用作为根据图1和图2中所示的示例实施例的存储器封装体1中包括的多个存储器件2。参照图3，根据本发明构思的一些示例实施例的存储器件10可以包括存储控制器20和存储模块阵列30。在本发明构思的一些示例实施例中，存储控制器20可以包括控制逻辑21(在本文中也称为“控制电路”)、行驱动器22(在本文中也被称为“行驱动电路”)、列驱动器23(在本文中也被称为“列驱动电路”)等，并且存储模块阵列30可以包括多个存储单元40。应当理解，至少如图3所示的控制逻辑21、行驱动器22和列驱动器23分别指在半导体存储器件(包括动态随机存取存储器(DRAM))领域中通常被称为“控制逻辑”、“行驱动器”和“列驱动器”的已知电路实例。
在本发明构思的一些示例实施例中，行驱动器22可以经由字线WL连接至存储单元40，并且列驱动器23可以经由位线BL连接至存储单元40。在本发明构思的一些示例实施例中，行驱动器22可以包括行译码器，该行译码器用于选择要被写入数据或被读取数据的存储单元，并且列驱动器23可以包括读出放大器和列译码器，该列译码器用于选择要被写入数据的存储单元MC或被读取数据的存储单元MC。行驱动器22和列驱动器23的操作可以由控制逻辑21控制。
图4是图示了根据本发明构思的一些示例实施例的存储器件中包括的存储模块阵列的视图。
参照图4，根据本发明构思的一些示例实施例的存储模块阵列30可以包括多个存储单元40。存储单元40可以设置在多条字线WL和多条位线BL相互交叉的点处。即，存储单元40中的每个可以连接一条字线WL和一条位线BL。
存储单元40中的每个可以包括开关元件SW和信息存储电容器CC。在本发明构思的一些示例实施例中，开关元件SW可以包括晶体管，晶体管的栅极端可以连接至字线WL，并且晶体管的漏极端和源极端可以分别连接至位线BL和信息存储电容器CC。
存储控制器20可以通过多条字线WL和多条位线BL使用电荷为多个存储单元40中包括的信息存储电容器(CC)充电或对信息存储电容器CC被充入的电荷进行放电来写入或擦除数据。在一些示例实施例中，存储控制器20可以通过读取信息存电容器CC的电压等，从多个存储单元40中的每个读取数据。在本发明构思的一些示例实施例中，存储控制器20可以执行刷新操作以将数据重写入到多个存储单元40，使得数据不会随着信息存储电容器CC被充入的电荷自然地放电而丢失。
图5是示意性地图示了根据本发明构思的一些示例实施例的存储器件的结构的视图。
参照图5，根据本发明构思的一些示例实施例的存储器件50可以包括存储体60和逻辑电路70。存储体60可以包括具有多个存储单元的存储模块阵列61、行译码器62、列译码器63和读出放大器(SA)64。在根据本发明构思的一些示例性中，存储器件50可以包括多个存储体60。
存储器件50中包括的多个存储体60可以共用一个逻辑电路70。逻辑电路70可以从存储模块阵列61中读取数据，将数据存储在存储模块阵列61中，或者将存储在存储模块阵列61中的数据删除。逻辑电路70可以包括控制逻辑，该控制逻辑用于控制行译码器62、列译码器63、读出放大器64等，以及控制连接至输入/输出引脚用于接收和发送数据的接收器和发射器。
图6是图示了用于解释根据本发明构思的一些示例实施例的存储器件的操作的比较示例的视图。
参照图6，根据本发明构思的一些示例实施例的存储器件80可以经由数据通道DL与主机90通信。数据通道DL可以通过多个输入/输出引脚81连接至接收单元81和发送单元83。接收单元82(在本文中也被称为接收电路)和发送单元83(在本文中也被称为发送电路)的操作可以由控制逻辑84(在本文中也被称为控制电路)控制。
接收单元82可以包括多个接收器，并且发送单元83可以包括至少一个发射器。例如，接收单元82中包括的多个接收器和发送单元83中包括的发射器可以共用多个输入/输出引脚81。在本发明构思的一些示例实施例中，多个接收器中的每个可以被实施为差分放大器电路，并且可以将通过输入/输出引脚81接收的信号与特定的(或者，预定的)参考电压相比较并发出输出数据。也就是说，多个接收器可以与时钟信号同步，以基于将测试信号与参考电压进行比较来生成输出数据。
可以通过相同的(例如，共同的)工艺来制造多个接收器。然而，由于变化，多个接收器中的至少一部分的特性可能不同。因此，即使在通过多个数据通道DL将相同信号输入到多个接收器的情况下，多个接收器的容限(margin)也可以彼此不同。在根据本发明构思的一些示例实施例中，表示由多个接收器通过数据通道DL接收的信号的特性的眼白(eyemargin)可能根据制造接收器的工艺的变化而不同，这可能对存储器件80的性能有负面影响。
在本发明构思的一些示例实施例中，为了使多个接收器之间的差异最小化，存储器件80可以在测试过程期间调整多个接收器。在本发明构思的一些示例实施例中，控制逻辑84可以通过(例如，基于)调节每个接收器的偏移、每个接收器的电压增益、每个接收器的电源电压或者输入到每个接收器的参考电压等中的至少一个，来调整接收器。也就是说，如本文所述，“调整”接收器可以包括调整接收器的至少一个“参数”，其中接收器的“参数”可以包括接收器的偏移、接收器的电压增益、接收器的电源电压、输入到接收器的参考电压和其某些组合等中的至少一个。因此，可以在本文中互换地引用“调整”接收器、“调节”接收器、“调整”接收器的至少一个参数、以及“调节”接收器的至少一个参数。
通常，存储器件80和主机90可以通过多个输入/输出引脚81连接，以减少多个接收器之间的差异。主机90可以基于特定(或者，预定的)测试数据生成测试信号，并通过数据通道DL将测试信号发送到存储器件80。控制逻辑84可以将在接收到测试信号之后由多个接收器生成的输出数据与测试数据进行比较。控制逻辑84可以基于测试数据和输出数据的比较结果，来调整多个接收器中的至少一个接收器。
如参考图1和图2的上述描述，存储器封装体可以包括多个存储器件80。因此，在主机90和存储器件80彼此通信时使用从主机90发送的测试信号调整接收器的情况下，存储器封装体包括的其他存储器件不能调整接收器，因此，调整存储器封装体中包括的所有存储器件的接收器可能花费很长时间。
在本发明构思的一些示例实施例中，存储器件80本身可以调整接收器。发送单元83可以使用在存储器件80的制造过程期间写入的测试数据来输出测试信号，并且接收单元82中包括的多个接收器可以接收测试信号并向控制逻辑84发出输出数据。控制逻辑84可以将由多个接收器生成的输出数据与测试数据进行比较，以调整多个接收器中的至少一些。即，即使在存储器件80未连接至主机90的情况下，存储器件80本身也可以执行减少多个接收器之间的输入/输出特性差异的操作，并且，由于单个存储器封装体中包括的多个存储器件能够调整接收器，所以可以显著提高处理效率。因此，可以提高存储器件和/或包括存储器件的电子设备(如，计算设备)的操作性能和/或效率(如，功能)。
图7、图8、图9和图10是图示了根据本发明构思的一些示例实施例的存储器件的操作的视图。
参照图7，存储器件100可以包括多个输入/输出引脚110、包括多个接收器RX的接收单元120、包括发射器TX的发送单元130、控制逻辑140等。在本发明构思的一些示例实施例中，多个输入/输出引脚110可以分别连接至多个接收器RX。如本文所使用的，一个元件“连接”至另一个元件可以被互换地称为一个元件“耦接”至另一个元件。“耦接”在一起的元件可以被理解为包括彼此“直接连接”(例如，在耦接的元件之间没有中间元件)的元件和彼此“间接连接”(例如，至少一个中间元件位于耦接的元件之间并且与耦接元件中的每个耦接)的元件。多个接收器RX中的每个接收器RX可以包括第一输入端RXi1和第二输入端RXi2，其中第二输入端RXi2与第一输入端RXi1不同。第一输入端RXi1可以连接至多个输入/输出引脚110中的一个引脚，并且第二输入端RXi2可以接收参考电压VREF。
多个接收器RX中的每个可以将输入到第一输入端RXi1的信号与输入到第二输入端RXi2的参考电压VREF进行比较，并发出输出数据。也就是说，每个接收器RX可以被配置为使用通过第一输入端RXi1接收的测试信号生成输出数据。例如，若输入到第一输入端RXi1的信号大于参考电压VREF，则输出数据可以具有高逻辑值，若输入到第一输入端RXi1的信号小于参考电压VREF，则输出数据可以具有低逻辑值。
发射器TX可以接收特定(或者，预定的)测试数据并输出测试信号。发射器TX可以在存储器件100的测试过程期间输出测试信号以调整多个接收器RX。在本发明构思的一些示例实施例中，存储器件100可以还包括至少一个附加发射器，用于在存储器件100与主机交互工作时输出信号。例如，在一些示例实施例中，发送单元130包括：第一发射器TX，该第一发射器TX被配置为输出测试信号；以及第二发射器TX，该第二发射器TX被配置为向连接至多个输入/输出引脚110的外部主机输出信号。
控制逻辑140可以控制多个接收器RX和发射器TX的操作，并且在多个存储器件100的测试过程期间调整多个接收器RX，以减少多个接收器RX之间的输入/输出特性差异。在本发明构思的一些示例实施例中，可以基于分别从多个接收器RX检测到的眼白来确定输入/输出差异。例如，若多个接收器RX的眼白之间的差异很大，则在接收相同测试数据之后由多个接收器RX生成的输出数据可能具有不同的值。
在本发明构思的一些示例实施例中，控制逻辑140可以使用发射器TX将特定(或者，预定的)测试信号发送到多个接收器RX，并将由多个接收器发出的输出数据和与测试信号相对应的测试数据进行比较。也就是说，控制逻辑140可以控制发射器TX输出(例如，发送)特定测试信号，使得多个接收器RX从耦接至多个接收器RX的第一输入端的发射器TX接收特定测试信号。每个接收器RX可以基于从发射器TX接收的特定测试信号来生成输出数据。控制逻辑140可以从多个接收器RX接收(例如，由其生成的)输出数据，并且可以使用(例如，基于)由多个接收器RX生成的输出数据来调整多个接收器RX。控制逻辑140可以基于对由多个接收器RX生成的输出数据和测试数据进行比较，调整多个接收器RX中的至少一个接收器RX。控制逻辑140可以使用输出数据和测试数据的比较结果(例如，至少基于输出数据)，来调整多个接收器RX中的每个的偏移、电压增益、电源电压或参考电压VREF中的至少一个。在本文中，可以将关于接收器RX的上述偏移、电压增益、电源电压和参考电压中的每个理解为接收器RX的参数。因此，应当理解，控制逻辑140可以基于对在控制逻辑140处从接收器RX中的已经接收到测试信号的至少一个接收器RX接收的输出数据进行处理，来调节所述至少一个接收器RX的参数。
控制逻辑140可以包括主控制器141、测试数据选择单元142、信号生成单元143、输入/输出特性检测单元144和接收器调整单元145。测试数据选择单元142可以存储在存储器件100的制造过程期间写入的至少一条测试数据，并且响应于主控制器141发送的命令选择一条测试数据。测试数据选择单元142可以将所选择的测试数据发送到主控制器141和信号生成单元143。也就是说，测试数据可以包括多条不同的测试数据，并且控制逻辑140可以基于选择多条不同的测试数据中的任一条测试数据并且输入与所选择的一条测试数据相对应的信号作为特定测试信号，控制发射器TX输出特定测试信号。
信号生成单元143可以将测试数据转换成能够由发射器TX发送的信号，并输出该信号。例如，信号生成单元143可以使用测试数据和特定(或者，预定的)时钟信号生成特定(或者，预定的)输入信号，并将输入信号发送到发射器TX。在本发明构思的一些示例实施例中，发射器TX可以被实现为上拉开关元件和下拉开关元件，并且上拉开关元件和下拉开关元件可以被接通/关断以输出测试信号。通过存储器件100内的信号传输路径，可以将测试信号输入到多个接收器RX中的每个的第一输入端。
多个接收器RX中的每个可以将输入到第一输入端的测试信号与参考电压VREF进行比较，并发出输出数据。通过在时钟信号的上升沿和/或下降沿处比较测试信号和参考电压VREF，可以将多个接收器RX的输出数据确定为高逻辑值或低逻辑值。在本发明构思的一些示例实施例中，由于多个接收器RX之间的差异，表示多个接收器RX中的每个的输入/输出特性的眼白可以彼此不同。因此，通过在时钟信号的上升沿或下降沿处比较测试信号与参考电压VREF生成的输出数据的值，可以在多个接收器RX中的至少一些中是不同的。
输入/输出特性检测单元144可以使用(例如，基于)多个接收器RX中的每个接收器RX的输出数据(例如，由每个接收器RX生成的输出数据)，检测多个接收器RX中的每个接收器RX的输入/输出特性。例如，输入/输出特性检测单元144可以将多个接收器RX的输出数据与测试数据进行比较，并将结果发送到主控制器141。主控制器141可以基于输出数据和测试数据的比较结果生成用于调整多个接收器RX中的至少一些的命令，并将该命令发送到接收器调整单元145。也就是说，例如，控制逻辑140可以使用由第一接收器RX生成的输出数据调整多个接收器RX中的第一接收器RX，并且还可以使用第一接收器RX的输入/输出特性和多个接收器RX中的第二接收器RX生成的输出数据调整第二接收器RX。接收器调整单元145因此可以被配置为，基于由输入/输出特性检测单元144检测的输入/输出特性，调整多个接收器RX中的至少一个接收器RX。
例如，若测试数据具有高逻辑值并且输出数据具有低逻辑值，则主控制器141可以增加接收器RX的偏移值或减少输入到接收器RX的第二输入端的参考电压VREF。在一些示例实施例中，主控制器141可以通过调整接收器RX的第一输入端的压摆率(slew rate)，来调整接收器以具有相同的逻辑值，使得输出数据可以具有与测试数据相同的逻辑值。
另一方面，若测试数据具有低逻辑值而输出数据具有高逻辑值，则主控制器141可以通过减少接收器RX的偏移值或者增加参考值VREF调整接收器RX，以便输出具有与测试数据的低逻辑值相同的低逻辑值的输出数据。在一些示例实施例中，主控制器141可以调节第一输入端的压摆率，使得接收器RX的输出数据与测试数据相匹配。
即，根据本发明构思的一些示例实施例，存储器件100本身可以使用测试信号调整多个接收器RX，而不必通过多个输入/输出引脚110与主机进行通信。因此，在包括多个存储器件100的存储器封装体的测试过程期间，可以同时执行调整多个接收器RX的操作，从而显著提高了测试过程的效率。也就是说，在一些示例实施例中，控制逻辑140被配置为同时调整多个接收器RX中的至少两个接收器RX。因此，可以提高存储器件和/或包括存储器件的电子设备(如，计算设备)的操作性能和/或效率(如，功能)。
图8是图示了根据本发明构思的一些示例实施例的可以被包括在存储器件中的接收器300的电路图。参照图8，接收器300可以包括：第一开关元件M1，该第一开关元件M1设置有第一输入端IN1和第一输出端OUT1；第二开关元件M2，该第二开关元件M2设置有第二输入端IN2和第二输出端OUT2；以及电阻器元件R1和R2。第一开关元件M1和第二开关元件M2的漏极端可以通过电阻器元件R1和R2连接至第一电源电压VDD，并且第一开关元件M1和第二开关元件M2的源极端可以连接至第二电源电压VSS。第一电源电压VDD的幅值可以大于第二电源电压VSS。可以通过第一输出端OUT1和第二输出端OUT2之间的电压差来确定输出数据DOUT。接收器300可以作为一种差分放大器运行。
在本发明构思的一些示例实施例中，测试信号VTEST可以被输入到第一输入端IN1，并且参考电压VREF可以被输入到第二输入端IN2。存储器件可以包括多个接收器300，并且在理想的情况下，接收器300中包括的第一开关元件M1和第二开关元件M2可以具有相同的特性。因此，输出数据DOUT可以具有与测试数据相同的逻辑值。
然而，由于制造过程期间发生的变化，接收器300中包括的第一开关元件M1和第二开关元件M2可以具有不同的特性。因此，由于每个接收器300中包括的第一开关元件M1和第二开关元件M2之间的差异，从各个接收器300所检测的信号的眼白可能彼此不同。下面将参照图9和图10进行更详细地描述。
图9和图10是图示了根据一些示例实施例(包括图8中所图示的示例实施例)的在接收器300的第一输出端OUT1处所检测的信号的眼白的曲线图。在图9和图10所图示的曲线图中，由于接收器300中包括的第一开关元件M1的特性的差异，眼白可以彼此不同。
首先，根据图9中所图示的本发明构思的一些示例实施例的输出信号相对于第一中间电压VC1的偏差可以为±ΔV1，并且可以定义第一有效周期TV1，接收器300可以在第一有效周期TV1期间生成有效输出数据DOUT。当确定接收器300的操作定时的时钟信号的上升沿或下降沿在第一有效周期TV1期间出现时，接收器300可以准确地生成输出数据。
同时，根据图10所图示的本发明构思的一些示例实施例的输出信号相对于第二中间电压VC2的偏差可以为±ΔV2。参照图10，可以定义第二有效周期TV2，接收器300可在第二有效周期TV2期间使用输出信号生成有效输出数据DOUT。在根据本发明构思的一些示例实施例中，第二有效周期TV2可以短于第一有效周期TV1，并且偏差±ΔV2可以小于偏差±ΔV1。因此，与根据一些示例实施例(包括图9所图示的示例实施例)的输出信号相比，根据一些示例实施例(包括图10所图示的示例实施例)的输出信号可以具有相对较小的眼图波罩(eyemask)。
如参照图8至图10的以上描述，即使在具有相同结构的接收器300通过第一输入端IN1接收相同测试信号VTEST的情况下，由于制造过程期间产生的变化，在第一输出端OUT1处所检测的输出信号的眼白可以是不同的。根据本发明构思的一些示例实施例的存储器件可以将用于生成测试信号VTEST的测试数据与接收器300的输出数据DOUT进行比较，并且根据比较结果调节接收器300的偏移电压、输入到接收器300的参考电压VREF。在一些示例实施例中，输入到接收器300的测试信号VTEST可以是从存储器件中包括的发射器输出的信号。因此，可以通过存储器件本身来调整由于制造过程期间的变化而导致的接收器300之间的差异。
图11是图示了根据本发明构思的一些示例实施例的存储器件的操作的视图。
参照图11，根据本发明构思的一些示例实施例的存储器件400可以包括多个输入/输出引脚410、包括多个接收器RX的接收单元420、包括发射器TX的发送单元430、控制逻辑440、开关单元450等。多个输入/输出引脚410、多个接收器RX、发射器TX和控制逻辑440的操作可以类似于参照图7的上述描述。此外，图11所示的具有与图7所示的元件类似的附图标记的元件将被认为与参考图7所描述的元件相同，因此这里不再重复描述这些元件。
根据图11中所图示的发明构思的一些示例实施例的存储器件400可以包括开关单元450，该开关单元450包括第一开关元件SW1和第二开关元件SW2。第一开关元件SW1可以连接在多个接收器RX中的每个的第一输入端RXi1与输入/输出引脚410之间。同时，第二开关元件SW2可以连接(例如，耦接)在多个接收器RX中的每个的第一输入端RXi1和发射器TX的输出端TXo之间。也就是说，存储器件400可以包括多个开关元件SW1，开关元件SW1分别连接在多个接收器RX的各自单独的第一输入端RXi1和多个输入/输出引脚410中的相应的各个单独的输入/输出引脚410之间。接收器RX的第一输入端RXi1可以耦接到各个单独的输入/输出引脚410和发射器TX的输出端TXo。
第一开关元件SW1可以连接在多个接收器RX中的每个的第一输入端与输入/输出引脚410之间。存储器封装体可以包括多个如图11图示的存储器件400，并且被包括在存储器封装体中的存储器件可以彼此共用输入/输出引脚410。当存储器封装体中包括的其他存储器件与存储器件400一起对接收器执行调整操作时，可以关断第一开关元件SW1以最小化其他存储器件的接收器调整操作对存储器件400的影响。也就是说，控制逻辑440可以被配置为基于控制多个第一开关元件SW1中的每个第一开关元件SW1的开/关(例如，选择性地接通或关断)来选择多个接收器RX中的要调整的至少一个接收器RX。
控制逻辑440可以依次调整多个接收器RX，同时依次接通连接在多个接收器RX中的每个和发射器TX之间的第二开关元件SW2。即，在仅接通连接至多个接收器RX中的某一个的第二开关元件SW2并且关断所有其他剩余的第二开关元件SW2的情况下，控制逻辑440可以调整被连接至接通的第二开关元件SW2的接收器RX。
以这种方式，控制逻辑440可以单独地调整多个接收器RX中的每个并且使在多个接收器RX之间可能发生的干扰最小化。在本发明构思的一些示例实施例中，控制逻辑440可以参考已经调整的接收器RX的偏移、电源电压、电压增益、参考电压VREF等来调整其他接收器RX。
图12、图13和图14是图示了根据本发明构思的一些示例实施例的存储器封装体的操作的视图。图12、图13和图14中所示的具有与图7所示的元件类似的附图标记的元件可以被认为与参考图7所描述的元件相同，因此这里不再重复描述这些元件。
首先，参照图12，根据本发明构思的一些示例实施例的存储器封装体500可以包括多个存储器件MD1至MD3。多个存储器件MD1至MD3可以以主/从方式操作，并且可以具有相似的结构。在下文中，出于描述的目的，假设第一存储器件MD1作为主存储器件操作(例如，可以是主存储器件)并且第二存储器件MD2和第三存储器件MD3作为从存储器件操作(例如，可以是从存储器件)，其中主存储器件MD1和多个从存储器件MD2和MD3共用输入/输出引脚510。
第一存储器件MD1可以包括接收单元520(包括多个接收器RX)、发送单元530(包括发射器TX)和控制逻辑540。多个接收器RX中的每个可以包括连接至多个输入/输出引脚510中的一个的第一输入端。多个接收器RX、发射器TX和控制逻辑540的操作可以类似于参考图7和图11描述的操作。
在一些示例实施例(包括图12中所示的示例实施例)中，多个存储器件MD1至MD3可以共用输入/输出引脚510。因此，当第一存储器件MD1正在检测接收单元520的多个接收器RX的容限并调整所述多个接收器RX时，其他存储器件MD2、MD3可能受到影响。
为了解决该问题，在本发明构思的一些示例实施例中，作为主存储器件操作的第一存储器件MD1可以控制其他存储器件MD2和MD3的操作。例如，当第一存储器件MD1在测试过程期间正在调整多个接收器RX时，其他存储器件MD2和MD3可以等待而不调整接收器。在完成对所述多个接收器RX的调整之后，第一存储器件MD1可以控制其他存储器件MD2和MD3中的任何一个来调整接收器。
参照图13，根据本发明构思的一些示例实施例的存储器封装体600可以包括输入/输出引脚610和多个存储器件MD1、MD2、MD3和MD4。类似于上述图12的情况，共享输入/输出引脚610的多个存储器件MD1至MD4可以以主/从方式操作。在下文中，为了解释的目的，假设第一存储器件MD1作为主存储器件操作，并且第二存储器件到第四存储器件MD2-MD4作为从存储器件操作。
多个存储器件MD1至MD4可以在被设置为主存储器件的第一存储器件MD1的控制下依次自行调整接收器。由于多个存储器件MD1至MD4共用输入/输出引脚610，若多个存储器件MD1至MD4中的两个或更多个同时调整接收器，则可能发生干扰并且不能精确地调整接收器。为了解决该问题，多个存储器件MD2至MD4可以在第一存储器件MD1的控制下依次调整接收器。被设置为主存储器件的第一存储器件MD1可以控制存储器件MD1至MD4依次调节存储器件MD1至MD4的接收器RX的参数(例如，偏移、电压增益、电源电压、参考电压或其某些组合等)。
第一存储器件MD1可以经由多条数据总线601、602、603、604和605与第二存储器件MD2至第四存储器件MD4通信。例如，第一数据总线601可以为指示分别包括在多个存储器件MD1至MD4中的接收器是否被调整的总线。第二数据总线602可以是中断总线。同时，第三数据总线603至第五数据总线605可以是用于第一存储器件MD1将控制命令发送到其他存储器件MD2至MD4中的每个的总线。
在本发明构思的一些示例实施例中，第一存储器件MD1可以控制第二存储器件MD2至第四存储器件MD4中的任何一个，以调整通过第三数据总线603至第五数据总线605的接收。当第一存储器件MD1经由第三数据总线603向第二存储器件MD2传送接收器调整命令时，第二存储器件MD2可以确定第二数据总线602(中断总线)是否具有逻辑值，并随后开始调整接收器。在本发明构思的一些示例实施例中，当第二数据总线602具有高逻辑值时，即使在已接收到接收器调整命令的情况下，第二存储器件MD2也不会调整接收器。
同时，当调整接收器时，第二存储器件MD2可以保持第一数据总线601在低逻辑值。第一存储器件MD1可以参考第一数据总线601的逻辑值确定第二存储器件MD2的接收器调整是否已经完成。
当第二存储器件MD2的接收器调整被完成时，第二存储器件MD2可以将第一数据总线601改变为高逻辑值。当第一数据总线601变为高逻辑值时，第一存储器件MD1可以确定第二存储器件MD2的接收器调整已经完成，并且控制其他存储器件MD3和MD4中的任何一个来调整接收器。在下文中将参照图14来更详细地描述存储器封装体600的操作。
图14是提供来图示根据本发明构思的一些示例实施例的存储器封装体的操作的流程图。在下文中，出于描述的目的，假设第一存储器件MD1是主存储器件，并且第二存储器件MD2到第四存储器件MD4是从存储器件，如上面图13所述的情况。
参照图14，根据本发明构思的一些示例实施例的存储器件的操作可以在操作S10中由第一存储器件MD1检查测试模式开始。测试模式可以是在制造存储器封装体600之后用于执行一种验证过程的模式。在本发明构思的一些示例实施例中，当第二数据总线602(中断总线)具有低逻辑值时，第一存储器件MD1可以进入测试模式。
在操作S11中，第一存储器件MD1可以生成接收器调整命令并将接收器调整命令发送到第二存储器件MD2到第四存储器件MD4(从存储器件)中的任何一个。出于描述的目的，假设第二存储器件MD2接收接收器调整命令。
第二存储器件MD2可以在操作S12中检测第二数据总线602(中断总线)的值，并且在操作S13中确定第二数据总线602的值是否是低逻辑值。若在操作S13中确定第二数据总线602的值是低逻辑值，则第二存储器件MD2可以在操作S14中通过调节每个接收器的参数(诸如偏移、电源电压、电压增益等)中的至少一个来调整接收器。同时，若在操作S13中确定第二数据总线602的值是高逻辑值，则第二存储器件MD2可以在操作S15中停止接收器调整。
第二存储器件MD2可以在操作S16中确定接收器调整是否完成。第二存储器件MD2可以同时或依次调整多个接收器。当完成了多个接收器的调整时，在操作S17中，第二存储器件MD2可以更新第一数据总线601(指示接收器调整状态的总线)的值。例如，在完成了接收器调整之后，第二存储器件MD2可以将第一数据总线601的值设置为高逻辑值，从而通知第一存储器件MD1(主存储器件)接收器调整已经被完成。
图15是提供来图示根据本发明构思的一些示例实施例的存储器封装体的操作的视图。
参考图15，根据本发明构思的一些示例实施例的存储器封装体700可以包括多个存储器件MD1至MD3。多个存储器件MD1至MD3彼此可以具有相似的结构。第一存储器件MD1可以包括第一输入端分别连接至多个输入/输出引脚710的多个接收器RX、用于输出测试信号的发射器TX、控制逻辑740等。接收单元720中可以包括多个接收器RX，并且发送单元730中可以包括发射器TX。多个接收器RX，发射器TX和控制逻辑740的操作可以类似于在上面参考图7、图11和图12进行的描述。图15中所示的具有与图7所示的元件类似的附图标记的元件可以被认为与参考图7所描述的元件相同，因此这里不再重复描述这些元件。
根据图15中所示的发明构思的一些示例实施例的存储器封装体700中包括的存储器件MD1至MD3中的每个可以包括开关单元750。开关单元750可以包括连接在多个接收器RX的第一输入端和多个输入/输出引脚710之间的第一开关元件SW1。
在本发明构思的一些示例实施例中，在用于调节多个接收器RX中的每个的偏移等的测试模式中，在多个存储器件MD1至MD3中包括的第一开关元件SW1可以被全部关断。通过关断在多个存储器件MD1至MD3中包括的所有第一开关元件SW1，可以去除由于多个存储器件MD1至MD3中的每个中包括的接收器RX共用输入/输出引脚710所产生的干扰。因此，在根据一些示例实施例(包括图15中所图示的示例实施例)的存储器封装体700中，多个存储器件MD1至MD3中的每个可以同时调整接收器RX，从而提高测试过程的效率。例如，存储器件MD1至MD3可以同时调整存储器件MD1至MD3的接收器RX的参数(例如，偏移、电压增益、电源电压、参考电压、其某种组合等)。因此，可以提高存储器件和/或包括存储器件的电子设备(如，计算设备)的操作性能和/或效率(如，功能)。
图16是示意性地图示了根据本发明构思的一些示例实施例的包括存储器件的电子设备的视图。
根据一些示例实施例(包括图16中图示的示例实施例)的电子设备1000可以包括显示器1010、通信单元1020、存储器1030、端口1040、处理器1050等。诸如显示器1010、通信单元1020、存储器1030、端口1040、处理器1050等的组件可以经由总线1060彼此通信。除了上述组件之外，电子设备1000还可以包括电源设备、传感器设备、各种输入/输出设备等。
处理器1050可以执行特定操作、指令、任务等。处理器1050可以是中央处理单元(CPU)、微处理器单元(MCU)、应用处理器(AP)等，并且可以与诸如显示器1010、通信单元1020、存储器1030、端口1040等的其他组件通信。
在一些示例实施例(包括图16所图示的示例实施例)中，存储器1030可以被提供为单个存储器件或者被提供为包括多个存储器件的存储器封装体的形式。存储器1030可以遵循参照图1至图15进行描述的本发明构思的各种示例实施例。
根据本发明构思的一些示例实施例，存储器件本身可以使用在制造过程期间写入存储器件的测试数据来调整多个接收器，而不需要与主机交互工作。通过调整多个接收器，可以优化存储器件的输入/输出特性。在一些示例实施例中，在多个存储器件被包括在单个存储器封装体中的情况下，由于可以不需要与主机交互工作，所以多个存储器件可以同时调整接收器。因此，可以提高存储器件的制造过程的生产率。因此，可以提高改进质量的存储器件的制造效率，从而提供具有改进的操作性能和/或效率(例如，功能)的存储器件和/或包括上述存储器件的电子设备(例如，计算设备)。
本发明构思的各种有利的优点和效果不限于上述描述，并且在描述本发明构思的特定示例实施例的过程中可以更容易理解本发明构思的优点和效果。
虽然上面已经示出和描述了示例实施例，但是对本领域的技术人员明显的是，在不脱离所附权利要求限定的本发明构思的范围的情况下，可以进行各种修改和变化。

Claims (20)

1.一种存储器件，包括
多个存储体，所述多个存储体中的每个存储体包括存储模块阵列、行译码器和列译码器；所述存储模块阵列具有多个存储单元，所述行译码器选择连接到所述多个存储单元的字线中的至少一条字线，所述列译码器选择连接到所述多个存储单元的位线中的的至少一条位线，并且所述多个存储单元中的每个存储单元包括电容器和晶体管；
多个接收器，所述多个接收器中的每个接收器包括第一输入端，所述第一输入端耦接至多个输入/输出引脚中的一个引脚；
发射器，所述发射器的输出端耦接至所述多个接收器的所述第一输入端；以及
控制电路，所述控制电路被配置为，
控制所述发射器输出特定测试信号，
其中所述多个接收器均被配置为基于从所述发射器接收的所述特定测试信号生成输出数据，
其中所述控制电路还被配置为基于由所述多个接收器生成的并且在所述控制电路处从所述多个接收器接收到的所述输出数据，调整所述多个接收器。
2.根据权利要求1所述的存储器件，其中，
所述特定测试信号是基于特定测试数据生成的。
3.根据权利要求2所述的存储器件，其中，
所述控制电路被配置为基于将由所述多个接收器生成的输出数据与所述特定测试数据进行比较，调整所述多个接收器中的至少一个接收器。
4.根据权利要求2所述的存储器件，其中，
所述测试数据包括多条不同的测试数据，以及，
所述控制电路被配置为基于选择所述多条不同的测试数据中的任何一条测试数据，并且输入与所选的一条测试数据相对应的信号作为所述特定测试信号，来控制所述发射器输出所述特定测试信号。
5.根据权利要求1所述的存储器件，其中，
所述控制电路被配置为调节下面中的至少一个：
所述多个接收器中的每个接收器的偏移，
所述多个接收器中的每个接收器的电压增益，
所述多个接收器中的每个接收器的电源电压，或
被输入到所述多个接收器中的每个接收器的参考电压。
6.根据权利要求5所述的存储器件，其中，
所述多个接收器中的每个接收器包括第二输入端，所述第二输入端被配置为接收参考电压，并且所述第二输入端与第一输入端不同。
7.根据权利要求5所述的存储器件，其中，
所述多个接收器被与时钟信号同步，以基于将所述特定测试信号和所述参考电压进行比较，来生成所述输出数据。
8.根据权利要求1所述的存储器件，其中，
所述多个接收器包括第一接收器和第二接收器，以及
所述控制电路被配置为：
基于所述第一接收器生成的输出数据调整所述第一接收器，以及
基于所述第一接收器的输入/输出特性以及所述第二接收器生成的输出数据，调整所述第二接收器。
9.根据权利要求1所述的存储器件，还包括：
多个开关元件，所述多个开关元件耦接在所述多个接收器的各自单独的第一输入端和所述多个输入/输出引脚中的相应的各个单独的输入/输出引脚之间。
10.根据权利要求9所述的存储器件，其中，
所述控制电路被配置为基于所述多个开关元件中的每个开关元件的选择性接通或关断，从所述多个接收器中选择至少一个要调节的接收器。
11.根据权利要求1所述的存储器件，其中，
所述发射器包括第一发射器和第二发射器，所述第一发射器被配置为输出所述特定测试信号，所述第二发射器被配置为将信号输出到耦接至所述多个输入/输出引脚的外部主机。
12.根据权利要求1所述的存储器件，其中，
所述控制电路被配置为同时调整所述多个接收器中的至少两个接收器。
13.根据权利要求1所述的存储器件，其中，
所述控制电路被配置为依次调整所述多个接收器。
14.根据权利要求1所述的存储器件，其中，
所述控制电路包括：
输入/输出特性检测单元，所述输入/输出特性检测单元被配置为基于所述多个接收器中的每个接收器生成的输出数据，检测所述多个接收器中的每个接收器的输入/输出特性；以及
接收器调整单元，所述接收器调整单元被配置为基于所述输入/输出特性，调整所述多个接收器中的至少一个接收器。
15.一种存储器件，包括：
多个存储体，所述多个存储体中的每个存储体包括存储模块阵列、行译码器和列译码器；所述存储模块阵列具有多个存储单元，所述行译码器选择连接到所述多个存储单元的字线中的至少一条字线，所述列译码器选择连接到所述多个存储单元的位线中的至少一条位线，并且所述多个存储单元中的每个存储单元包括电容器和晶体管；
发射器，所述发射器被配置为输出特定测试信号；
接收器，所述接收器包括：
第一输入端，所述第一输入端耦接至输入/输出引脚和所述发射器的输出端，以及
第二输入端，所述第二输入端被配置为接收参考电压，
其中所述接收器被配置为基于通过所述第一输入端接收的所述特定测试信号，生成输出数据；以及
控制电路，所述控制电路被配置为基于所述输出数据调节所述接收器的偏移。
16.一种存储器封装体，包括：
封装基板，所述封装基板具有多个输入/输出引脚；以及
位于所述封装基板上的多个存储器件，所述多个存储器件被配置为共享所述多个输入/输出引脚，所述多个存储器件中的每个存储器件包括：
多个存储体，所述多个存储体中的每个存储体包括存储模块阵列、行译码器和列译码器；所述存储模块阵列具有多个存储单元，所述行译码器选择连接到所述多个存储单元的字线中的至少一条字线，所述列译码器选择连接到所述多个存储单元的位线中的至少一条位线，并且所述多个存储单元中的每个存储单元包括电容器和晶体管；
多个接收器，所述多个接收器耦接至所述多个输入/输出引脚，
发射器，所述发射器被配置为将特定测试信号输出到所述多个接收器中的至少一个接收器，以及
控制电路，所述控制电路被配置为基于在所述控制电路处从所述至少一个接收器接收的输出数据调节所述至少一个接收器的参数，所述输出数据由所述至少一个接收器基于所述至少一个接收器接收到的所述特定测试信号生成。
17.根据权利要求16所述的存储器封装体，其中，
所述多个存储器件包括主存储器件和多个从存储器件，所述主存储器件和所述多个从存储器件共享所述多个输入/输出引脚。
18.根据权利要求17所述的存储器封装体，其中，
所述主存储器件被配置为控制所述多个从存储器件以依次调节所述多个从存储器件的所述多个接收器的参数。
19.根据权利要求16所述的存储器封装体，其中，
所述多个存储器件被配置为同时调整所述多个存储器件的所述多个接收器的参数。
20.根据权利要求16所述的存储器封装体，其中，
所述多个存储器件被堆叠在所述封装基板上。
CN201811329362.XA 2018-01-19 2018-11-09 存储器件和存储器封装体 Active CN110060715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180007001A KR102401182B1 (ko) 2018-01-19 2018-01-19 메모리 장치 및 메모리 패키지
KR10-2018-0007001 2018-01-19

Publications (2)

Publication Number Publication Date
CN110060715A true CN110060715A (zh) 2019-07-26
CN110060715B CN110060715B (zh) 2024-05-10

Family

ID=67299320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811329362.XA Active CN110060715B (zh) 2018-01-19 2018-11-09 存储器件和存储器封装体

Country Status (3)

Country Link
US (1) US10573401B2 (zh)
KR (1) KR102401182B1 (zh)
CN (1) CN110060715B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955923A (zh) * 2020-02-20 2020-04-03 深圳市芯天下技术有限公司 具备安全认证功能的串口NorFlash

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230129949A1 (en) * 2021-10-27 2023-04-27 Samsung Electronics Co., Ltd. Memory device performing offset calibration and operating method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252805B1 (en) * 1999-05-04 2001-06-26 Samsung Electronics Co., Ltd. Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode
CN1414564A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 可实现高密度化或高性能化的半导体存储器
CN1538698A (zh) * 2003-04-18 2004-10-20 ���ǵ�����ʽ���� 存储器接口系统
KR20120009556A (ko) * 2010-07-19 2012-02-02 삼성전자주식회사 수신 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈
US20150002408A1 (en) * 2013-06-28 2015-01-01 Christopher P. Mozak I/o driver transmit swing control
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
US20170287535A1 (en) * 2016-03-31 2017-10-05 Samsung Electronics Co., Ltd. Method and circuit for self-training of a reference voltage and memory system including the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311260B2 (ja) * 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
JPH10261948A (ja) 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JP2001118399A (ja) * 1999-10-20 2001-04-27 Mitsubishi Electric Corp 半導体集積回路装置
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
US6724329B2 (en) 2002-04-24 2004-04-20 Intel Corporation Decision feedback equalization employing a lookup table
US7194559B2 (en) 2002-08-29 2007-03-20 Intel Corporation Slave I/O driver calibration using error-nulling master reference
JP2004152027A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法
KR100558492B1 (ko) * 2003-11-14 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
US7818638B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Systems and devices including memory with built-in self test and methods of making and using the same
JP2011081893A (ja) 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
KR101046272B1 (ko) 2010-01-29 2011-07-04 주식회사 하이닉스반도체 반도체 장치
KR101110820B1 (ko) 2010-05-28 2012-02-27 주식회사 하이닉스반도체 슬레이브 장치, 마스터 장치와 슬레이브 장치를 포함하는 시스템 및 동작방법, 칩 패키지
US8509011B2 (en) 2011-04-25 2013-08-13 Micron Technology, Inc. Command paths, apparatuses, memories, and methods for providing internal commands to a data path
US8692561B2 (en) 2011-08-11 2014-04-08 International Business Machines Corporation Implementing chip to chip calibration within a TSV stack
KR101911059B1 (ko) * 2011-10-18 2018-10-24 삼성전자주식회사 Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
US9679664B2 (en) * 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
KR20130096493A (ko) * 2012-02-22 2013-08-30 삼성전자주식회사 반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법
KR102081565B1 (ko) * 2013-10-07 2020-02-26 삼성전자 주식회사 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
KR102100709B1 (ko) 2013-11-29 2020-04-16 에스케이하이닉스 주식회사 반도체 칩의 스큐를 튜닝하는 반도체 시스템
US20160179113A1 (en) 2014-12-17 2016-06-23 Sandisk Technologies Inc. Temperature Independent Reference Current Generation For Calibration
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US20170123446A1 (en) 2015-10-30 2017-05-04 Sandisk Technologies Inc. On-chip self calibration of io driver impedance for pvt variation using dynamically adjusted internal reference
KR102466964B1 (ko) 2016-02-25 2022-11-15 에스케이하이닉스 주식회사 반도체장치
US10431301B2 (en) * 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252805B1 (en) * 1999-05-04 2001-06-26 Samsung Electronics Co., Ltd. Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode
CN1414564A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 可实现高密度化或高性能化的半导体存储器
CN1538698A (zh) * 2003-04-18 2004-10-20 ���ǵ�����ʽ���� 存储器接口系统
KR20120009556A (ko) * 2010-07-19 2012-02-02 삼성전자주식회사 수신 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈
US20150002408A1 (en) * 2013-06-28 2015-01-01 Christopher P. Mozak I/o driver transmit swing control
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
US20170287535A1 (en) * 2016-03-31 2017-10-05 Samsung Electronics Co., Ltd. Method and circuit for self-training of a reference voltage and memory system including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955923A (zh) * 2020-02-20 2020-04-03 深圳市芯天下技术有限公司 具备安全认证功能的串口NorFlash

Also Published As

Publication number Publication date
KR20190088658A (ko) 2019-07-29
US10573401B2 (en) 2020-02-25
CN110060715B (zh) 2024-05-10
US20190228832A1 (en) 2019-07-25
KR102401182B1 (ko) 2022-05-24

Similar Documents

Publication Publication Date Title
US10013341B2 (en) Semiconductor memory device having rank interleaving operation in memory module
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US10438650B1 (en) Memory device with a signal control mechanism
US7965531B2 (en) Memory module and memory device
CN1722306B (zh) 测试存储器模块和存储器模块的中心单元的方法
CN109378023A (zh) 用于执行内部处理的存储器设备及其操作方法
CN106782665A (zh) 层叠存储器件及包括其的半导体存储系统
CN106021146A (zh) 半导体存储器件、存储器系统和操作存储器系统的方法
CN104916308B (zh) 半导体器件
US11688448B2 (en) Digit line management for a memory array
US9837137B2 (en) Semiconductor device
CN110060715A (zh) 存储器件和存储器封装体
US11868650B2 (en) Apparatus with combinational access mechanism and methods for operating the same
TWI475566B (zh) 具有減少為測試操作頻道之數量的半導體記憶裝置
US10896703B2 (en) Memory device with an input signal management mechanism
US20230205712A1 (en) Memory devices with multiple pseudo-channels
US9431087B2 (en) Multi-channel self refresh device
CN110390978A (zh) 半导体器件和包括该半导体器件的存储器模块
US20220148638A1 (en) Apparatus with data-rate-based voltage control mechanism and methods for operating the same
CN113220601A (zh) 传输小摆幅数据信号的存储器装置及其操作方法
US20210065763A1 (en) Word line timing management
KR102236739B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US20240029767A1 (en) Apparatus with timing control of array events
US20230410871A1 (en) VOLTAGE MANAGEMENT FOR IMPROVED tRP TIMING FOR FeRAM DEVICES
US11934654B2 (en) Memory device having hidden refresh

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant