CN106021146A - 半导体存储器件、存储器系统和操作存储器系统的方法 - Google Patents
半导体存储器件、存储器系统和操作存储器系统的方法 Download PDFInfo
- Publication number
- CN106021146A CN106021146A CN201610187228.5A CN201610187228A CN106021146A CN 106021146 A CN106021146 A CN 106021146A CN 201610187228 A CN201610187228 A CN 201610187228A CN 106021146 A CN106021146 A CN 106021146A
- Authority
- CN
- China
- Prior art keywords
- memory device
- storage devices
- primary storage
- memory
- backward channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
Abstract
公开了半导体存储器件、存储器系统和操作存储器系统的方法。如下提供一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到多个存储器件的通道的方法。由存储器件从存储器控制器接收存储器命令。由主存储器件生成并且输出内部命令。由从存储器件接收内部命令。通过后向通道总线发送内部命令到从存储器件。
Description
相关申请的交叉引用
本申请要求于2015年3月30日在韩国知识产权局提交的10-2015-0044626号韩国专利申请的优先权以及在2015年7月30日提交的10-2015-0108351号韩国专利申请，其内容通过引用的方式全部并入此处。
技术领域
本发明构思涉及用于共享存储器间(inter-memory)命令和信息的半导体存储器件、包括该半导体存储器件的存储器系统和操作该存储器系统的方法。
背景技术
半导体存储器件包括非易失性存储器件和易失性存储器件。为了提高存储容量或者带宽，例如，在模块中共同使用两个或更多个存储器。存储器通过数据通道和命令/地址通道耦合到存储器控制器。每个存储器通过数据通道和命令通道与存储器控制器通信。
发明内容
根据本发明构思的示范性实施例，如下提供一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到多个存储器件的通道的方法。由存储器件从存储器控制器接收存储器命令。由主存储器件生成并且输出内部命令。由从存储器件接收内部命令。通过后向通道总线发送内部命令到从存储器件。
根据本发明构思的示范性实施例，如下提供一种操作包括主存储器件和从存储器件的存储器件以及将主存储器件耦合到从存储器件的后向通道总线的方法。由主存储器件生成第一器件信息。由从存储器件生成第二器件信息。由主存储器件选择并且输出第一器件信息和第二器件信息中的至少一个到存储器控制器。
根据本发明构思的示范性实施例，如下提供一种操作包括主存储器件和从存储器件的存储器件以及将主存储器件耦合到从存储器件的后向通道总线的方法。由主存储器件和从存储器件中的每一个生成器件信息。由主存储器件选择器件信息中的至少一个。基于器件信息中的至少一个由主存储器件生成内部命令。对主存储器件和从存储器件中基本上同时地执行内部命令。
根据本发明构思的示范性实施例，一种存储器模块包括主存储器件、从存储器件、第一命令通道和第二命令通道。由主存储器件和从存储器件共享第一命令通道。主存储器件和从存储器件通过第一命令通道从存储器控制器接收第一命令。第二通道将主存储器件电耦合到从存储器件。从存储器件接收从主存储器件生成并且输出的第二命令。主存储器件和从存储器件基本上同时地执行第二命令。
根据本发明构思的示范性实施例，一种半导体存储器件包括存储器核、命令解码器、后向通道命令接口和控制逻辑。存储器核包括用于存储数据的存储器区块(BANK)。命令解码器解释从存储器控制器接收到的命令。控制逻辑耦合到命令解码器和后向通道命令接口。控制逻辑执行经解释的命令，如果半导体存储器件被设置为主存储器件则生成并且向外部输出后向通道命令或者如果半导体存储器件被设置为从存储器件则执行从后向通道命令接口接收到的后向通道命令。后向通道命令通过后向通道命令接口向外部输出。
附图说明
本发明构思的这些及其他特征将通过参考附图详细描述其示范性实施例而变得更加明显，附图中：
图1是根据本发明构思的示范性实施例的存储器系统的示意图；
图2是根据本发明构思的其它实施例的存储器系统的示意图；
图3是图2的存储器系统的修改的例子的示意图；
图4是根据本发明构思的另外其它实施例的存储器系统的示意图；
图5是图4的存储器系统的修改的例子的示意图；
图6是根据本发明构思的另外其他的实施例的存储器系统的示意图；
图7是图6的存储器系统的修改的例子的示意图；
图8是根据本发明构思的另外其它实施例的存储器系统的示意图；
图9是根据本发明构思的示范性实施例的在图1至图8的存储器系统位于存储器件的图；
图10是根据本发明构思的其它实施例的在图1至图8的存储器系统中的存储器件的图；
图11是示出根据本发明构思的示范性实施例的存储器系统的操作的时序图；
图12是示出根据本发明构思的其它实施例的存储器系统的操作的时序图；
图13是示出根据本发明构思的另外其它实施例的存储器系统的操作的时序图；
图14是示出根据本发明构思的更多实施例的存储器系统的操作的时序图；
图15是示出根据本发明构思的更多实施例的存储器系统的图；
图16是示出根据本发明构思的示范性实施例的、包括存储器模块的计算机系统的图；
图17是示出根据本发明构思的其它实施例的、包括存储器模块的计算机系统的框图；
图18是示出根据本发明构思的另外其它实施例的、包括存储器模块的计算机系统的框图；
图19是示出根据本发明构思的另外其他的实施例的、包括存储器模块的计算机系统的框图；
图20是根据本发明构思的示范性实施例的包括存储器模块的多芯片封装的示意图；以及
图21是图20的多芯片封装的例子的三维示意图。
具体实施方式
下面将参照附图详细描述发明构思的示范性实施例。但是，本发明构思可以以许多不同的形式具体实现，并且不应该视为局限于这里阐述的实施例。在附图中，层和区域的厚度为了清楚而可能夸大。还将理解的是，当元件称为在另一元件或者衬底“上”时，它可以直接在其它元件或者衬底上，或者也可以存在居间元件。还将理解的是，当元件称为“耦合到”或“连接到”另一元件时，它可以直接耦合到或者连接到其它元件，或者也可以存在居间元件。相似的参考标记贯穿说明书和附图可以指代相似的元件。
图1是根据本发明构思的示范性实施例的存储器系统10的示意图。存储器系统10包括存储器模块100A和存储器控制器200。存储器模块100A包括多个半导体存储器件110-1至110-4。存储器模块100A可以具体体现为单列直插式存储器模块(single in-line memory module，SIMM)或者双列直插式存储器模块(dual in-line memory module，DIMM)，但是本发明构思不限制于此。为了描述的方便起见，图1至图8的存储器模块100A至存储器模块100C中的每一个包括四个存储器件110-1至110-4。根据本发明构思的存储器模块的存储器件的数目可以改变。
存储器系统10还包括存储器控制器200与存储器件110-1至110-4之间的数据总线120和存储器控制器200与存储器件110-1至110-4之间的命令总线130(在下文中，称为外部命令总线)。
存储器件110-1至110-4中的每一个可以是动态随机存取存储器(DRAM)。存储器件110-1至110-4可以通过外部命令总线130从存储器控制器200接收命令/地址(CA)信息。CA信息可以包括外部命令ECMD和地址信息ADD。外部命令总线130可以是从存储器控制器200发送地址信息ADD和外部命令ECMD到存储器件110-1至110-4的单向总线。
数据总线120可以是双向总线。例如，存储器件110-1至110-4通过数据总线120向存储器控制器200发送和从存储器控制器200接收数据信号DQ和数据选通信号DQS。
数据总线120和外部命令总线130用于存储器控制器200与存储器件110-1至110-4之间的通信。数据总线120和外部命令总线130不用于存储器件110-1至110-4之间的通信。
存储器控制器200可以控制存储器模块100A执行读操作和/或写操作。存储器控制器200可以实现为单个芯片。在示范性实施例中，存储器控制器200可以用诸如应用处理器这样的逻辑芯片封装。在示范性实施例中，存储器控制器200可以集成地制造为应用处理器或者片上系统的一部分。
存储器件110-1至110-4可以使用存储器间总线互相通信，存储器间总线可以称为后向通道总线(back channel bus)BCH或者140。例如，存储器件110-1至110-4中的至少一个可以通过后向通道总线BCH发送内部命令和/或器件信息到其它存储器件。如果最左边的存储器件110-1被设置为主存储器件，则主存储器件110-1生成内部命令，使用后向通道总线BCH输出内部命令到其它存储器件110-2至110-4。在这种情况下，其它存储器件110-2至110-4被设置为从存储器件。
每个存储器件可以生成器件信息。如果存储器件110-1被设置为主存储器件并且如果其它存储器件110-2至110-4被设置为从存储器件，则从存储器件的器件信息使用后向通道总线140被输出到主存储器件110-1。例如，器件信息可以包括器件温度或者指示在预定时间内被最频繁访问的区块的区块信息。
在示范性实施例中，后向通道总线140与布置在存储器控制器200与存储器件110-1至110-4之间的总线120和130单独地提供。可替换地，总线120和130可以充当后向通道总线。后向通道总线140可以包括传递存储器间命令(在下文中，称为“后向通道命令”)的后向通道命令总线以及传递存储器间数据(在下文中，称为“后向通道数据”)的后向通道数据总线。后向通道命令总线以及后向通道数据总线可以单独地实现或者可以集成为单个总线。后向通道总线140也可以包括传递存储器间时钟信号(在下文中，称为“后向通道时钟信号”)的后向通道时钟总线。后向通道总线140的连接方法和结构可以变化并且稍后将参考图2至图7详细描述。
图2是根据本发明构思的示范性实施例的存储器系统10A的示意图。图2的存储器系统10A的结构和操作类似于图1的存储器系统10的结构和操作，并且因此，描述将重点放在与存储器系统10的差别上。
存储器系统10A包括存储器件110-1A至110-4A通过其互相通信的后向通道命令总线145和后向通道数据总线150。除了后向通道命令总线145和后向通道数据总线150之外，存储器系统10A还包括连接在存储器控制器200与存储器件110-1A至110-4A之间的外部命令总线130和数据总线120。后向通道命令总线140和后向通道数据总线150专用于存储器件110-1A至110-4A之间的通信。外部命令总线130和数据总线120专用于存储器控制器200与存储器件110-1A至110-4A之间的通信。
后向通道命令总线145被连接以使得存储器件110-1A至110-4A当中的两个存储器件(例如，110-1A和110-2A)可以互相直接通信。例如，如果存储器件110-1A被设置为主存储器件，则主存储器件110-1A可以使用后向通道命令总线145广播后向通道命令BCMD到其它存储器件110-2A至110-4A。在这种情况下，其它存储器件110-2A至110-4B被设置为从存储器件。最左边的存储器件110-1A被设置为生成并且输出后向通道命令BCMD的主存储器件，其它存储器件被设置为接收并且执行后向通道命令BCMD的从存储器件。本发明构思不限制于此。存储器件110-1A至110-4A当中任一存储器件可以设置为主存储器件，并且其它存储器件可以设置为从存储器件。
为了描述的方便起见，在下文中假设第一存储器件110-1A是主存储器件并且第二存储器件110-2A至第四存储器件110-4A是从存储器件。
主存储器件110-1A可以生成后向通道命令BCMD并且发送后向通道命令BCMD到从存储器件110-2A至110-4A。从存储器件110-2A至110-4A接收并且执行后向通道命令BCMD。例如，主存储器件110-1A和从存储器件110-2A至110-4A可以响应于后向通道命令BCMD操作。在示范性实施例中，主存储器件110-1A和从存储器件110-2A至110-4A可以基本上同时地执行后向通道命令BCMD。在示范性实施例中，从存储器件110-2A至110-4A可以通过后向通道命令总线145发送后向通道命令BCMD的确认ACK到主存储器件110-1A。确认ACK包括指示后向通道命令BCMD已经完成的信息或者指示未能完成后向通道命令BCMD的信息(例如，错误或者故障信息)。
从存储器件还可以将其自己的器件信息通过后向通道数据总线150发送到主存储器件。器件信息可以称为后向通道数据BDAT。例如，后向通道数据BDAT可以包括存储在从存储器件110-2A至110-4A中的数据，或者由从存储器件110-2A至110-4A在内部检测到的信息。在示范性实施例中，后向通道数据BDAT可以包括温度信息或者指示预定时间内最频繁访问的区块的区块信息。
主存储器件和从存储器件可以具有相同的组成要素和内部电路结构。例如，存储器件110-1至110-4可以是相同的存储器件。在这种情况下，存储器件110-1A至110-4A中的至少一个可以设置为主存储器件并且其它存储器件可以由生产商或者用户以各种方式设置为从存储器件。例如，第一存储器件110-1A可以通过连接引脚(pin)110-1A-1到电源电压VCC被设置为主存储器件，并且第二存储器件110-2A至第四存储器件110-4A可以通过连接从存储器件110-2A至110-4A的引脚110-2A-1至110-4A-1到地电压GND被设置为从存储器件。可替换地，通过对模式寄存器110-1A-2至110-4A-2编程为预定值来设置存储器件是主存储器件还是从存储器件。在这种情况下，主存储器件110-1A的模式寄存器110-1A-2被设置为第一值，从存储器件110-2A至110-4A的模式寄存器110-2A-2至110-4A-2被设置为第二值。
可替换地，存储器件110-1A至110-4A不设置为主存储器件或者从存储器件。例如，存储器件110-1A至110-4A中的每一个可以在必要时或者响应于请求而发送后向通道命令BCMD和/或后向通道数据BDAT到其它存储器件。
可替换地，主存储器件可以不同于从存储器件。
图3是根据本发明构思的示范性实施例的存储器系统的示意图。图3的存储器系统10A'的结构和操作类似于图2的存储器系统10A的结构和操作，并且因此，描述将重点放在与存储器系统10A的差别上。
存储器系统10A'包括后向通道命令总线145、后向通道数据总线150和后向通道时钟总线155。与图2的存储器系统10A相比，图3的存储器系统10A'还包括后向通道时钟总线155。后向通道时钟信号BCLK可以通过后向通道时钟总线155在存储器件110-1A至110-4A当中分配。例如，主存储器件110-1A可以使用后向通道时钟总线155生成并且分配后向通道时钟信号BCLK到从存储器件110-2A至110-4A。
存储器件110-1A至110-4A从存储器控制器200接收外部时钟信号ECLK。存储器控制器200可以与外部时钟信号ECLK同步地施加外部命令ECMD到存储器件110-1A至110-4A，并且存储器件110-1A至110-4A可以相对于外部时钟信号ECLK接收从外部命令ECMD。
除了从存储器控制器200发送到存储器件110-1A至110-4A的外部时钟信号ECLK外，后向通道时钟信号BCLK可以用来在存储器件110-1A至110-4A当中同步后向通道命令BCMD和/或后向通道数据BDAT。
主存储器件110-1A可以生成后向通道时钟信号BCLK并且使用后向通道时钟总线155发送后向通道时钟信号BCLK到从存储器件110-2A至110-4A。稍后将参考图13和图14详细描述后向通道时钟信号BCLK。
每个存储器件是主存储器件还是从存储器件可以使用如参考图2描述的引脚连接或者模式寄存器来设置。为了简化附图，图2的引脚110-1A-1至110-4A-1和模式寄存器110-1A-2至110-4A-2被省略。
图4是根据本发明构思的示范性实施例的存储器系统10B的示意图。图4的存储器系统10B的结构和操作类似于图2的存储器系统10A的结构和操作，并且因此，描述将重点放在与存储器系统10A的差别上。为了描述的方便起见，假定第一存储器件110-1B是主存储器件并且其它存储器件110-2B至110-4B是从存储器件。
存储器系统10B包括后向通道总线，其包括两个存储器件之间的存储器间总线161至163以及171至173，用于在存储器件110-1B至110-4B之间通信后向通道命令和确认ACK。后向通道总线是用于两个存储器件之间的通信的专用总线。
除了数据总线120和外部命令总线130之外，图4的存储器系统10B包括单独的存储器间总线161至163以及171至173。存储器间总线161至163以及171至173是用于存储器件110-1B至110-4B之间通信的专用总线。
图2的存储器间总线145和150具有使存储器件110-1A至110-4A当中任意两个存储器件(例如，第一存储器件110-1A和第二存储器件110-2A)能够直接互相通信的结构，但是图4的存储器间总线161至163和171至173具有以链的形式连接存储器件110-1B至110-4B的结构。
例如，存储器间总线161和171可以直接将第一存储器件110-1B和第二存储器件110-2B互相连接。例如，存储器间总线162和172可以直接将第二存储器件110-2B和第三存储器件110-3B互相连接。例如，存储器间总线163和173可以直接将第三存储器件110-3B和第四存储器件110-4B互相连接。
如果存储器间总线161至163和171至173的结构是链的形式，则第一存储器件110-1B与第三存储器件110-3B之间的通信可以通过第二存储器件110-2B进行，并且第一存储器件110-1B与第四存储器件110-4B之间的通信可以通过第二存储器件110-2B和第三存储器件110-3B进行。存储器间总线161至163可以通过存储器件110-1B至110-4B互相连接以传递后向通道命令BCMD。类似地，存储器间总线171至173可以通过存储器件110-1B至110-4B互相连接以传递后向通道数据BDAT。
当主存储器件110-1B发送后向通道命令BCMD到从存储器件110-4B时，后向通道命令BCMD可以经由第二存储器件110-2B和第三存储器件110-3B被发送到第四存储器件110-4B。从存储器件110-4B可以通过第三存储器件110-3B和第二存储器件110-2B发送后向通道命令BCMD的确认ACK到主存储器件110-1B。确认ACK可以以与后向通道命令BCMD的传输路径相反的方向被发送到主存储器件110-1B。
例如，可以使用如上参考图2描述的引脚连接或者模式寄存器设置每个存储器件是主存储器件还是从存储器件。为了简化附图，图2的引脚110-1A-1至110-4A-1和模式寄存器110-1A-2至110-4A-2被省略。
图5是根据本发明构思的示范性实施例的存储器系统10B'的示意图。图5的存储器系统10B'的结构和操作类似于图4的存储器系统10B的结构和操作，并且因此，描述将重点放在与存储器系统10B的差别上。
与图4的存储器系统10B相比较，图5的存储器系统10B'还包括后向通道时钟总线155。后向通道时钟信号BCLK通过后向通道时钟总线155在存储器件110-1B至110-4B当中分配。像图3的后向通道时钟总线155一样，图5的后向通道时钟总线155可以具有将存储器件110-1B至110-4B直接互相连接的结构。但是，后向通道时钟总线155可以具有以链的形式连接存储器件110-1B至110-4B的结构，像图4的后向通道命令总线161至163一样。
在这种情况下，第一存储器件110-1B是主存储器件并且其它存储器件110-2B至110-4B是从存储器件。例如，可以使用如上参考图2描述的引脚连接或者模式寄存器设置每个存储器件是主存储器件还是从存储器件。为了简化附图，图2的引脚110-1A-1至110-4A-1和模式寄存器110-1A-2至110-4A-2被省略。
图6是根据本发明构思的示范性实施例的存储器系统10C的示意图。图6的存储器系统10C的结构和操作类似于图2的存储器系统10A的结构和操作，并且因此，描述将重点放在与存储器系统10A的差别上。为了描述的方便起见，第一存储器件110-1C被设置为主存储器件并且其它存储器件110-2C至110-4C被设置为从存储器件。
图6的存储器系统10C使存储器件110-1C至110-4C能够使用外部命令总线130互相通信。例如，存储器系统10C不包括用于在存储器件110-1C至110-4C之间通信的专用后向通道总线。替代地，存储器系统10C可以在存储器控制器200不访问存储器件110-1C至110-4C的时间段期间使用用于在存储器件之间通信的外部命令总线130。
外部命令总线130既用于存储器件110-1C至110-4C之间的通信，也用于存储器控制器200与存储器件110-1C至110-4C之间的通信。因此，外部命令总线130可以在存储器控制器200不通过外部命令总线130访问存储器件110-1C至110-4C的全部或者部分的时间段期间用作图1存储器间总线140。
主存储器件110-1C可以在存储器控制器200不使用外部命令总线130控制存储器件110-1C至110-4C的时间段期间使用外部命令总线130发送后向通道命令BCMD到从存储器器件110-2C至110-4C。从存储器件110-2C至110-4C可以响应于后向通道命令BCMD操作，并且可以在存储器控制器200不使用外部命令总线130的时间段期间使用外部命令总线130发送后向通道命令BCMD的确认ACK到主存储器件110-1C。在示范性实施例中，可以在完成从主存储器件110-1C接收后向通道命令BCMD之后生成确认ACK。
从存储器件可以在存储器控制器200不使用外部命令总线130的时间段期间，使用外部命令总线130发送其自己的器件信息到主存储器件。例如，器件信息可以包括存储在每个存储器件中的数据或者每个存储器件的内部检测到的信息。在这种情况下，内部检测到的信息可以包括温度信息或者指示预定时间内最频繁访问的区块的区块信息。
图7是根据本发明构思的示范性实施例的存储器系统的示意图。图7的存储器系统10C'的结构和操作类似于图6的存储器系统10C的结构和操作，并且因此，描述将重点放在与存储器系统10C的差别上。类似于图3的存储器系统10A'或者图5的存储器系统10B'，图7的存储器系统10C'与图6的存储器系统10C相比较还包括后向通道时钟总线155
图8是根据本发明构思的示范性实施例的存储器系统10D的示意图。图8的存储器系统10D的结构和操作类似于图1的存储器系统10中的结构和操作，并且因此，描述将重点放在与存储器系统10的差别上。为了描述的方便起见，第一存储器件110-1被设置为主存储器件并且其它存储器件110-2至110-4被设置为从存储器件。例如，可以使用如上参考图2描述的引脚连接或者模式寄存器设置每个存储器件是主存储器件还是从存储器件。为了简化附图，图2的引脚110-1A-1至110-4A-1和模式寄存器110-1A-2至110-4A-2被省略。
与图1的存储器系统10相比较，存储器系统10D还包括连接存储器件110-1至110-4当中至少一个存储器件(例如，第一存储器件110-1)到存储器控制器200的信息信号线180。信息信号线180是后向通道数据INFO通过其从主存储器件110-1输出到存储器控制器200的信号线。在示范性实施例中，主存储器件110-1可以生成它自己的后向通道数据并且接收从从存储器件110-2至110-4输出的后向通道数据BDAT，并且选择将输出到控制器200的后向通道数据INFO。在示范性实施例中，主存储器件110-1可以生成它自己的后向通道数据并且接收从存储器件110-2至110-4输出的后向通道数据BDAT，并且向控制器200输出从主存储器件和从存储器件生成的后向通道数据中的至少一个作为后向通道数据INFO。
在示范性实施例中，器件信息可以是温度信息。例如，存储器件110-1至110-4各自可以使用内部温度传感器检测它自己的温度信息。从存储器件110-2至110-4可以通过后向通道总线140输出温度信息到主存储器件110-1。主存储器件110-1可以从从存储器件110-2至110-4中的每一个接收温度信息并且可以通过信息信号线180输出指示最高温度的温度信息到存储器控制器200。
在这种情况下，存储器控制器200可以基于从主存储器件110-1接收到的最高温度INFO调整为读操作或者写操作定义的时间参数。
在示范性实施例中，器件信息可以是指示在预定时间内最频繁访问的预定区块中的行地址的行地址信息。每个存储器件可以生成行地址信息，并且从存储器件110-2至110-4可以输出区块信息到主存储器件110-1。在这种情况下，主存储器件110-1可以与存储器件110-2至110-4共享行地址信息。在这种情况下，存储器件110-1至110-4可以在不受存储器控制器的干涉的情况下执行行敲击(row hammer)操作以防止存储单元由于过度的连续访问存储单元而造成它们数据的丢失。
在示范性实施例中，由主存储器件110-1收集到的行地址信息可以使用信息信号线180被发送给存储器控制器200作为后向通道数据INFO。
如上所述，第一存储器件110-1至第四存储器件110-4中的每一个可以与其它存储器件共享它自己的器件信息。在示范性实施例中，由主存储器件110-1收集到的器件信息可以与从存储器件共享。在示范性实施例中，由主存储器件110-1收集到的器件信息可以通过信息信号线180被发送到存储器控制器200。
主存储器件110-1的引脚110-1-1通过信息信号线180电连接到存储器控制器200的引脚200-1。在存储器件110-1至110-4具有相同组成要素的示范性实施例中，从存储器件110-2至110-4可以包括相应于主存储器件110-1的引脚110-1-1的引脚110-2-1至110-4-1。但是，引脚110-2-1至110-4-1不连接到存储器控制器200。
图9示出根据本发明构思的示范性实施例的存储器件110a的框图。存储器件110a可以被包括在图1至图8的存储器系统10和10A至10D中。参照图1至图9，存储器件110a包括存储器核210、存取电路220和时钟单元290。存储器件110a还包括第一引脚310和第二引脚320。根据图2的示范性实施例，第一引脚310可以用作设置存储器件110a为存储器系统的主存储器件或从存储器件。在根据图8的示范性实施例的存储器系统中，第二引脚320可以用作输出器件信息到存储器控制器。图8的引脚110-1-1至110-4-1可以相应于第二引脚320。在示范性实施例中，存储器件110a可以包括引脚310和320中的至少一个。在示范性实施例中，存储器件110a可以在没有引脚310和320的情况下操作。
存储器件110a包括用于设置存储器件110a为主存储器件或者从存储器件的模式寄存器330。如果模式寄存器330被用于设置存储器件110a为主存储器件或者从存储器件，则第一引脚310可以从存储器件110a去除。
存储器核210包括一个或多个区块单元211-1至211-m，其中“m”是至少为1的整数。为了描述的方便起见，假定“m”是4。因为区块单元211-1至211-m基本上以相同方式操作，所以这里将仅仅描述第一区块单元211-1。
虽然未示出，第一区块单元211-1可以包括存储单元阵列、行解码器和区块控制逻辑。存储单元阵列可以包括以矩阵形式排列的多个存储单元。存储单元可以存储至少一位的数据。存储单元可以由在通电时存储数据的易失性存储器形成并且可以被刷新以防止数据丢失。
存储单元可以被分成多个块(block)(未示出)。例如，第一区块单元211-1的存储单元阵列可以包括16个块。每一个块可以独立地执行读操作、写操作或者刷新操作。可以使用由主存储器件110-1A内部生成的刷新命令执行刷新操作，该刷新命令不同于由存储器控制器从外部提供的刷新命令。由主存储器件内部生成的刷新命令可以称为按区块自刷新命令。
存取电路220包括外部命令解码器230、外部数据接口(DQ I/F)240、控制逻辑250、后向通道命令接口(BCMD I/F)260和后向通道数据接口(BDAT I/F)270。控制逻辑250连接到外部命令解码器230和后向通道命令接口260。存取电路220根据从存储器控制器200接收到的外部命令/地址CA信息控制存储器核210。外部CA信息可以包括外部命令ECMD和地址信息ADD。存取电路220还可以根据从BCMD I/F 260输出的后向通道命令BCMD控制存储器核210。
外部命令解码器230可以对从存储器控制器200接收到到外部命令/地址CA抽样，解释外部命令ECMD，并且发送解释结果到控制逻辑250。外部命令ECMD是存储器控制器200通过其请求存储器件110a执行操作的信息。外部命令ECMD可以是读命令、写命令、激活命令、预充电命令或者刷新命令。地址ADD可以包括关于区块、存储单元(即，在其上执行外部命令ECMD)的行和列地址的信息。
DQ I/F 240从存储器控制器200发送数据DQ到存储器核210并且从存储器核210发送数据DQ到存储器控制器200。
BCMD I/F 260发送后向通道命令BCMD到其它存储器件并且可以从其它存储器件接收后向通道命令BCMD。例如，如果存储器件110a是从存储器件，则后向通道命令I/F 260可以从主存储器件接收后向通道命令BCMD，可以解释后向通道命令BCMD，并且可以发送解释结果到控制逻辑250。如果存储器件110a是主存储器件，则控制逻辑250可以生成后向通道命令BCMD并且可以通过后向通道命令I/F 260发送后向通道命令BCMD到从存储器件。
在示范性实施例中，后向通道命令BCMD可以是刷新命令或者请求诸如温度信息或者指示预定时间内最频繁访问的区块的区块信息这样的器件信息的命令，但是本发明构思不限制于此。
BDAT I/F 270可以与其它存储器件通信后向通道数据BDAT。如果存储器件110a是主存储器件，则BDAT I/F 270可以从从存储器件接收后向通道数据BDAT。如果存储器件110a是从存储器件，则BDAT I/F 270可以发送后向通道数据BDAT到主存储器件。例如，从存储器件110a可以生成后向通道数据BDATA并且输出后向通道数据BDATA到图1-图3和图6-图8的存储器系统的主存储器件。可替换地，例如，如果存储器件110a是从存储器件，则BDAT I/F 270可以通过图4和图5的存储器系统的其它从存储器件发送后向通道数据BDATA到主存储器件。后向通道数据BDAT可以是器件信息，包括后向通道命令BCMD的确认ACK，存储器件的状态信息，存储在存储器件的存储器核中的数据或者在存储器件中内部检测到的信息，但是本发明构思不限制于此。
时钟单元290可以从存储器控制器200接收外部时钟信号ECLK和时钟使能信号CKE，并且可以生成内部划分的时钟信号DCLK。时钟单元290可以包括分频器(未示出)，其接收外部时钟信号ECLK并且相对于外部时钟信号ECLK生成内部划分的时钟信号DCKL。内部划分的时钟信号DCLK可以具有小于外部时钟信号ECLK的频率的频率。例如，内部划分的时钟信号DCLK的频率可以是外部时钟信号ECLK的频率除以至少大于一的整数。稍后将参考图11描述外部时钟信号ECLK、时钟使能信号CKE和内部划分的时钟信号DCLK之间的关系。
参照回图2的示范性实施例，存储器件110a可以用作存储器件110-1A至110-4A。在这种情况下，每个存储器件可以生成图11的内部划分的时钟信号DCLK_A至DCLK_D，并且存储器件110-1A至110-4A可以分别相对于由存储器件110-1A至110-4A生成的内部划分的时钟信号DCLK_A至DCLK_D，基本上同时地执行由主存储器件110-1A生成的后向通道命令BCMD。
参照回图3的示范性实施例，如果存储器件110a被用作主存储器件110-1A，则时钟单元290可以生成第一后向通道时钟信号BCLK1，通过引脚340输出第一后向通道时钟信号并且使用后向通道时钟总线155分配第一后向通道时钟信号BCLK1给从存储器件110-2A至110-4A。
如果存储器件110a被用作从存储器件110-2A至110-4A中的一个，则存储器件110a使用引脚340接收通过后向通道时钟总线155发送的第二后向通道时钟信号BCLK2。
在示范性实施例中，第一后向通道时钟信号BCLK1和第二后向通道时钟信号BCLK2可以分别通过引脚340输出和输入。例如，如果存储器件110a被设置为主存储器件，则通过引脚340输出第一后向通道时钟信号BCLK1；如果存储器件110a被设置为从存储器件，则通过相同的引脚340输入第二后向通道时钟信号BCLK2。
根据时钟使能信号CKE的逻辑电平，时钟单元290可以基于由振荡器输出的时钟信号生成后向通道时钟信号BCLK1或者基于使用分频器相对于外部时钟信号生成的内部时钟信号生成后向通道时钟信号。在示范性实施例中，时钟单元290可以包括振荡器和/或分频器。稍后将参考图13和图14描述时钟使能信号CKE与后向通道时钟信号BCLK之间的关系。
参照图2和图3，主存储器件110-1和110-1A的控制逻辑250可以生成内部命令作为后向通道命令并且通过主存储器件110-1和110-A1的BCMDI/F 260输出内部命令到从存储器件110-2至110-4和110-2A至110-4A。控制逻辑250还可以对主存储器件110-1和110-1A的存储器核210执行内部命令。
如果存储器件110a被设置为从存储器件，则BCMD I/F 260可以接收从主存储器件输出的内部命令并且发送该内部命令到控制逻辑250。每个存储器件的控制逻辑250可以相对于图2的存储器系统10A的内部划分的时钟BCLK_A至BCLK_D或者参考图3的存储器系统10A'的后向通道时钟BCLK基本上同时地执行内部命令。
为了描述的方便起见，参考图2和图3的示范性实施例进行时钟生成。本发明构思不限制于此。时钟生成可以应用于其它示范性存储器系统。
图10是根据本发明构思的示范性实施例的存储器件110b的图。存储器件110b可以被包括在图1至图8的存储器系统10和10A中。参照图1至图10，图10的存储器件110b的结构和操作类似于图9的存储器件110a的结构和操作，因此，描述将重点放在与存储器件110a的差别上。
与图9的存储器件110a相比较，图10的存储器件110b还包括感测/检测块280。感测/检测块280是测量或者检测存储器件110b的器件信息的电路。例如，感测/检测块280可以包括测量存储器件110b的内部温度的内部温度传感器(未示出)。
参照回图1的示范性实施例，第一存储器件110-1至第四存储器件110-4中的每一个可以使用其内部温度传感器检测温度信息。例如，图10的存储器件110b可以根据引脚连接或者模式寄存器值用作主存储器件110-1或者从存储器件110-2至110-4。检测到的温度信息可以被发送到其它存储器件以使得存储器件110-1至110-4彼此共享温度信息。例如，从存储器件110-2至110-4可以发送从存储器件110-2至110-4的温度信息到主存储器件。然后，主存储器件110-1可以具有第一存储器件110-1至第四存储器件110-4的温度信息。
在示范性实施例中，主存储器件110-1可以生成用于具有基于第一存储器件110-1至第四存储器件110-4的最高温度信息设置的刷新间隔的刷新操作的命令。例如，主存储器件110-1的控制逻辑250可以基于最高温度信息调整刷新间隔，并且可以通过BCMD I/F 260发送作为后向通道命令的命令到从存储器件110-2至110-4。因此，如果后向通道命令BCMD相应于刷新操作，则存储器件110-1至110-4可以响应于后向通道命令BCMD执行刷新操作。在示范性实施例中，由主存储器件110-1内部生成的刷新命令可以是按区块刷新命令。如果在刷新不足(starvation)的情况下，可以使用相应的按区块刷新命令独立地刷新区块211_1至211_4中的至少一个。
参照回图8的示范性实施例，主存储器件110-1可以具有第一存储器件110-1至第四存储器件110-4的温度信息并且可以将图1的第一存储器件110-1至第四存储器件110-4的温度信息当中的最高温度信息通知给存储器控制器200。在这种情况下，图8的存储器控制器200可以基于最高温度信息调整通过外部命令总线130提供的命令的时间参数。
在示范性实施例中，主存储器件110-1可以与从存储器件110-2至110-4中的每一个共享从从存储器件110-2至110-4接收到的温度信息以及主存储器件110-1的温度信息。
如上所述，在存储器件中的每一个中检测到的信息与其它存储器件共享，以使得可以基于指示包括在存储器系统10中的存储器件110-1至110-4的最差操作状况的信息调整每个存储器件的刷新操作或者时间参数。在示范性实施例中，指示最差操作状况的信息可以是存储器系统中的最高温度。
在示范性实施例中，参照回图1的示范性实施例，感测/检测块280可以包括检测存储器核210的区块中最频繁访问的行地址信息的最频繁行地址检测器(未示出)。最频繁行地址信息是在存储器系统10的每个存储器件的预定区块中被最频繁访问的行地址。存储器件110-1至110-4可以具有彼此不同的预定区块以监控每个预定区块中最频繁访问的行地址。
为了描述的方便起见，假定每个存储器件包括四个区块。还假定，第一存储器件110-1的预定区块是第一区块211-1；第二存储器件110-2的预定区块是第二区块211-2；第三存储器件110-3的预定区块是第三区块211-3；以及第四存储器件110-4的预定区块是第四区块211-4。
在这种情况下，第一存储器件110-1的最频繁行地址检测器(未示出)可以检测在第一区块211-1中被最频繁访问的行的地址并且可以存储该地址作为第一最频繁访问的行地址信息。第二存储器件110-2的最频繁行地址检测器可以检测在第二区块222-2中被最频繁访问的行的地址并且可以存储该地址作为第二最频繁访问的行地址信息。图1中的第三存储器件110-3的最频繁行地址检测器可以检测在第三区块211-3中被最频繁访问的行的地址并且可以存储该地址作为第三最频繁访问的行地址信息。第四存储器件110-4的最频繁行地址检测器可以检测在第四区块211-4中被最频繁访问的行的地址并且可以存储该地址作为第四最频繁访问的行地址信息。
从存储器件110-2至110-4可以发送第二至第四最频繁访问行地址信息到第一存储器件110-1。然后，主存储器件110-1可以发送第一至第四最频繁访问的行地址信息到从存储器件110-2至110-4中的每一个。因此，图1的存储器件110-1至110-4可以分别存储存储器件110-1至110-4的预定区块211-1至211-4的最频繁访问的行地址信息。使用最频繁访问的行地址信息，每个存储器件可以执行行敲击操作。
如上所述，预定区块被分配给存储器件中的每一个，预定区块的最频繁访问的行地址信息被检测，并且检测到的最频繁访问的行地址信息通过后向通道数据总线在所有存储器件当中共享。根据本发明构思的示范性实施例，内部命令或者在存储器件中的每一个中内部生成的数据与其它存储器件共享，以使得每个存储器件可以执行内部操作(例如，按区块刷新操作)而不受存储器控制器的控制或干涉。如上所述，通过指派预定区块给每个存储器件来在存储器件当中分配最频繁访问的行地址的检测。在示范性实施例中，预定区块在存储器件当中可以是不同的。在示范性实施例中，预定区块的数目就可以等于或者大于一。
图11示出根据本发明构思的示范性实施例的生成在存储器系统中使用的内部划分的时钟的时序图。内部划分的时钟DCLK_A至DCLK_D是在时钟使能信号CKE被使能之后的预定时间tXP处生成的。为了描述的方便起见，假定时序图示出图2的存储器系统10A的操作。
参照图2、图9和图11，存储器件110-1A至110-4A接收外部时钟信号ECLK和时钟使能信号CKE并且划分外部时钟信号ECLK的频率以便分别生成内部划分的时钟信号DCLK_A至DCLK_d。当从时钟使能信号CKE的使能(即从低电平变换为高电平)开始已经逝去预定时间tXP时，存储器件110-1A至110-4A中的每一个的时钟单元290可以生成与外部时钟信号ECLK同步的内部划分的时钟信号DCLK_A至DCLK_D。在示范性实施例中，时钟单元290可以包括用于生成内部划分的时钟信号DLCK的时钟划分器。例如，预定时间tXP，作为断电退出参数，在时钟使能信号CKE从低电平变换为高电平之后总计达外部时钟信号ECLK的两个时钟周期。在这种情况下，内部划分的时钟信号DCLK在外部时钟信号ECLK从低电平变换为高电平之后的两个周期，与外部时钟信号ECLK的上升沿同步地生成。本发明构思不限制于此，并且预定时间tXP可以具有外部时钟信号的各种数目的时钟周期。
存储器控制器200可以在从时钟使能信号CKE的使能(即，从低电平变换为高电平)开始的预定时间tXP之后施加外部命令ECMD到存储器件110-1A至110-4A。
如上所述，根据本发明构思的示范性实施例，各个存储器件110-1A至110-4A的内部划分的时钟信号DCLK_A至DCLK_D的开始通过使用在存储器件110-1A至110-4A之间共享的外部时钟信号ECLK和时钟使能信号CKE而彼此同步。因此，存储器件110-1A至110-4A中的每一个可以使用彼此同步的内部划分的时钟信号DCLK_1A至DCLK_4A与其它存储器件通信后向通道命令BCMD和/或后向通道数据BDAT。
图12示出根据本发明构思的示范性实施例的存储器系统的操作的时序图。图12示出由存储器件相对于图11的内部划分时钟DCLK_A至DCLK_D基本上同时地执行自刷新操作。为了描述的方便起见，假定时序图示出图2的存储器系统10A的操作。
参照图2、图9和图12，主存储器件110-1A可以生成并且与内部划分的时钟信号DCLK_A同步地发送后向通道命令BCMD到从存储器件110-2A至110-4A。后向通道命令BCMD可以是由主存储器件110-1A生成的自刷新命令。为了描述的方便起见，自刷新命令用于第二区块，但是本发明构思不限制于此。
例如，主存储器件110-1A可以在时间T0响应于第一内部划分时钟信号DCLK_A的上升沿发送对于第二区块的自刷新命令(其可以称为第二区块自刷新命令)到从存储器件110-2A至110-4A。从存储器件110-2A至110-4A可以在时间T1响应于每个内部划分的时钟信号DCLK_B至DCLK_D的下降沿对第二区块自刷新命令抽样。
存储器件110-1A和110-4A中的每一个可以在时间T2响应于内部划分的时钟信号DCLK_A至DCLK_D的紧接着的下一上升沿运行第二区块自刷新命令。因此，存储器件110-1A至110-4A可以例如在时间T2相对于内部划分时钟信号DCLK_A至DCLK_D基本上同时地运行第二区块自刷新命令。
在示范性实施例中，区块211-1至211-4中的每一个通过由主存储器件110-1生成的独立的区块自刷新命令刷新。区块自刷新命令可以称为按区块自刷新命令。例如，第一区块211-1可以通过第一区块自刷新命令刷新，第三区块211-3可以通过第三区块自刷新命令刷新，第四区块211-4可以通过第四区块自刷新命令刷新。
图13和图14是根据本发明构思的示范性实施例的生成在存储器系统中使用的内部划分的时钟的时序图。图13是在图1至图8的存储器系统10和10A至10D中的一个中时钟使能信号CKE被禁止的情况下的操作的时序图。图14是在图1至图8的存储器系统10和10A至10D中的一个中时钟使能信号CKE被使能的情况下的操作的时序图。为了描述的方便起见，假定时序图示出图3的存储器系统10A'的操作。
参照图3和图13，如果时钟使能信号CKE被禁止，则存储器件110-1A至110-4A忽略外部时钟信号ECLK，因此，不从外部时钟信号ECLK生成内部划分的时钟信号DCLK。结果，不生成各个存储器件110-1A至110-4A的内部划分的时钟信号DCLK_A至DCLK_D。在示范性实施例中，时钟使能信号CKE的低电平可以称为"被禁止"。
例如，主存储器件110-1A可以使用内部振荡器生成后向通道时钟信号BCLK并且可以通过后向通道时钟总线155发送后向通道时钟信号BCLK到从存储器件110-2A至110-4A。主存储器件110-1A可以在外部时钟信号ECLK或时钟使能信号CKE被禁止之后的预定延迟时间使用内部振荡器生成振荡时钟信号OS_CLK，并且可以通过划分振荡时钟信号OS_CLK的频率生成后向通道时钟信号BCLK。第一存储器件110-1A可以使用后向通道时钟总线155发送后向通道命令BCMD到从存储器件110-2A至110-4A。
主存储器件110-1A可以与后向通道时钟信号BCLK同步地发送后向通道命令BCMD和/或后向通道数据BDAT到从存储器件110-2A至110-4A。在示范性实施例中，从存储器件110-2A至110-4A可以与后向通道信号BCLK同步地发送后向通道数据BDAT到主存储器件110-1A。
参照图3和图14，当时钟使能信号CKE被使能时，存储器件110-1A至110-4A中的每一个划分外部时钟信号ECLK的频率以便相对于外部时钟信号ECLK基本上同时地生成内部划分的时钟信号DCLK_A至DCLK_D。已经如上参考图11描述了生成内部划分的时钟信号DCLK_A至DCLK_D的时间。
在示范性实施例中，时钟使能信号CKE的高电平可以称为"被使能"。
如果时钟使能信号CKE被使能，则响应于时钟使能信号CKE禁止存储器件110-1A至110-4A的内部振荡器。因此，不生成振荡时钟信号OS_CLK。在预定时间tXP期间，存储器系统不在存储器件110-1A至110-4A之间通信后向通道数据BDAT或者后向通道命令BCMD。例如，后向通道数据BDAT和/或后向通道命令BCMD可以保持直到生成第一内部划分的时钟信号DCLK_A。在预定时间tXP之后，第一主存储器件110-1A可以使用与第一内部划分的时钟信号DCLK_A同步的后向通道时钟信号发送后向通道数据BDAT或者后向通道命令BCMD到从存储器件110-2A至110-4A。
图15是根据本发明构思的示范性实施例的存储器系统10E的图。参照图15，存储器系统10E包括多个存储器模块100-1至100-4和存储器控制器200。存储器模块100-1至100-4中的每一个可以是图1至图8的示范性存储器模块100A至100D中的一个。
图16是示出根据本发明构思的示范性实施例的、包括存储器模块100的计算机系统400的图。参照图16，计算机系统400可以实现为蜂窝电话、智能电话、个人数字助理(PDA)或者无线通信系统。计算机系统400包括存储器模块100和控制存储器模块100的操作的存储器控制器420。存储器模块100可以是图1至图8的示范性存储器模块100A至100D中的一个。
存储器控制器420可以根据主机410的控制来控制存储器模块100的数据存取操作，包括写操作或者读操作。存储器控制器420可以是图1的存储器控制器200。
存储器模块100中的数据可以根据主机410和存储器控制器420的控制通过显示器430显示。无线收发器440可以通过天线ANT发送或者接收无线信号。无线收发器440可以将通过天线ANT接收到的无线信号变换为将由主机410处理的信号。主机410可以处理从无线收发器440输出的信号并且发送经处理的信号到存储器控制器420或者显示器430。存储器控制器420可以将经主机410处理的信号存储在存储器模块100中。无线收发器440还可以将从主机410输出的信号变换为无线信号并且可以通过天线ANT输出无线信号到外部设备。
输入设备450可以控制以把用于控制主机410的操作的信号或者将要由主机410处理的数据输入到计算机系统400。输入设备450可以被实现为诸如触摸垫或者计算机鼠标、键区或者键盘之类的定点设备。
主机410可以控制显示器430的操作以显示从存储器控制器420输出的数据、从无线收发器440输出的数据或者从输入设备450输出的数据。控制存储器模块100的操作的存储器控制器420可以被实现为主机410的一部分或者实现为单独的芯片。
图17是示出根据本发明构思的示范性实施例的、包括存储器模块100的计算机系统500的框图。计算机系统500可以实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携多媒体播放器(PMP)、MP3播放器或者MP4播放器。
计算机系统500包括主机510、存储器模块100、控制存储器模块100的数据处理操作的存储器控制器520、显示器530和输入设备540。
存储器模块100可以是图1至图8的存储器模块100A至100D中的一个。
主机510可以根据通过输入设备540输入的数据通过显示器530显示存储在存储器模块100中的数据。输入设备540可以通过诸如触摸垫或者计算机鼠标、键区或者键盘这样的定点设备实现。
主机510可以控制计算机系统500的总体操作和存储器控制器520的操作。存储器控制器520可以是图1的存储器控制器200。
图18是示出根据本发明构思的示范性实施例的、包括存储器模块100的计算机系统600的框图。计算机系统600可以实现为像数字照相机、装备有数字照相机的蜂窝电话或者装备有数字照相机的智能电话这样的图像处理设备。
计算机系统600包括主机610、存储器模块100和控制存储器模块100的诸如写操作或者读操作的数据处理操作的存储器控制器620。计算机系统600还包括图像传感器630和显示器640。
存储器模块100可以是图1至图8的存储器模块100A至100D中的一个。
包括在计算机系统600中的图像传感器630将光学图像转换为数字信号并且输出数字信号到主机610或者存储器控制器620。数字信号可以由主机610控制通过显示器640显示或者通过存储器控制器620控制存储在存储器模块100中。
存储在存储器模块100中的数据可以根据主机610或者存储器控制器620的控制通过显示器640显示。可以控制存储器模块100的操作的存储器控制器620，可以实现为主机610的一部分或者实现为单独的芯片。存储器控制器620可以是图1的存储器控制器200。
图19是示出根据本发明构思的示范性实施例的、包括存储器模块100的计算机系统900的框图。计算机系统900包括存储器模块100、存储器控制器150、处理器920、第一接口930和第二接口940，它们连接到数据总线910。
根据示范性实施例，计算机系统900包括诸如移动电话、MP3(MPEG音频层-3)播放器或者MP4(MPEG音频层-4)播放器、个人数字助理(PDA)或者便携媒体播放器(PMP)这样的便携设备。
根据示范性实施例，计算机系统900包括诸如个人计算机(PC)、笔记本尺寸的个人计算机或者膝上型计算机这样的数据处理系统。
根据示范性实施例，计算机系统900包括诸如安全数字(SD)卡或者多媒体卡(MMC)这样的存储卡。
根据示范性实施例，计算机系统900包括智能卡或者固态驱动器(SSD)。
存储器模块100、存储器控制器150和处理器可以实现为一个芯片，例如，片上系统(SoC)，或者实现为单独设备。
根据示范性实施例，处理器920可以处理通过第一接口920输入的数据并且将数据写到半导体存储器件100中。
根据示范性实施例，处理器920可以从半导体存储器件100读数据并且通过第一接口930输出数据。在这种情况下，第一接口930可以是输入/输出设备。
第二接口940可以是用于无线通信的无线接口。
根据示范性实施例，第二接口940可以用软件或者固件实现。
图20和图21示出根据本发明构思的示范性实施例的包括存储器模块的多芯片封装1100。图21是图20的多芯片封装1100的三维图。参照图20，多芯片封装1100包括顺序地堆叠在封装衬底1110上的多个半导体器件(例如，第一至第三芯片)1130、1140和1150。多个半导体器件1130至1150中的全部或者部分可以构成图1至图8的存储器模块100A至100D中的一个。用于控制半导体器件1130至1150的存储器控制器(未示出)可以包括在半导体器件1130至1150中的至少一个内或者在封装衬底1110上实现。硅通孔(through-silicon via，TSV)(未示出)、焊线(未示出)、凸块(bump)(未示出)或者焊球1120可以用来将半导体器件1130至1150互相电连接。存储器控制器(未示出)可以是图1的存储器控制器200。
参照图20和图21，多芯片封装1100包括通过堆叠结构的通孔硅(TSV)1160彼此连接的多个管芯(die)1130至1150。管芯可以被称为布置在芯片内的半导体器件。例如，管芯管芯1至管芯3分别布置在芯片1130至1150内。管芯1130至1150中的每一个包括多个电路块(未示出)和用于执行半导体存储器件100的功能的外围电路。管芯管芯1至管芯3可以被称为单元阵列。多个电路块可以由存储器块实现。
TSV 1160可以由包括诸如铜(Cu)这样的金属的导电材料组成。TSV1160穿透管芯管芯1至管芯3。例如，管芯Die1至Die 3可以包括硅衬底。硅衬底围绕TSV 1160。隔离区域(未示出)可以布置在TSV 1160与硅衬底之间。
如上所述，根据本发明构思的示范性实施例，存储器件中的每一个可以通过存储器间总线与其它存储器件通信其内部命令或者数据，以使得内部命令和数据在存储器件当中共享。另外，用于传输内部命令或者数据的时钟信号在存储器件当中同步，以使得在存储器件中的一个生成的内部命令或者数据可以发送到其它存储器件而没有时间误差。而且，因为在存储器件中的一个生成的内部命令或者数据与其它存储器件共享，所以每个存储器件执行内部操作(例如，按区块刷新操作)而不受存储器控制器的控制或干涉，并且被分配有它的共享角色。在示范性实施例中，内部命令可以包括按区块刷新命令或者主动刷新命令，它们是内部生成的，不受存储器控制器干涉。通过引用的方式被合并于此的美国专利申请14/959,003的说明书，描述了按区块刷新命令和主动刷新命令。
虽然已经参考本发明构思的示范性实施例具体示出并且描述了本发明构思，但是本领域技术人员明显可知的是，在形式和细节上可以在这里进行各种变化而不脱离如以下权利要求所定义的本发明构思的精神和范围。
Claims (20)
1.一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到所述多个存储器件的通道的方法，包括：
由所述多个存储器件从存储器控制器接收存储器命令；
由主存储器件生成并且输出内部命令；以及
由从存储器件接收内部命令，其中内部命令通过后向通道总线发送到从存储器件。
2.如权利要求1所述的方法，还包括：
在主存储器件和从存储器件中基本上同时地操作内部命令。
3.如权利要求1所述的方法，还包括：
指定存储器件中的一个作为主存储器件。
4.如权利要求3所述的方法，其中，指定主存储器件通过将主存储器件的预定引脚连接到第一电源来执行。
5.如权利要求3所述的方法，其中，指定主存储器件通过将模式寄存器设置为预定值来执行。
6.如权利要求1所述的方法，其中，所述主存储器件通过后向通道总线并行互连到从存储器件。
7.如权利要求1所述的方法，还包括：
由主存储器件生成并且输出后向通道时钟信号；以及
由从存储器件通过后向通道总线接收后向通道时钟信号，
其中，在主存储器件和从存储器件中相对于后向通道时钟信号基本上同时地执行内部命令。
8.如权利要求7所述的方法，还包括：
由主存储器件接收时钟使能信号和外部时钟信号；
在时钟使能信号的第一变换之后的第一预定时间处由主存储器件生成第一时钟信号，其中第一时钟信号与外部时钟信号同步；
生成与第一时钟信号同步的后向通道时钟信号，
其中，第一时钟信号的频率大于后向通道时钟信号的频率。
9.如权利要求8所述的方法，还包括：
在第一预定时间期间由主存储器件保持内部命令；以及
在第一预定时间逝去之后由主存储器件输出内部命令到从存储器件。
10.如权利要求8所述的方法，还包括：
如果时钟使能信号的第二变换发生，则在时钟使能信号的第二变换之后的第二预定时间处由主存储器件生成第二时钟信号；以及
生成与第二时钟信号同步的后向通道时钟信号，
其中，第二时钟信号的频率大于后向通道时钟信号的频率。
11.如权利要求1所述的方法，还包括：
由存储器件接收时钟使能信号和外部时钟信号；以及
由存储器件中的每一个生成内部时钟信号，
其中，由存储器件中的每一个相对于存储器件中的每一个中的内部时钟信号执行内部命令。
12.如权利要求11所述的方法，其中，在所述时钟使能信号的第一变换之后的第一预定时间处内部时钟信号与外部时钟信号同步。
13.如权利要求11所述的方法，其中，所述内部命令是按区块自刷新命令。
14.如权利要求11所述的方法，其中，所述从存储器件中的每一个响应于内部命令发送温度信息到主存储器件。
15.如权利要求11所述的方法，其中，所述从存储器件中的每一个响应于内部命令发送存储器件中的每一个的预定区块中被最频繁访问的行地址信息，并且其中，预定区块在存储器件当中是不同的。
16.一种操作包括主存储器件和从存储器件的多个存储器件、以及将主存储器件耦合到从存储器件的后向通道总线的方法，包括：
由主存储器件生成第一器件信息并且由从存储器件中的每一个生成第二器件信息；以及
由主存储器件选择并且输出第一器件信息和第二器件信息中的至少一个到存储器控制器。
17.如权利要求16所述的方法，其中，器件信息中的每一个是在存储器件中的每一个的预定区块中被最频繁访问的行地址信息，并且其中，预定区块在存储器件当中是不同的。
18.如权利要求17所述的方法，还包括：
基于行地址信息对存储器件执行行敲击操作。
19.一种包括多个存储器件的存储器模块，包括：
主存储器件；
多个从存储器件；
由主存储器件和从存储器件共享的第一通道，其中，主存储器件和从存储器件通过第一通道从存储器控制器接收第一命令；
将主存储器件电耦合到从存储器件的第二通道，
其中，从存储器件通过第二通道接收从主存储器件生成并且输出的第二命令，并且其中，主存储器件和从存储器件基本上同时地执行第二命令。
20.如权利要求19所述的存储器模块，其中，第二通道包括：
命令通道，第二命令通过该命令通道从主存储器件被通信到从存储器件中的每一个；以及
数据通道，从存储器件中的每一个通过该数据通道将器件信息通信到主存储器件。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20150044626 | 2015-03-30 | ||
| KR10-2015-0044626 | 2015-03-30 | ||
| KR1020150108351A KR102406457B1 (ko) | 2015-03-30 | 2015-07-30 | 메모리 장치간 명령 및 정보를 공유할 수 있는 반도체 메모리 장치, 상기 반도체 메모리 장치를 포함하는 메모리 시스템 및 상기 메모리 시스템의 동작 방법 |
| KR10-2015-0108351 | 2015-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106021146A true CN106021146A (zh) | 2016-10-12 |
| CN106021146B CN106021146B (zh) | 2021-02-02 |
Family
ID=57015256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610187228.5A Active CN106021146B (zh) | 2015-03-30 | 2016-03-29 | 半导体存储器件、存储器系统和操作存储器系统的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10223311B2 (zh) |
| CN (1) | CN106021146B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111538686A (zh) * | 2020-03-31 | 2020-08-14 | 广东高云半导体科技股份有限公司 | 少管脚存储器的控制系统、fpga芯片和存储系统 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
| US10445018B2 (en) * | 2016-09-09 | 2019-10-15 | Toshiba Memory Corporation | Switch and memory device |
| KR102517344B1 (ko) * | 2017-12-20 | 2023-04-03 | 삼성전자주식회사 | 병렬 처리 시스템 및 그 동작 방법 |
| KR102471531B1 (ko) * | 2017-12-21 | 2022-11-28 | 에스케이하이닉스 주식회사 | 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템 |
| US11157207B2 (en) | 2018-07-31 | 2021-10-26 | SK Hynix Inc. | Apparatus and method for engaging plural memory system with each other to store data |
| US11249919B2 (en) | 2018-07-31 | 2022-02-15 | SK Hynix Inc. | Apparatus and method for managing meta data for engagement of plural memory system to store data |
| US11442628B2 (en) | 2018-07-31 | 2022-09-13 | SK Hynix Inc. | Apparatus and method for engaging a plurality of memory systems with each other |
| KR20200019420A (ko) | 2018-08-14 | 2020-02-24 | 에스케이하이닉스 주식회사 | 입력데이터를 분산저장하기 위한 메모리 시스템 및 데이터 처리 시스템 |
| KR102617016B1 (ko) * | 2018-09-17 | 2023-12-27 | 삼성전자주식회사 | 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈 |
| US11182100B2 (en) * | 2018-11-07 | 2021-11-23 | Intel Corporation | SSD temperature control technique |
| KR20210046348A (ko) * | 2019-10-18 | 2021-04-28 | 삼성전자주식회사 | 복수의 프로세서들에 유연하게 메모리를 할당하기 위한 메모리 시스템 및 그것의 동작 방법 |
| US11995480B2 (en) * | 2020-09-11 | 2024-05-28 | Dell Products L.P. | Systems and methods for adaptive wireless forward and back channel synchronization between information handling systems |
| KR20230072283A (ko) | 2021-11-17 | 2023-05-24 | 삼성전자주식회사 | 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940851A (en) * | 1996-11-27 | 1999-08-17 | Monolithic Systems, Inc. | Method and apparatus for DRAM refresh using master, slave and self-refresh modes |
| US20090113158A1 (en) * | 2007-10-30 | 2009-04-30 | Josef Schnell | Method and apparatus for synchronizing memory enabled systems with master-slave architecture |
| CN102324247A (zh) * | 2010-04-12 | 2012-01-18 | 英特尔公司 | 交错自刷新的方法 |
| US20140237177A1 (en) * | 2013-02-18 | 2014-08-21 | Samsung Electronics Co., Ltd. | Memory module and memory system having the same |
| US20140355370A1 (en) * | 2013-05-28 | 2014-12-04 | SK Hynix Inc. | Semiconductor system and semiconductor package |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229970A (en) | 1991-04-15 | 1993-07-20 | Micron Technology, Inc. | Circuit for synchronizing refresh cycles in self-refreshing drams having timing circuit shutdown |
| US6513103B1 (en) | 1997-10-10 | 2003-01-28 | Rambus Inc. | Method and apparatus for adjusting the performance of a synchronous memory system |
| US7017002B2 (en) | 2000-01-05 | 2006-03-21 | Rambus, Inc. | System featuring a master device, a buffer device and a plurality of integrated circuit memory devices |
| US7428644B2 (en) | 2003-06-20 | 2008-09-23 | Micron Technology, Inc. | System and method for selective memory module power management |
| US7640392B2 (en) | 2005-06-23 | 2009-12-29 | Qualcomm Incorporated | Non-DRAM indicator and method of accessing data not stored in DRAM array |
| US7230876B2 (en) | 2005-02-14 | 2007-06-12 | Qualcomm Incorporated | Register read for volatile memory |
| KR100725992B1 (ko) | 2005-11-04 | 2007-06-08 | 삼성전자주식회사 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
| US7593279B2 (en) | 2006-10-11 | 2009-09-22 | Qualcomm Incorporated | Concurrent status register read |
| DE202008018476U1 (de) * | 2007-06-04 | 2014-04-15 | Sapiens Steering Brain Stimulation B.V. | Einsatzsystem und Führung zur Behandlung einer Zielgeweberegion |
| KR100949271B1 (ko) | 2008-09-05 | 2010-03-25 | 주식회사 하이닉스반도체 | 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법 |
| JP2011170943A (ja) | 2010-02-22 | 2011-09-01 | Sony Corp | 記憶制御装置、記憶装置、記憶装置システム |
| KR101190683B1 (ko) | 2010-10-29 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치, 그의 신호 지연 방법, 적층 반도체 메모리 장치 및 그의 신호 생성 방법 |
| KR101190689B1 (ko) * | 2010-12-21 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20120114608A (ko) * | 2011-04-07 | 2012-10-17 | (주)브이이엔에스 | 전기 자동차의 제어방법 |
| KR20130072066A (ko) * | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 구동 방법 |
| KR101858578B1 (ko) * | 2011-12-21 | 2018-05-18 | 에스케이하이닉스 주식회사 | 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템 |
| US9117544B2 (en) | 2012-06-30 | 2015-08-25 | Intel Corporation | Row hammer refresh command |
| KR102094334B1 (ko) * | 2013-03-15 | 2020-03-27 | 삼성전자주식회사 | 비휘발성 멀티-레벨 셀 메모리 시스템 및 상기 시스템에서의 적응적 데이터 백업 방법 |
| KR102075665B1 (ko) * | 2013-06-17 | 2020-02-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템 |
| US9471529B2 (en) * | 2013-11-26 | 2016-10-18 | SK Hynix Inc. | Embedded storage device including a plurality of storage units coupled via relay bus |
| KR20160035897A (ko) * | 2014-09-24 | 2016-04-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 시스템 |
| US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
-
2015
- 2015-12-21 US US14/976,865 patent/US10223311B2/en active Active
-
2016
- 2016-03-29 CN CN201610187228.5A patent/CN106021146B/zh active Active
-
2019
- 2019-01-17 US US16/250,290 patent/US10719467B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940851A (en) * | 1996-11-27 | 1999-08-17 | Monolithic Systems, Inc. | Method and apparatus for DRAM refresh using master, slave and self-refresh modes |
| US20090113158A1 (en) * | 2007-10-30 | 2009-04-30 | Josef Schnell | Method and apparatus for synchronizing memory enabled systems with master-slave architecture |
| CN102324247A (zh) * | 2010-04-12 | 2012-01-18 | 英特尔公司 | 交错自刷新的方法 |
| US20140237177A1 (en) * | 2013-02-18 | 2014-08-21 | Samsung Electronics Co., Ltd. | Memory module and memory system having the same |
| US20140355370A1 (en) * | 2013-05-28 | 2014-12-04 | SK Hynix Inc. | Semiconductor system and semiconductor package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111538686A (zh) * | 2020-03-31 | 2020-08-14 | 广东高云半导体科技股份有限公司 | 少管脚存储器的控制系统、fpga芯片和存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10719467B2 (en) | 2020-07-21 |
| US10223311B2 (en) | 2019-03-05 |
| CN106021146B (zh) | 2021-02-02 |
| US20190171599A1 (en) | 2019-06-06 |
| US20160292111A1 (en) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106021146A (zh) | 半导体存储器件、存储器系统和操作存储器系统的方法 | |
| US9940984B1 (en) | Shared command address (C/A) bus for multiple memory channels | |
| US10482947B2 (en) | Integrated error checking and correction (ECC) in byte mode memory devices | |
| US20180096719A1 (en) | Staggering initiation of refresh in a group of memory devices | |
| US9236143B2 (en) | Generic address scrambler for memory circuit test engine | |
| TWI600023B (zh) | 堆疊記憶體之邊界掃瞄鏈 | |
| US10489083B2 (en) | Flexible command addressing for memory | |
| US10789010B2 (en) | Double data rate command bus | |
| KR102406457B1 (ko) | 메모리 장치간 명령 및 정보를 공유할 수 있는 반도체 메모리 장치, 상기 반도체 메모리 장치를 포함하는 메모리 시스템 및 상기 메모리 시스템의 동작 방법 | |
| US20130208546A1 (en) | Latency control circuit and semiconductor memory device comprising same | |
| KR102501147B1 (ko) | 메모리에서 에러 체킹 및 정정 코드의 확장된 적용 | |
| US20170110169A1 (en) | Memory device and system supporting command bus training, and operating method thereof | |
| CN107153625A (zh) | 与同步ddr协议可兼容的异步通信协议 | |
| US11295808B2 (en) | Memory device transmitting and receiving data at high speed and low power | |
| JP2012099189A (ja) | 半導体装置 | |
| JP5650984B2 (ja) | 半導体装置 | |
| CN107209735A (zh) | 用于以最小封装复杂度支持不同外部存储器类型的共用管芯 | |
| US20220393682A1 (en) | Unidirectional command bus phase drift compensation | |
| US20140268978A1 (en) | Semiconductor memory device having asymmetric access time | |
| US20170200507A1 (en) | Memory system including memory device | |
| CN116343845A (zh) | 用于高频通信中的串扰减少的封装布线 | |
| CN108962328A (zh) | 包括存储器设备的存储器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |