CN110955923A - 具备安全认证功能的串口NorFlash - Google Patents

具备安全认证功能的串口NorFlash Download PDF

Info

Publication number
CN110955923A
CN110955923A CN202010103954.0A CN202010103954A CN110955923A CN 110955923 A CN110955923 A CN 110955923A CN 202010103954 A CN202010103954 A CN 202010103954A CN 110955923 A CN110955923 A CN 110955923A
Authority
CN
China
Prior art keywords
norflash
serial port
chip
spi
security authentication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010103954.0A
Other languages
English (en)
Inventor
徐光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XTX Technology Shenzhen Ltd
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202010103954.0A priority Critical patent/CN110955923A/zh
Publication of CN110955923A publication Critical patent/CN110955923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种具备安全认证功能的串口NorFlash，包括：串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。通过本发明，串口NorFlash与安全认证芯片不再集成在一个芯片上，两者是相互独立的，解决了设计复杂度高、设计周期长、设计成本高、芯片面积过大的问题。

Description

具备安全认证功能的串口NorFlash
技术领域
本发明涉及数据存储技术领域，尤其涉及一种具备安全认证功能的串口NorFlash。
背景技术
随着串口NorFlash的应用越来越广泛，人们对储存在串口NorFlash里边的数据的安全性和完整性越来越重视。在没有安全认证的情况下，不希望这些数据被复制和删除。所以就需要串口NorFlash带有安全认证功能。
目前，在设计含有安全认证的串口NorFlash芯片时，设计者通常会把大容量Flash和安全认证功能集成在一个芯片上，即安全认证功能电路和Flash一起设计。但是，这种设计方法存在以下缺点：由于需要将串口NorFlash和安全认证功能集成在一个芯片上，因此单片芯片的面积大、封装面积大，导致设计成本较高；并且串口NorFlash和安全认证功能一起设计，导致芯片设计复杂度高、设计周期长，安全认证算法需要大量的逻辑来实现，将不可避免地导致芯片面积过大。
发明内容
本发明的主要目的在于提供一种具备安全认证功能的串口NorFlash，旨在解决现有技术中存在的上述技术问题。
为实现上述目的，本发明实施例提供一种具备安全认证功能的串口NorFlash，所述具备安全认证功能的串口NorFlash包括：
串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。
可选的，所述串口NorFlash包括：
第一IO控制单元，第一spi指令译码器，第一状态寄存器，移位寄存器，地址发生器，行地址译码器，列地址译码器，高压产生器，灵敏放大器，第一控制逻辑以及带spi接口的非易失存储单元。
可选的，所述第一IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述第一spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给第一控制逻辑，所述地址发生器，行地址译码器和列地址译码器用于产生带spi接口的非易失存储单元的地址，所述第一状态寄存器用于从所述第一控制逻辑得到第一状态寄存器的信息，并将所述第一状态寄存器的信息送给所述第一IO控制单元，所述高压产生器用于产生带spi接口的非易失存储单元擦除和编程所需要的高压，所述灵敏放大器用于将带spi接口的非易失存储单元位线上的微弱信号转化为输出信号，所述移位寄存器用于把灵敏放大器的输出信号转为所述第一IO控制单元所需要的数据，所述第一控制逻辑用于对所述串口NorFlash进行控制。
可选的，所述安全认证芯片包括：
第二IO控制单元，第二spi指令译码器，第二状态寄存器，第二控制逻辑，eflash控制器和eflash存储单元。
可选的，所述第二spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给所述第二控制逻辑，所述第二状态寄存器用于从所述第二控制逻辑得到所述第二状态寄存器的信息，并将所述第二状态寄存器的信息发送给所述第二IO控制单元，所述第二IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述eflash存储单元用于储存实现安全认证功能所需要的非易失的信息，所述eflash控制器用于对所述eflash存储单元进行读写擦除控制，所述第二控制逻辑用于对所述安全认证芯片进行控制。
本发明中，具备安全认证功能的串口NorFlash包括：串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。通过本发明，串口NorFlash与安全认证芯片不再集成在一个芯片上，两者是相互独立的，解决了设计复杂度高、设计周期长、设计成本高、芯片面积过大的问题。
附图说明
图1为本发明具备安全认证功能的串口NorFlash一实施例的结构示意图；
图2为本发明具备安全认证功能的串口NorFlash中包含的串口NorFlash一实施例的结构示意图；
图3为本发明具备安全认证功能的串口NorFlash中包含的安全认证芯片一实施例的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图1，图1为本发明具备安全认证功能的串口NorFlash一实施例的结构示意图。在一实施例中，具备安全认证功能的串口NorFlash包括：
串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。
如图1所示，安全认证芯片位于串口NorFlash上，可通过常见的固定方式将安全认证芯片固定在串口NorFlash上，例如焊接。且安全认证芯片与串口NorFlash共用的管脚连接到外部的管脚上，如图1所示，CS#、DO/IO1、WP#/IO2、VSS、VCC、HOLD#/IO3、CLK以及DI/IO0即各个外部的管脚。尽管图1中未示出，但安全认证芯片与串口NorFlash建立有通信连接，用于进行信息交互。
本实施例中，具备安全认证功能的串口NorFlash包括：串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。通过本实施例，串口NorFlash与安全认证芯片不再集成在一个芯片上，两者是相互独立的，解决了设计复杂度高、设计周期长、设计成本高、芯片面积过大的问题。
参照图2，图2为本发明具备安全认证功能的串口NorFlash中包含的串口NorFlash一实施例的结构示意图。
在一实施例中，所述串口NorFlash包括：
第一IO控制单元，第一spi指令译码器，第一状态寄存器，移位寄存器，地址发生器，行地址译码器，列地址译码器，高压产生器，灵敏放大器，第一控制逻辑以及带spi接口的非易失存储单元。
进一步地，一实施例中，所述第一IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述第一spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给第一控制逻辑，所述地址发生器，行地址译码器和列地址译码器用于产生带spi接口的非易失存储单元的地址，所述第一状态寄存器用于从所述第一控制逻辑得到第一状态寄存器的信息，并将所述第一状态寄存器的信息送给所述第一IO控制单元，所述高压产生器用于产生带spi接口的非易失存储单元擦除和编程所需要的高压，所述灵敏放大器用于将带spi接口的非易失存储单元位线上的微弱信号转化为输出信号，所述移位寄存器用于把灵敏放大器的输出信号转为所述第一IO控制单元所需要的数据，所述第一控制逻辑用于对所述串口NorFlash进行控制。
本实施例中，第一IO控制单元的功能是控制双向和单向IO的PAD（即外部的管脚）。第一spi指令译码器的功能是对spi的指令进行译码，把得到的指令信息传给第一控制逻辑。地址发生器，行地址译码器和列地址译码器用于产生带spi接口的非易失存储单元的地址。第一状态寄存器从第一控制逻辑那里得到第一状态寄存器的信息，然后送给第一IO控制单元。高压产生器用于产生带spi接口的非易失存储单元擦除和编程所需要的高压。灵敏放大器的作用是将带spi接口的非易失存储单元位线上的微弱信号转化为满足要求的输出信号。移位寄存器的功能是把灵敏放大器的输出信号转为第一IO控制单元所需要的数据。第一控制逻辑负责串口NorFlash的控制。
参照图3，图3为本发明具备安全认证功能的串口NorFlash中包含的安全认证芯片一实施例的结构示意图。
一实施例中，所述安全认证芯片包括：
第二IO控制单元，第二spi指令译码器，第二状态寄存器，第二控制逻辑，eflash控制器和eflash存储单元。
进一步地，一实施例中，所述第二spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给所述第二控制逻辑，所述第二状态寄存器用于从所述第二控制逻辑得到所述第二状态寄存器的信息，并将所述第二状态寄存器的信息发送给所述第二IO控制单元，所述第二IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述eflash存储单元用于储存实现安全认证功能所需要的非易失的信息，所述eflash控制器用于对所述eflash存储单元进行读写擦除控制，所述第二控制逻辑用于对所述安全认证芯片进行控制。
本实施例中，第二spi指令译码器的功能是对spi的指令进行译码，把得到的指令信息传给第二控制逻辑。第二状态寄存器从第二控制逻辑那里得到第二状态寄存器的信息，然后送给第二IO控制单元。第二IO控制单元的功能是控制双向和单向IO的PAD（即外部的管脚）。eflash存储单元用于储存安全功能所需要的非易失的信息。eflash控制器用于对eflash存储单元进行读写擦除控制。控制逻辑负责整个安全认证芯片的控制。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书（包括伴随的权利要求、摘要和附图）中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书（包括伴随的权利要求、摘要和附图）中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器（DSP）来实现根据本发明实施例中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序（例如，计算机程序和计算机程序产品）。这样实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (5)

1.一种具备安全认证功能的串口NorFlash，其特征在于，所述具备安全认证功能的串口NorFlash包括：
串口NorFlash以及安全认证芯片，所述安全认证芯片位于所述串口NorFlash上，所述安全认证芯片与所述串口NorFlash连接，所述安全认证芯片与所述串口NorFlash共用的管脚连接到外部的管脚上，所述串口NorFlash用于实现串口NorFlash的协议，所述安全认证芯片用于实现安全认证功能以及串口NorFlash的复位功能。
2.如权利要求1所述的具备安全认证功能的串口NorFlash，其特征在于，所述串口NorFlash包括：
第一IO控制单元，第一spi指令译码器，第一状态寄存器，移位寄存器，地址发生器，行地址译码器，列地址译码器，高压产生器，灵敏放大器，第一控制逻辑以及带spi接口的非易失存储单元。
3.如权利要求2所述的具备安全认证功能的串口NorFlash，其特征在于，所述第一IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述第一spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给第一控制逻辑，所述地址发生器，行地址译码器和列地址译码器用于产生带spi接口的非易失存储单元的地址，所述第一状态寄存器用于从所述第一控制逻辑得到第一状态寄存器的信息，并将所述第一状态寄存器的信息送给所述第一IO控制单元，所述高压产生器用于产生带spi接口的非易失存储单元擦除和编程所需要的高压，所述灵敏放大器用于将带spi接口的非易失存储单元位线上的微弱信号转化为输出信号，所述移位寄存器用于把灵敏放大器的输出信号转为所述第一IO控制单元所需要的数据，所述第一控制逻辑用于对所述串口NorFlash进行控制。
4.如权利要求1所述的具备安全认证功能的串口NorFlash，其特征在于，所述安全认证芯片包括：
第二IO控制单元，第二spi指令译码器，第二状态寄存器，第二控制逻辑，eflash控制器和eflash存储单元。
5.如权利要求4所述的具备安全认证功能的串口NorFlash，其特征在于，所述第二spi指令译码器用于对spi的指令进行译码，并将得到的指令信息传给所述第二控制逻辑，所述第二状态寄存器用于从所述第二控制逻辑得到所述第二状态寄存器的信息，并将所述第二状态寄存器的信息发送给所述第二IO控制单元，所述第二IO控制单元用于控制所述外部的管脚的双向和单向的输入输出，所述eflash存储单元用于储存实现安全认证功能所需要的非易失的信息，所述eflash控制器用于对所述eflash存储单元进行读写擦除控制，所述第二控制逻辑用于对所述安全认证芯片进行控制。
CN202010103954.0A 2020-02-20 2020-02-20 具备安全认证功能的串口NorFlash Pending CN110955923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010103954.0A CN110955923A (zh) 2020-02-20 2020-02-20 具备安全认证功能的串口NorFlash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010103954.0A CN110955923A (zh) 2020-02-20 2020-02-20 具备安全认证功能的串口NorFlash

Publications (1)

Publication Number Publication Date
CN110955923A true CN110955923A (zh) 2020-04-03

Family

ID=69985688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103954.0A Pending CN110955923A (zh) 2020-02-20 2020-02-20 具备安全认证功能的串口NorFlash

Country Status (1)

Country Link
CN (1) CN110955923A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236428A (zh) * 2013-04-09 2013-08-07 北京兆易创新科技股份有限公司 一种含有RPMC的增强型Flash芯片及其封装方法
CN110060715A (zh) * 2018-01-19 2019-07-26 三星电子株式会社 存储器件和存储器封装体
CN110674515A (zh) * 2019-09-10 2020-01-10 苏州中科安源信息技术有限公司 一种多级别安全存储芯片构架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236428A (zh) * 2013-04-09 2013-08-07 北京兆易创新科技股份有限公司 一种含有RPMC的增强型Flash芯片及其封装方法
CN110060715A (zh) * 2018-01-19 2019-07-26 三星电子株式会社 存储器件和存储器封装体
CN110674515A (zh) * 2019-09-10 2020-01-10 苏州中科安源信息技术有限公司 一种多级别安全存储芯片构架

Similar Documents

Publication Publication Date Title
US7802157B2 (en) Test mode for multi-chip integrated circuit packages
US8286021B2 (en) Flash memory devices with high data transmission rates and memory systems including such flash memory devices
KR100875978B1 (ko) 메모리 카드 및 그것을 포함한 메모리 시스템
US7224602B2 (en) Semiconductor memory device and control method having data protection feature
KR102162804B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
CN106373614A (zh) 半导体存储器件及其操作方法
US9959937B2 (en) Memory system including test circuit
JP2018014050A (ja) メモリシステム
JP2017045420A (ja) メモリシステム
KR100888261B1 (ko) 뱅크 ｉｄ를 이용할 수 있는 메모리 서브 시스템과 그 방법
US20130279253A1 (en) Semiconductor memory device and writing method of id codes and upper addresses
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
US8982620B2 (en) Non-volatile memory device and method of operating
CN109841253B (zh) 半导体存储装置及其复位方法
JP2017045311A (ja) メモリシステム
US20070180202A1 (en) Memory controller, semiconductor memory, and memory system
TWI385525B (zh) 用以傳送資料遮罩位元至記憶體裝置之系統、方法與裝置
JP2017045415A (ja) メモリシステム
US20020073272A1 (en) Method of programming a multi-flash memory system
JP3822371B2 (ja) 同時カラム選択ライン活性化回路を具備する半導体メモリ装置及びカラム選択ライン制御方法
CN110955923A (zh) 具备安全认证功能的串口NorFlash
KR102166524B1 (ko) 반도체장치 및 반도체시스템
US11322220B2 (en) Memory system including a flash memory device and a memory controller
US9460812B1 (en) Semiconductor devices and semiconductor systems including the same
JP5107776B2 (ja) メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200403

RJ01 Rejection of invention patent application after publication