CN110050449A - 发送装置、发送方法和通信系统 - Google Patents

发送装置、发送方法和通信系统 Download PDF

Info

Publication number
CN110050449A
CN110050449A CN201780076046.3A CN201780076046A CN110050449A CN 110050449 A CN110050449 A CN 110050449A CN 201780076046 A CN201780076046 A CN 201780076046A CN 110050449 A CN110050449 A CN 110050449A
Authority
CN
China
Prior art keywords
signal
voltage
conversion
symbol
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780076046.3A
Other languages
English (en)
Other versions
CN110050449B (zh
Inventor
林宏晓
菅野纯谱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110050449A publication Critical patent/CN110050449A/zh
Application granted granted Critical
Publication of CN110050449B publication Critical patent/CN110050449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

根据本公开的发送装置,设置有:多个延迟单元,能够改变延迟的量;驱动器单元,具有多个驱动器,设置为对应于多个延迟单元,用于基于通过多个延迟单元中的对应的延迟单元延迟的信号将对应的输出端子处的电压设置为彼此不同的电压,该驱动器单元使用多个驱动器发送指示符号序列的数据信号;以及控制单元,用于基于符号序列中的符号的转换设置多个延迟单元中的每一个的延迟量。

Description

发送装置、发送方法和通信系统
技术领域
本公开涉及发送信号的发送装置、在此类发送装置中采用的发送方法以及包括此类发送装置的通信系统。
背景技术
随着近年来电子设备的高功能性和多功能性,电子设备配备有各种装置,诸如,半导体芯片、传感器和显示装置。在这些装置之间交换多条数据,并且根据电子设备的高功能性和多功能性,这些数据量已经增加。因此,通常使用高速接口交换数据。例如,高速接口能够以几Gbps发送和接收数据。
为了提高高速接口的通信性能,已经公开了各种技术。例如,专利文献1和2公开了使用三个发送路径发送三个差分信号的通信系统。
引用列表
专利文献
专利文献1:日本未经审查专利申请公开号H06-261092
专利文献2:美国专利号8064535
发明内容
顺便提及,在高速接口中,通常基于接收数据信号通过接收装置生成时钟信号。理想地,该时钟信号几乎不抖动。
理想的是提供可以减少通过接收装置生成的时钟信号的抖动的发送装置、发送方法和通信系统。
根据本公开的实施方式的发送装置包括多个延迟部、驱动器部和控制器。多个延迟部具有可变的延迟量。驱动器部包括多个驱动器,这些驱动器被设置为对应于多个延迟部,并且基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压。驱动器部使用多个驱动器发送指示符号序列的数据信号。控制器基于符号序列中的符号的转换设置多个延迟部的相应的延迟量。
根据本公开的实施方式的发送方法,包括:基于符号序列中的符号的转换设置多个延迟部的相应的延迟量;并且使设置为对应于多个延迟部的多个驱动器基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压。
根据本公开的实施方式的通信系统包括发送装置和接收装置。发送装置包括多个延迟部、驱动器部和控制器。多个延迟部具有可变的延迟量。驱动器部包括多个驱动器,这些驱动器被设置为对应于多个延迟部,并且基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压。驱动器部使用多个驱动器发送指示符号序列的数据信号。控制器基于符号序列中的符号的转换设置多个延迟部的相应的延迟量。
在根据本公开的实施方式的发送装置、发送方法和通信系统,多个驱动器基于通过对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压。基于符号的转换设置每一个延迟部的延迟量。
根据本公开的实施方式的发送装置、发送方法和通信系统,基于符号的转换设置多个延迟部的相应的延迟量,这可以减少通过接收装置生成的时钟信号的抖动。应注意,在此处描述的效果不必是限制性的,并且可以具有本公开中描述的任何效果。
附图说明
[图1]是示出了根据本公开的实施方式的通信系统的配置实例的框图。
[图2]是描述通过图1中示出的通信系统发送和接收的信号的电压的示图。
[图3]是描述通过图1中示出的通信系统发送和接收的符号的转换的示图。
[图4]是示出了图1中示出的发送器的配置实例的框图。
[图5]是示出了图4中示出的转换检测器的操作实例的表格。
[图6]是示出了图4中示出的输出部的操作实例的表格。
[图7]是示出了图4中示出的输出部的配置实例的框图。
[图8]是示出了图7中示出的驱动器的配置实例的电路图。
[图9]是示出了图1中示出的接收器的配置实例的框图。
[图10]是描述图1中示出的发送器和接收器的操作实例的示图。
[图11]是示出了图9中示出的接收器的接收操作的实例的时序波形图。
[图12A]是示意性地描述通信系统的特征实例的示图。
[图12B]是示意性地描述通信系统的特征实例的另一个示图。
[图12C]是示意性地描述通信系统的特征实例的另一个示图。
[图13]是示意性地描述通信系统的特征实例的另一个示图。
[图14A]是示出了图1中示出的通信系统的操作实例的时序波形图。
[图14B]是示出了图1中示出的通信系统的操作实例的另一个时序波形图。
[图14C]是示出了图1中示出的通信系统的操作实例的另一个时序波形图。
[图14D]是示出了图1中示出的通信系统的操作实例的另一个时序波形图。
[图14E]是示出了图1中示出的通信系统的操作实例的另一个时序波形图。
[图15]是示出了图9中示出的接收器的接收操作的另一实例的时序波形图。
[图16A]是示出了图1中示出的通信系统的特征实例的眼图。
[图16B]是描述图1中示出的通信系统中的抖动特征的实例的示图。
[图17A]是示出了图1中示出的通信系统的另一个特征实例的眼图。
[图17B]是描述图1中示出的通信系统中的抖动特征的另一实例的示图。
[图18]是示出了根据变形例的输出部的操作实例的表格。
[图19]是描述根据变形例的发送器和接收器的操作实例的示图。
[图20]是示出了根据另一个变形例的转换检测器的操作实例的表格。
[图21A]是示出了根据另一个变形例的通信系统的操作实例的时序波形图。
[图21B]是示出了根据另一个变形例的通信系统的操作实例的另一个时序波形图。
[图21C]是示出了根据另一个变形例的通信系统的操作实例的另一个时序波形图。
[图21D]是示出了根据另一个变形例的通信系统的操作实例的另一个时序波形图。
[图21E]是示出了根据另一个变形例的通信系统的操作实例的另一个时序波形图。
[图22]是示出了根据第二实施方式的通信系统的配置实例的框图。
[图23]是示出了图22中示出的发送器的配置实例的框图。
[图24]是示出了图23中示出的输出部的配置实例的框图。
[图25]是示出了图23中示出的输出部的操作实例的表格。
[图26]是示出了图24中示出的驱动器的配置实例的电路图。
[图27]是示出了图22中示出的电压发生器的配置实例的电路图。
[图28]是描述图22中示出的发送器和接收器的操作实例的示图。
[图29]是示出了应用根据实施方式的通信系统的智能电话的外观配置的透视图。
[图30]是示出了应用根据实施方式的通信系统的应用处理器的配置实例的框图。
[图31]是示出了应用根据实施方式的通信系统的图像传感器的配置实例的框图。
[图32]是描述车辆控制系统的示意性配置的实例的框图。
[图33]是用于说明车外信息检测部和成像部的安装位置的实例的示图。
具体实施方式
在下文中,参考附图详细描述本公开的一些实施方式。应注意,按照以下顺序进行描述。
1.第一实施方式
2.第二实施方式
3.应用例和另一个应用例
<1.第一实施方式>
[配置实例]
图1示出了根据第一实施方式的通信系统(通信系统1)的配置实例。通信系统1使用具有三个电压电平的信号执行通信。应注意,根据本公开的实施方式的发送方法由本实施方式体现,并且还在一起进行描述。
通信系统1包括发送装置10、发送路径110和接收装置30。发送装置10具有三个输出端子ToutA、ToutB和ToutC。发送路径110包括线路110A、110B和110C。接收装置30具有三个输入端子TinA、TinB和TinC。然后,发送装置10的输出端子ToutA和接收装置30的输入端子TinA通过线路110A彼此耦合;发送装置10的输出端子ToutB和接收装置30的输入端子TinB通过线路110B彼此耦合;并且发送装置10的输出端子ToutC和接收装置30的输入端子TinC通过线路110C彼此耦合。在这个实例中,线路110A至110C的特性阻抗约50[Ω]。
发送装置10分别从输出端子ToutA、ToutB和ToutC输出信号SIGA、SIGB和SIGC。然后,接收装置30分别通过输入端子TinA、TinB和TinC接收信号SIGA、SIGB和SIGC。信号SIGA、SIGB和SIGC分别在三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)之间转换。
图2示出了信号SIGA、SIGB和SIGC的相应的电压状态。发送装置10通过使用三个信号SIGA、SIGB和SIGC发送六个符号“+x”、“-x”、“+y”、“-y”、“+z”和“-z”。例如,在发送符号“+x”的情况下,发送装置10将信号SIGA设置为高电平电压VH,将信号SIGB设置为低电平电压VL,并且将信号SIGC设置为中电平电压VM。在发送符号“-x”的情况下,发送装置10将信号SIGA设置为低电平电压VL,将信号SIGB设置为高电平电压VH,并且将信号SIGC设置为中电平电压VM。在发送符号“+y”的情况下,发送装置10将信号SIGA设置为中电平电压VM,将信号SIGB设置为高电平电压VH,并将信号SIGC设置为低电平电压VL。在发送符号“-y”的情况下,发送装置10将信号SIGA设置为中电平电压VM,将信号SIGB设置为低电平电压VL,并且将信号SIGC设置为高电平电压VH。在发送符号“+z”的情况下,发送装置10将信号SIGA设置为低电平电压VL,将信号SIGB设置为中间电平电压VM,并且将信号SIGC设置为高电平电压VH。在发送符号“-z”的情况下,发送装置10将信号SIGA设置为高电平电压VH,将信号SIGB设置为中间电平电压VM,并且将信号SIGC设置为低电平电压VL。
发送路径110通过使用这种信号SIGA、SIGB和SIGC发送符号序列。即,三个线路110A、110B和110C用作发送符号序列的一个通道。
(发送装置10)
如图1所示,发送装置10包括时钟发生器11、处理器12和发送器20。
时钟发生器11生成时钟信号TxCK。例如,时钟信号TxCK的频率为3.5[GHz]。应注意,该频率不限于此,并且例如,在发送装置10的电路采用所谓的半速率体系结构的情况下,时钟信号TxCK的频率可以是1.75[GHz]。例如,时钟发生器11包括锁相环(PLL),并且例如,基于从发送装置10的外部供应的参考时钟(未示出)来生成时钟信号TxCK。然后,时钟发生器11将该时钟信号TxCK供应至处理器12和发送器20。处理器12执行预定的处理,从而生成转换信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。一组转换信号TxF0、TxR0和TxP0在此指示将由发送装置10发送的符号序列中的符号转换。同样地,一组转换信号TxF1、TxR1和TxP1、一组转换信号TxF2、TxR2和TxP2、一组转换信号TxF3、TxR3和TxP3、一组转换信号TxF4、TxR4和TxP4、一组转换信号TxF5、TxR5和TxP5、以及一组转换信号TxF6、TxR6和TxP6分别指示符号转换。即,处理器12生成七组转换信号。在下文中,转换信号TxF、TxR和TxP用作适于表示这七组转换信号中的任一个。
图3示出了转换信号TxF、TxR和TxP与符号转换之间的关系。分配给每个转换的三位数字值按该顺序指示转换信号TxF、TxR和TxP的相应值。
转换信号TxF(翻动)使“+x”和“-x”之间的符号转换、“+y”和“-y”之间的符号转换以及“+z”和“-z”之间的符号转换。具体地,在转换信号TxF是“1”的情况下,符号使转换改变它的极性(例如,从“+x”至“-x”),并且在转换信号TxF是“0”的情况下,符号不会造成此类转换。
在转换信号TxF是“0”的情况下,转换信号TxR(旋转)和TxP(极性)使“+x”与除了“-x”之外的符号之间、“+y”与除了“-y”之外的符号之间、以及“+z”与除了“-z”之外的符号之间的符号转换。具体地,在转换信号TxR和TxP分别是“1”和“0”的情况下,该符号使转换沿图3中的顺时针方向同时保持它的极性(例如,从“+x”至“+y”),并且在转换信号TxR和TxP分别是“1”和“1”的情况下,该符号改变极性并且使转换沿图3中的顺时针方向(例如,从“+x”至“-y”)。此外,在转换信号TxR和TxP分别是“0”和“0”的情况下,该符号使转换沿图3中的逆时针方向同时保持它的极性(例如,从“+x”至“+z”),并且在转换信号TxR和TxP分别是“0”和“1”的情况下,该符号改变它的极性并且使转换沿图3中的逆时针方向(例如,从“+x”至“-z”)。
处理器12生成七组这种转换信号TxF、TxR和TxP。然后,处理器12将这七组转换信号TxF、TxR和TxP(转换信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6)供应至发送器20。
发送器20基于转换信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6生成信号SIGA、SIGB和SIGC。
图4示出了发送器20的配置实例。发送器20包括串行器21F、21R和21P、发送符号发生器22、转换检测器25和输出部26。
串行器21F基于转换信号TxF0至TxF6和时钟信号TxCK以此顺序使转换信号TxF0至TxF6串行,从而生成转换信号TxF9。串行器21R基于转换信号TxR0至TxR6和时钟信号TxCK以此顺序使转换信号TxR0至TxR6串行,从而生成转换信号TxR9。串行器21P基于转换信号TxP0至TxP6和时钟信号TxCK以此顺序使转换信号TxP0至TxP6串行,从而生成转换信号TxP9。
发送符号发生器22基于转换信号TxF9、TxR9和TxP9以及时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。发送符号发生器22包括信号发生器23和触发器24。
信号发生器23基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成符号信号Tx1、Tx2和Tx3。具体地,信号发生器23基于由符号信号D1、D2和D3以及转换信号TxF9、TxR9和TxP9指示的符号(转换之前的符号DS)确定在如图3所示的转换之后的符号NS,并且输出符号NS作为符号信号Tx1、Tx2和Tx3。
触发器24基于时钟信号TxCK执行符号信号Tx1、Tx2和Tx3的采样,并且输出采样结果作为符号信号D1、D2和D3。
图5示出了发送符号发生器22的操作实例。图5示出了基于由符号信号D1、D2和D3指示的符号DS以及转换信号TxF9、TxR9和TxP9生成的符号NS。作为实例描述了符号DS是“+x”的情况。在转换信号TxF9、TxR9和TxP9是“000”的情况下,符号NS是“+z”;在转换信号TxF9、TxR9和TxP9是“001”的情况下,符号NS是“-z”;在转换信号TxF9、TxR9和TxP9是“010”的情况下,符号NS是“+y”;在转换信号TxF9、TxR9和TxP9是“011”的情况下,符号NS是“-y”;并且在转换信号TxF9、TxR9和TxP9是“1XX”的情况下,符号NS是“-x”。在此,“X”指示可以采用“1”和“0”中的任何一个。这同样适用于其中符号DS是“-x”、“+y”、“-y”、“+z”和“-z”中的一个的情况。
以此方式,发送符号发生器22基于转换之前的符号DS以及转换信号TxF9、TxR9和TxP9确定转换之后的符号NS。然后,发送符号发生器22输出转换之后的符号NS作为符号信号Tx1、Tx2和Tx3。
转换检测器25基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成延迟控制信号DLA、DLB和DLC。具体地,如由图5中的实线包围的部分WA所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+y”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-y”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+y”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-y”的情况中的任一种情况下,转换检测器25使延迟控制信号DLA“激活”,并且使延迟控制信号DLB和DLC“停用”。此外,如由图5中的虚线包围的部分WB所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+z”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-z”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+z”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-z”的情况中的任一种情况下,转换检测器25使延迟控制信号DLB“激活”,并且使延迟控制信号DLA和DLC“停用”。此外,如由图5中的点划线包围的部分WC所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+x”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-x”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+x”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-x”的情况中的任一种情况下,转换检测器25使延迟控制信号DLC“激活”,并且使延迟控制信号DLA和DLB“停用”。此外,在其他情况下,转换检测器25使所有延迟控制信号DLA、DLB和DLC“停用”。
输出部26基于符号信号Tx1、Tx2和Tx3、延迟控制信号DLA、DLB和DLC以及时钟信号TxCK生成信号SIGA、SIGB和SIGC。
图6示出了输出部26的操作实例。例如,在符号NS是“+x”(符号信号Tx1、Tx2和Tx3是“100”)的情况下,输出部26将信号SIGA设置为高电平电压VH,将信号SIGB设置为低电平电压VL,并且将信号SIGC设置为中电平电压VM。此外,例如,在符号NS是“-x”(符号信号Tx1、Tx2和Tx3是“011”)的情况下,输出部26将信号SIGA设置为低电平电压VL,将信号SIGB设置为高电平电压VH,并且将信号SIGC设置为中电平电压VM。此外,例如,在符号NS是“+y”(符号信号Tx1、Tx2和Tx3是“010”)的情况下,输出部26将信号SIGA设置为中电平电压VM,将信号SIGB设置为高电平电压VH,并且将信号SIGC设置为低电平电压VL。此外,例如,在符号NS是“-y”(符号信号Tx1、Tx2和Tx3是“101”)的情况下,输出部26将信号SIGA设置为中电平电压VM,将信号SIGB设置为低电平电压VL,并且将信号SIGC设置为高电平电压VH。此外,例如,在符号NS是“+z”(符号信号Tx1、Tx2和Tx3是“001”)的情况下,输出部26将信号SIGA设置为低电平电压VL,将信号SIGB设置为中电平电压VM,并且将信号SIGC设置为高电平电压VH。此外,例如,在符号NS是“-z”(符号信号Tx1、Tx2和Tx3是“110”)的情况下,输出部26将信号SIGA设置为高电平电压VH,将信号SIGB设置为中电平电压VM,并且将信号SIGC设置为低电平电压VL。
图7示出了输出部26的配置实例。输出部26包括驱动器控制器27、以及延迟部28A、28B和28C、以及驱动器29A、29B和29C。
驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成四个信号PUAA、PUAB、PDAA和PDAB、四个信号PUBA、PUBB、PDBA和PDBB、以及四个信号PUCA、PUCB、PDCA和PDCB。具体地,例如,如图6所示,驱动器控制器27在信号SIGA被设置为高电平电压VH的情况下,将四个信号PUAA、PUAB、PDAA和PDAB设置为“1100”,在信号SIGA被设置为低电平电压VL的情况下,将四个信号PUAA、PUAB、PDAA和PDAB设置为“0011”,并且在信号SIGA被设置为中电平电压VM的情况下,将四个信号PUAA、PUAB、PDAA和PDAB设置为“1010”。这同样适用于信号SIGB和SIGC。然后,驱动器控制器27将四个信号PUAA、PUAB、PDAA和PDAB供应至延迟部28A,将四个信号PUBA、PUBB、PDBA和PDBB供应至延迟部28B,并且将四个信号PUCA、PUCB、PDCA和PDCB供应至延迟部28C。
此外,驱动器控制器27具有基于延迟控制信号DLA、DLB和DLC以及时钟信号TxCK生成延迟控制信号DLA1、DLB1和DLC1的功能。具体地,驱动器控制器27通过使延迟控制信号DLA、DLB和DLC延迟与当基于符号信号Tx1、Tx2和Tx3生成四个信号PUAA、PUAB、PDAA和PDAB、四个信号PUBA、PUBB、PDBA和PDBB、以及四个信号PUCA、PUCB、PDCA和PDCB时的延迟时间对应的时间来生成延迟控制信号DLA1、DLB1和DLC1。
延迟部28A基于延迟控制信号DLA1使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而分别生成信号PUAA1、PUAB1、PDAA1和PDAB1。具体地,在延迟控制信号DLA1是“停用”的情况下,延迟部28A以延迟量DL1使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而生成信号PUAA1、PUAB1、PDAA1和PDAB1。此外,在延迟控制信号DLA1是“激活”的情况下,延迟部28A以延迟量DL2使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而生成信号PUAA1、PUAB1、PDAA1和PDAB1。
同样地,延迟部28B基于延迟控制信号DLB1使四个信号PUBA、PUBB、PDBA和PDBB延迟,从而分别生成信号PUBA1、PUBB1、PDBA1和PDBB1。此外,延迟部28C基于延迟控制信号DLC1使四个信号PUCA、PUCB、PDCA和PDCB延迟,从而分别生成信号PUCA1、PUCB1、PDCA1和PDCB1。
驱动器29A基于信号PUAA1、PUAB1、PDAA1和PDAB1生成信号SIGA。驱动器29B基于信号PUBA1、PUBB1、PDBA1和PDBB1生成信号SIGB。驱动器29C基于信号PUCA1、PUCB1、PDCA1和PDCB1生成信号SIGC。
图8示出了驱动器29A、29B和29C的配置实例。在下文中,作为实例描述了驱动器29A。应注意,这同样适用于驱动器29B和29C。驱动器29A包括M个电路UA(电路UA1至UAM)、M个电路UB(电路UB1至UBM)、M个电路DA(电路DA1至DAM)、以及M个电路DB(电路DB1至DBM)。
电路UA1至UAM以及UB1至UBM各自包括晶体管91和电阻器92。在这个实例中,晶体管91是N-沟道MOS(金属氧化物半导体)-FET(场效应晶体管)。在电路UA1至UAM中的每一个中,晶体管91的栅极供应有信号PUAA1,并且其漏极供应有电压V1,并且其源极耦接至电阻器92的一端。在电路UB1至UBM中的每一个中,晶体管91的栅极供应有信号PUAB1,并且其漏极供应有电压V1,并且其源极耦接至电阻器92的一端。在电路UA1至UAM以及UB1至UBM中的每一个中,电阻器92的一端耦接至晶体管91的源极,并且其另一端耦接至输出端子ToutA。在这个实例中,晶体管91的接通状态电阻值和电阻器92的电阻值的总和是“50×2×M”[Ω]。
电路DA1至DAM以及DB1至DBM各自包括电阻器93和晶体管94。在这个实例中,晶体管94是N-沟道MOS-FET。在电路DA1至DAM以及DB1至DBM中的每一个中,电阻器93的一端耦接至输出端子ToutA,并且其另一端耦接至晶体管94的漏极。在电路DA1至DAM中的每一个中,晶体管94的栅极供应有信号PDAA1,并且其漏极耦接至电阻器93的另一端,并且其源极接地。在电路DB1至DBM中的每一个中,晶体管94的栅极供应有信号PDAB1,并且其漏极耦接至电阻器93的另一端,并且其源极接地。在这个实例中,电阻器93的电阻值和晶体管94的接通状态电阻值的总和是“50×2×M”[Ω]。
该配置允许输出部26将输出端子ToutA、ToutB和ToutC处的相应电压设置为三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)中的彼此不同的电压电平。
具体地,例如,如图6所示,在符号信号Tx1、Tx2和Tx3是“100”的情况下,驱动器控制器27确定应该输出符号“+x”,将四个信号PUAA、PUAB、PDAA和PDAB设置为“1100”,将四个信号PUBA、PUBB、PDBA和PDBB设置为“0011”,并且将四个信号PUCA、PUCB、PDCA和PDCB设置为“1010”。因此,四个信号PUAA1、PUAB1、PDAA1和PDAB1变成“1100”;四个信号PUBA1、PUBB1、PDBA1和PDBB1变成“0011”;并且四个信号PUCA1、PUCB1、PDCA1和PDCB1变成“1010”。
因此,在驱动器29A中,电路UA1至UAM以及UB1至UBM中的晶体管91被转动为接通状态,并且电路DA1至DAM以及DB1至DBM中的晶体管94被转动为断开状态。因此,信号SIGA的电压变成高电平电压VH,并且驱动器29A的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器29B中,电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态,并且电路UA1至UAM以及UB1至UBM中的晶体管91被转动为断开状态。因此,信号SIGB的电压变成低电平电压VL,并且驱动器29B的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器29C中,电路UA1至UAM中的晶体管91以及电路DA1至DAM中的晶体管94被转动为接通状态,并且电路UB1至UBM中的晶体管91以及电路DB1至DBM中的晶体管94被转动为断开状态。即,在驱动器29C中,通过电路UA1至UAM以及电路DA1至DAM实现所谓的戴维宁终端技术。因此,信号SIGC的电压变成中电平电压VM,并且驱动器29C的输出终端电阻(输出阻抗)变为约50[Ω]。发送器20以此方式生成符号“+x”。这同样适用于其他符号。
(接收装置30)
如图1所示,接收装置30包括接收器40和处理器32。
接收器40接收信号SIGA、SIGB和SIGC,并且基于这些信号SIGA、SIGB和SIGC生成转换信号RxF、RxR和RxP以及时钟信号RxCK。
图9示出了接收器40的配置实例。接收器40包括电阻器41A、41B和41C、开关42A、42B和42C、放大器43A、43B和43C、时钟发生器44、触发器(F/F)45和46、以及信号发生器47。
电阻器41A、41B和41C各自用作通信系统1的终端电阻器,并且在这个实例中,各自具有约50[Ω]的电阻值。电阻器41A的一端耦接至输入端子TinA并且供应有信号SIGA,并且其另一端耦接至开关42A的一端。电阻器41B的一端耦接至输入端子TinB并且供应有信号SIGB,并且其另一端耦接至开关42B的一端。电阻器41C的一端耦接至输入端子TinC并且供应有信号SIGC,并且其另一端耦接至开关42C的一端。
开关42A的一端耦接至电阻器41A的另一端,并且其另一端耦接至开关42B的另一端和开关42C的另一端。开关42B的一端耦接至电阻器41B的另一端,并且其另一端耦接至开关42A和42C的另一端。开关42C的一端耦接至电阻器41C的另一端,并且其另一端耦接至开关42A和42B的另一端。在接收装置30中,开关42A、42B和42C均被设置为接通状态,因此,电阻器41A至41C各自用作终端电阻器。
放大器43A的正输入端子耦接至输入端子TinA、电阻器41A的一端以及放大器43C的负输入端子,并且其负输入端子耦接至输入端子TinB、电阻器41B的一端以及放大器43B的正输入端子。放大器43B的正输入端子耦接至输入端子TinB、电阻器41B的一端以及放大器43A的负输入端子,并且其负输入端子耦接至输入端子TinC、电阻器41C的一端以及放大器43C的正输入端子。放大器43C的正输入端子耦接至输入端子TinC、电阻器41C的一端以及放大器43B的负输入端子,并且其负输入端子耦接至输入端子TinA、电阻器41A的一端以及放大器43A的正输入端子。
该配置允许放大器43A生成与信号SIGA和SIGB之间的差值AB(SIGA-SIGB)对应的信号SAB,允许放大器43B生成与信号SIGB和SIGC之间的差值BC(SIGB-SIGC)对应的信号SBC,并且允许放大器43C生成与信号SIGC和SIGA之间的差值CA(SIGC-SIGA)对应的信号SCA。
图10示意性地示出了在发送器20发送符号“+x”的情况下的发送器20和接收器40的操作实例。应注意,开关42A、42B和42C处于接通状态,因此省略了开关42A、42B和42C的说明。在图10中,在发送器20的电路UA(电路UA1至UAM)和电路UB(电路UB1至UBM)中,由实线示出的电路表示其中晶体管91处于接通状态的电路,并且由虚线示出的电路指示其中晶体管91处于断开状态的电路。同样地,在电路DA(电路DA1至DAM)和电路DB(电路DB1至DBM)中,由实线示出的电路表示其中晶体管94处于接通状态的电路,并且由虚线示出的电路指示其中晶体管94处于断开状态的电路。
在发送器20发送符号“+x”的情况下,如上所述,在驱动器29A中,电路UA1至UAM以及UB1至UBM中的晶体管91被转动为接通状态。因此,信号SIGA的电压变为高电平电压VH。此外,在驱动器29B中,电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态。因此,信号SIGB的电压变为低电平电压VL。此外,在驱动器29C中,电路UA1至UAM中的晶体管91以及电路DA1至DAM中的晶体管94被转动为接通状态。因此,信号SIGC的电压变为中电平电压VM。
在这种情况下,在接收器40中,电流Iin以此顺序流动至输入端子TinA、电阻器41A、电阻器41B以及输入端子TinB。然后,放大器43A的正输入端子供应有高电平电压VH,并且其负输入端子供应有低电平电压VL,这使差值AB为正(AB>0);因此,放大器43A输出“1”作为信号SAB。此外,放大器43B的正输入端子供应有低电平电压VL,并且其负输入端子供应有中电平电压VM,这使差值BC为负(BC<0);因此,放大器43B输出“0”作为信号SBC。此外,放大器43C的正输入端子供应有中电平电压VM,并且其负输入端子供应有高电平电压VH,这使差值CA为负(CA<0);因此,放大器43C输出“0”作为信号SCA。
时钟发生器44(图9)基于信号SAB、SBC和SCA生成时钟信号RxCK。具体地,如随后将描述的,时钟发生器44在符号已经进行转换的情况下检测信号SAB、SBC和SCA中的已经首先进行转换的信号,并且生成具有从信号的转换时间开始的预定脉冲宽度的时钟脉冲PU,从而生成时钟信号RxCK。
触发器45利用时钟信号RxCK的一个时钟的延迟输出信号SAB、SBC和SCA。触发器46利用时钟信号RxCK的一个时钟的延迟输出触发器45的三个输出信号。
信号发生器47基于触发器45和46的输出信号以及时钟信号RxCK生成转换信号RxF、RxR和RxP。这些转换信号RxF、RxR和RxP分别与发送装置10中的转换信号TxF9、TxR9和TxP9(图4)对应,并且表示符号转换。信号发生器47基于由触发器45的输出信号表示的符号以及由触发器46的输出信号指示的符号识别符号转换(图3),从而生成转换信号RxF、RxR和RxP。
处理器32(图1)基于转换信号RxF、RxR和RxP以及时钟信号RxCK执行预定处理。
在此,延迟部28A、28B和28C对应于本公开中的“多个延迟部”的具体实例。驱动器29A、29B和29C对应于本公开中的“多个驱动器”的具体实例。晶体管91对应于本公开中的“第一晶体管”的具体实例。晶体管94对应于本公开中的“第二晶体管”的具体实例。发送符号发生器22对应于本公开中的“符号发生器”的具体实例。转换检测器25对应于本公开中的“控制器”的具体实例。信号PUAA、PUAB、PDAA和PDAB对应于本公开中的“第一信号”的具体实例。信号PUBA、PUBB、PDBA和PDBB对应于本公开中的“第二信号”的具体实例。信号PUCA、PUCB、PDCA和PDCB对应于本公开中的“第三信号”的具体实例。信号SIGA对应于本公开中的“第一发送信号”的具体实例。信号SIGB对应于本公开中的“第二发送信号”的具体实例。信号SIGC对应于本公开中的“第三发送信号”的具体实例。信号SAB对应于本公开中的“第一差分信号”的具体实例。信号SBC对应于本公开中的“第二差分信号”的具体实例。信号SCA对应于本公开中的“第三差分信号”的具体实例。时钟信号RxCK对应于本公开中的“时钟信号”的具体实例。
[操作和工作]
随后,描述了本实施方式中的的通信系统1的操作和工作。
(总体操作的概述)
首先,参考图1、图4、图7和图9描述了通信系统1的总体操作的概述。发送装置10的时钟发生器11生成时钟信号TxCK。处理器12执行预定处理,从而生成转换信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。在发送器20(图4)中,串行器21F基于转换信号TxF0至TxF6以及时钟信号TxCK生成转换信号TxF9;串行器21R基于转换信号TxR0至TxR6以及时钟信号TxCK生成转换信号TxR9;并且串行器21P基于转换信号TxP0至TxP6以及时钟信号TxCK生成转换信号TxP9。发送符号发生器22基于转换信号TxF9、TxR9和TxP9以及时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。转换检测器25基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成延迟控制信号DLA、DLB和DLC。
在输出部26(图7)中,驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成四个信号PUAA、PUAB、PDAA和PDAB、四个信号PUBA、PUBB、PDBA和PDBB、以及四个信号PUCA、PUCB、PDCA和PDCB。此外,驱动器控制器27基于延迟控制信号DLA、DLB和DLC以及时钟信号TxCK生成延迟控制信号DLA1、DLB1和DLC1中的每一个。延迟部28A基于延迟控制信号DLA1使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而分别生成信号PUAA1、PUAB1、PDAA1和PDAB1。延迟部28B基于延迟控制信号DLB1使四个信号PUBA、PUBB、PDBA和PDBB延迟,从而生成信号PUBA1、PUBB1、PDBA1和PDBB1。延迟部28C基于延迟控制信号DLC1使四个信号PUCA、PUCB、PDCA和PDCB延迟,从而分别生成信号PUCA1、PUCB1、PDCA1和PDCB1。驱动器29A基于信号PUAA1、PUAB1、PDAA1和PDAB1生成信号SIGA。驱动器29B基于信号PUBA1、PUBB1、PDBA1和PDBB1生成信号SIGB。驱动器29C基于信号PUCA1、PUCB1、PDCA1和PDCB1生成信号SIGC。
在接收装置30的接收器40中(图9),放大器43A基于信号SIGA和SIGB生成对应于信号SIGA和SIGB之间的差值AB(SIGA-SIGB)的信号SAB;放大器43B基于信号SIGB和SIGC生成对应于信号SIGB和SIGC之间的差值BC(SIGB-SIGC)的信号SBC;并且放大器43C基于信号SIGC和SIGA生成对应于信号SIGC和SIGA之间的差值CA(SIGC-SIGA)的信号SCA。时钟发生器44基于信号SAB、SBC和SCA生成时钟信号RxCK。触发器45利用时钟信号RxCK的一个时钟的延迟输出信号SAB、SBC和SCA中的每一个。触发器46利用时钟信号RxCK的一个时钟的延迟输出触发器45的三个输出信号中的每一个。信号发生器47基于触发器45和46的输出信号以及时钟信号RxCK生成转换信号RxF、RxR和RxP。处理器32(图1)基于转换信号RxF、RxR和RxP以及时钟信号RxCK执行预定处理。
(详细操作)
随后,详细地描述通信系统1的操作。在发送装置10中,转换检测器25基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成延迟控制信号DLA、DLB和DLC。然后,延迟部28A基于延迟控制信号DLA1设置四个信号PUAA、PUAB、PDAA和PDAB的延迟量;延迟部28B基于延迟控制信号DLB1设置四个信号PUBA、PUBB、PDBA和PDBB的延迟量;并且延迟部28C基于延迟控制信号DLC1设置四个信号PUCA、PUCB、PDCA和PDCB的延迟量。因此,在通信系统1中,可以减少通过接收装置30生成的时钟信号RxCK的抖动。以下详细描述该操作。
图11示出了通信系统1在延迟部28A、28B和28C的相应的延迟量未被调节的情况下的操作实例。在这个实例中,延迟部28A、28B和28C的延迟量被相等地固定为预定的延迟量DL1。
发送装置10使符号被发送,以便使单位间隔UI的每个误差发生转换。在这个实例中,发送装置10以此顺序发送六个符号“+x”、“-y”、“-z”、“+z”、“+y”和“-x”。此时,信号SIGA的电压按照VH、VM、VH、VL、VM和VL的顺序改变;信号SIGB的电压按照VL、VL、VM、VM、VH和VH的顺序改变;并且信号SIGC的电压按照VM、VH、VL、VH、VL和VM的顺序改变。因此,在通信系统1中,三个信号SIGA、SIGB和SIGC中的两个以上信号的电压根据符号的转换而改变。
然后,差值AB、BC和CA也根据信号SIGA、SIGB和SIGC改变。例如,差值AB按照+2ΔV、+ΔV、+ΔV、-ΔV、-ΔV和-2ΔV的顺序改变;差值BC按照-ΔV、-2ΔV、+ΔV、-ΔV、+2ΔV和+ΔV的顺序改变;并且差值CA按照-ΔV、+ΔV、-2ΔV、+2ΔV、-ΔV和+ΔV的顺序改变。在此,ΔV表示三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)中的两个相邻电压之间的差值。
放大器43A基于差值AB生成信号SAB。该信号SAB在差值AB通过“0”的时间进行转换。同样地,放大器43B基于差值BC生成信号SBC。该信号SBC在差值BC通过“0”的时间进行转换。放大器43C基于差值CA生成信号SCA。该信号SCA在差值CA通过“0”的时间进行转换。因此,在通信系统1中,信号SAB、SBC和SCA中的一个或多个信号根据符号的转换而改变。
然后,时钟发生器44基于信号SAB、SBC和SCA生成时钟信号RxCK。具体地,时钟发生器44在符号已经进行转换的情况下检测信号SAB、SBC和SCA中的已经首先进行转换的信号,并且生成具有从信号的转换时间开始的预定脉冲宽度的时钟脉冲PU,从而生成时钟信号RxCK。
在此,如上所述,信号SAB进行转换的时间对应于差值AB通过“0”的时间;信号SBC进行转换的时间对应于差值BC通过“0”的时间;并且信号SCA进行转换的时间对应于差值CA通过“0”的时间。即,信号SAB、SBC和SCA进行转换的时间取决于差值AB、BC和CA的变化。因此,在差值AB、BC和CA中的两个以上根据符号的转换进行转换的情况下,差值AB、BC和CA中的两个以上的转换时间不必彼此一致。因此,在时钟信号RxCK的上升沿之间的周期(时钟周期PC)的长度中存在变化。具体地,在图11的实例中,对应于符号“+x”之后的符号“-y”的时钟周期PC1的长度比单位间隔UI的长度短,并且对应于随后符号“-z”的时钟周期PC2的长度比单位间隔UI长。同样地,对应于符号“-z”之后的符号“+z”的时钟周期PC3的长度比单位间隔UI的长度短,并且对应于随后符号“+y”的时钟周期PC4的长度比单位间隔UI长。在以此方式时钟周期PC的长度中存在变化的情况下,时钟信号RxCK的抖动增加,这会影响通信质量。
随后,详细描述时钟周期PC的长度中的变化的原因。
图12A、图12B和图12C示意性地示出了差值AB、BC和CA根据符号的转换的相应变化。在通信系统1中,信号SIGA、SIGB和SIGC各自可以采用三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL);因此,如图12A、图12B和图12C所示,差值AB、BC和CA在+2ΔV、+ΔV、-ΔV和-2ΔV之间进行转换。这些转换包括在从差值AB、BC和CA开始改变的时间t0至差值AB、BC和CA的差分信号通过“0”的时间t1的时间Δt中不同的各种转换。具体地,例如,这些转换包括时间Δt是短的转换WS(图12A)、时间Δt是适度的转换WW和SS(图12B)以及时间Δt是长的转换(图12C)。转换WS(图12A)包括从“+ΔV”至“-2ΔV”的转换以及从“-ΔV”至“+2ΔV”的转换。转换WW(图12B)包括从“+ΔV”至“-ΔV”的转换以及从“-ΔV”至“+ΔV”的转换。转换SS(图12B)包括从“+2ΔV”至“-2ΔV”的转换以及从“-2ΔV”至“+2ΔV”的转换。转换SW(图12C)包括从“+2ΔV”至“-ΔV”的转换以及从“-2ΔV”至“+ΔV”的转换。
如上所述,时钟发生器44在符号已经进行转换的情况下检测信号SAB、SBC和SCA中的已经首先进行转换的信号,并且生成具有从信号的转换时间开始的预定脉冲宽度的时钟脉冲PU,从而生成时钟信号RxCK。在此,在通信系统1中,如随后将描述的,在信号SAB、SBC和SCA中的一个进行时间Δt是长的转换SW的情况下,其他信号中的一个进行时间Δt是短的转换WS。因此,在这种情况下,基于时间Δt是短的转换WS生成时钟脉冲PU;因此,时间Δt是长的转换SW不会有助于时钟脉冲PU的生成。因此,时间Δt是短的转换WS以及时间Δt是适度的转换WW和SS有助于时钟脉冲PU的生成。
图13示意性地示出了时钟周期PC的长度。在图13中,具有“WS”的时钟脉冲PU表示基于时间Δt是短的转换WS生成的时钟脉冲;具有“WW”的时钟脉冲PU表示基于时间Δt是适度的转换WW生成的时钟脉冲;具有“SS”的时钟脉冲PU表示基于时间Δt是适度的转换SS生成的时钟脉冲。
例如,如图13的(A)所示,在基于转换WS已经生成时钟脉冲PU、基于相同的转换WS已经生成时钟脉冲PU之后的情况下,时钟周期PC的长度基本上等于单位间隔UI的长度。同样地,如图13的(B)所示,在基于转换WW已经生成时钟脉冲PU、基于相同的转换WW已经生成时钟脉冲PU之后的情况下,时钟周期PC的长度基本上等于单位间隔UI的长度;如图13的(C)所示,在基于转换SS已经生成时钟脉冲PU、基于相同的转换SS已经生成时钟脉冲PU之后的情况下,时钟周期PC的长度基本上等于单位间隔UI的长度。此外,如图13的(D)所示,在基于转换WW已经生成时钟脉冲PU、基于转换SS已经生成时钟脉冲PU之后的情况下,时钟周期PC的长度基本上等于单位间隔UI的长度;如图13的(E)所示,在基于转换SS已经生成时钟脉冲PU、基于相同的转换WW已经生成时钟脉冲PU之后的情况下,时钟周期PC的长度基本上等于单位间隔UI的长度。
同时,例如,如图13的(F)所示,在基于转换WW已经生成时钟脉冲PU、基于时间Δt比转换WW的时间Δt短的转换WS已经生成时钟脉冲PU的情况下,时钟周期PC的长度比单位间隔UI的长度短。同时,例如,如图13的(G)所示,在基于转换SS已经生成时钟脉冲PU、基于时间Δt比转换SS的时间Δt短的转换WS已经生成时钟脉冲PU的情况下,时钟周期PC的长度比单位间隔UI的长度短。
此外,例如,如图13的(H)所示,在基于转换WS已经生成时钟脉冲PU、基于时间Δt比转换WS的时间Δt长的转换WW已经生成时钟脉冲PU的情况下,时钟周期PC的长度比单位间隔UI的长度长。同样地,例如,如图13的(I)所示,在基于转换WS已经生成时钟脉冲PU、基于时间Δt比转换WS的时间Δt长的转换SS已经生成时钟脉冲PU的情况下,时钟周期PC的长度比单位间隔UI的长度长。
以此方式,两个相邻的脉冲PU的时钟周期PC的长度根据基于转换WS、WW和SS中的哪一个已经生成两个时钟脉冲PU而改变。
因此,在通信系统1中,调节延迟部28A、28B和28C的延迟量以使时钟周期PC的长度变得一致。具体地,转换检测器25基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3检测符号转换是否包括时间Δt是短的转换WS。然后,在符号转换包括时间Δt是短的转换WS的情况下,转换检测器25调节延迟部28A、28B和28C的延迟量,使该转换WS被延迟。因此,例如,发送装置10基于图13的(F)和(G)中的转换WS使第二时钟脉冲PU延迟,从而使时钟周期PC的长度接近单位间隔UI的长度。此外,例如,发送装置10基于图13的(H)和(I)中的转换WS使第一时钟脉冲PU延迟,从而使时钟周期PC的长度接近单位间隔UI的长度。
图14A至图14E示出了通信系统1在符号从“+x”转换为除了“+x”之外的符号的情况下的操作实例。图14A示出了符号从“+x”转换为“-x”的情况;图14B示出了符号从“+x”转换为“+y”的情况;图14C示出了符号从“+x”转换为“-y”的情况;图14D示出了符号从“+x”转换为“+z”的情况;图14E示出了符号从“+x”转换为“-z”的情况。在图14A至图14E中的每一个中,(A)示出了在发送装置10的输出端子ToutA、ToutB和ToutC处的信号SIGA、SIGB和SIGC的相应波形;(B)示出了接收装置30中的差值AB、BC和CA的相应波形。此外,实线指示在延迟部28A、28B和28C的延迟量被调整的情况下的波形,并且虚线指示在延迟部28A、28B和28C的延迟量被固定为延迟量DL1的情况下的波形。时间t10指示在延迟部28A、28B和28C的延迟量是延迟量DL1的情况下信号SIGA、SIGB和SIGC开始改变的时间。
如图5所示,在符号DS是“+x”,并且转换信号TxF9、TxR9和TxP9是“1XX”的情况下,符号从“+x”转换为“-x”(图14A)。此时,如图5所示,转换检测器25使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“停用”。然后,延迟部28A、28B和28C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为延迟量DL1。因此,如图14A所示,信号SIGA在时间t10时开始改变并且从高电平电压VH变为低电平电压VL;信号SIGB在时间t10开始改变并且从低电平电压VL变为高电平电压VH;并且信号SIGC保持为中电平电压VM。因此,差值AB从“+2ΔV”转换为“-2ΔV”,并且差值BC和CA从“-ΔV”转换为“+ΔV”。差值AB的该转换是时间Δt是适度的转换SS,并且差值BC和CA的转换是时间Δt是适度的转换WW。然后,在这个实例中,基于差值BC(转换WW)或差值CA(转换WW)生成时钟脉冲PU。
以此方式,在符号从“+x”转换为“-x”的情况下,差值AB、BC和CA的任一个转换不与时间Δt是短的转换WS对应;因此,转换检测器25执行控制以将延迟部28A、28B和28C的延迟量设置为延迟量DL1。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“010”的情况下,符号从“+x”转换为“+y”(图14B)。此时,如图5所示,转换检测器25使延迟控制信号DLA和DLB(延迟控制信号DLA1和DLB1)这两者“停用”并且使延迟控制信号DLC(延迟控制信号DLC1)“激活”。然后,延迟部28A和28B基于延迟控制信号DLA1和DLB1将延迟量设置为延迟量DL1,并且延迟部28C基于延迟控制信号DLC1将延迟量设置为大于延迟量DL1的延迟量DL2。因此,如图14B所示,信号SIGA在时间t10时开始改变并且从高电平电压VH变为中电平电压VM;信号SIGB在时间t10时开始改变并且从低电平电压VL变为高电平电压VH;并且信号SIGC在从时间t10时延迟的时间时开始改变并且从中电平电压VM变为低电平电压VL。即,所有信号SIGA、SIGB和SIGC的电压改变。因此,差值AB从“+2ΔV”转换为“-ΔV”;差值BC利用对应于较大延迟量DL2的延迟从“-ΔV”转换为“+2ΔV”;并且差值CA基本上保养在“-ΔV”。差值AB的该转换是时间Δt是长的转换SW,并且差值BC的转换是时间Δt是短的转换WS。以此方式,时间Δt是长的转换SW与时间Δt是短的转换WS一起出现。应注意,差值CA不会通过“0”。然后,在这个实例中,基于差值BC(转换WS)生成时钟脉冲PU。
以此方式,在符号从“+x”转换为“+y”的情况下,差值BC的转换是转换WS;因此,转换检测器25执行控制以将延迟部28C的延迟量设置为大于延迟部28A和28B的延迟量DL1的延迟量DL2。因此,可以使对应于转换WS的差值BC通过“0”的时间延迟,并且因此,可以基于转换WS使时钟脉冲PU延迟。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“011”的情况下,符号从“+x”转换为“-y”(图14C)。此时,如图5所示,转换检测器25使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“停用”。然后,延迟部28A、28B和28C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为延迟量DL1。因此,如图14C所示,信号SIGA在时间t10时开始改变并且从高电平电压VH变为中电平电压VM;信号SIGB保持为低电平电压VL;并且信号SIGC在时间t10时开始改变并且从中电平电压VM变为高电平电压VH。因此,差值AB从“+2ΔV”转换为“+ΔV”;差值BC从“-ΔV”转换为“-2ΔV”;并且差值CA从“-ΔV”转换为“+ΔV”。差值CA的该转换是时间Δt是适度的转换WW。应注意,差值AB和BC没有通过“0”。然后,在这个实例中,基于差值CA(转换WW)生成时钟脉冲PU。
以此方式,在符号从“+x”转换为“-y”的情况下,差值AB、BC和CA的所有转换不属于转换WS;因此,转换检测器25执行控制以将延迟部28A、28B和28C的延迟量设置为延迟量DL1。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“000”的情况下,符号从“+x”转换为“+z”(图14D)。此时,如图5所示,转换检测器25使延迟控制信号DLA和DLB(延迟控制信号DLA1和DLB1)这两者“停用”并且使延迟控制信号DLC(延迟控制信号DLC1)“激活”。然后,延迟部28A和28B基于延迟控制信号DLA1和DLB1将延迟量设置为延迟量DL1,并且延迟部28C基于延迟控制信号DLC1将延迟量设置为大于延迟量DL1的延迟量DL2。因此,如图14D所示,信号SIGA在时间t10时开始改变并且从高电平电压VH变为低电平电压VL;信号SIGB在时间t10时开始改变并且从低电平电压VL变为中电平电压VM;并且信号SIGC在从时间t10时延迟的时间时开始改变并且从中电平电压VM变为高电平电压VH。即,所有信号SIGA、SIGB和SIGC的电压改变。因此,差值AB从“+2ΔV”转换为“-ΔV”;差值BC基本上保持为“-ΔV”;并且差值CA利用与较大的延迟量DL2对应的延迟从“-ΔV”转换为“+2ΔV”。差值AB的该转换是时间Δt是长的转换SW,并且差值CA的转换是时间Δt是短的转换WS。以此方式,时间Δt是长的转换SW与时间Δt是短的转换WS一起出现。应注意,差值BC不会通过“0”。然后,在这个实例中,基于差值CA(转换WS)生成时钟脉冲PU。
以此方式,在符号从“+x”转换为“+z”的情况下,差值CA的转换是转换WS;因此,转换检测器25执行控制以将延迟部28C的延迟量设置为大于延迟部28A和28B的延迟量DL1的延迟量DL2。因此,可以使对应于转换WS的差值CA通过“0”的时间延迟,并且因此,可以基于转换WS使时钟脉冲PU延迟。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“001”的情况下,符号从“+x”转换为“-z”(图14E)。此时,如图5所示,转换检测器25使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“停用”。然后,延迟部28A、28B和28C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为延迟量DL1。因此,如图14E所示,信号SIGA保持为高电平电压VH;信号SIGB在时间t10时开始改变并且从低电平电压VL变为中电平电压VM;并且信号SIGC在时间t10时开始改变并且从中电平电压VM变为低电平电压VL。因此,差值AB从“+2ΔV”转换为“+ΔV”;差值BC从“-ΔV”转换为“+ΔV”;并且差值CA从“-ΔV”转换为“-2ΔV”。差值BC的该转换是时间Δt是适度的转换WW。应注意,差值AB和CA没有通过“0”。然后,在这个实例中,基于差值BC(转换WW)生成时钟脉冲PU。
以此方式,在符号从“+x”转换为“-z”的情况下,差值AB、BC和CA的所有转换不属于转换WS;因此,转换检测器25执行控制以将延迟部28A、28B和28C的延迟量设置为延迟量DL1。
应注意,在这个实例中,描述了该符号从“+x”转换为除了“+x”之外的符号的情况;然而这同样适用于该符号从“-x”转换为除了“-x”之外的符号的情况、该符号从“+y”转换为除了“+y”之外的符号的情况、该符号从“-y”转换为除了“-y”之外的符号的情况、该符号从“+z”转换为除了“+z”之外的符号的情况以及该符号从“-z”转换为除了“-z”之外的符号的情况。
图15示出了通信系统1在调节延迟部28A、28B和28C的延迟量的情况下的操作实例。在这个实例中,如与图11的情况一样,发送装置10以此顺序发送六个符号“+x”、“-y”、“-z”、“+z”、“+y”和“-x”。
如图5所示,在符号从“-y”转换为“-z”的情况下,转换检测器25使延迟控制信号DLB和DLC(延迟控制信号DLB1和DLC1)这两者“停用”,并且使延迟控制信号DLA(延迟控制信号DLA1)“激活”。然后,延迟部28B和28C基于延迟控制信号DLB1和DLC1将延迟量设置为延迟量DL1,并且延迟部28A基于延迟控制信号DLA1将延迟量设置为大于延迟量DL1的延迟量DL2。因此,信号SIGA利用从信号SIGB和SIGC的稍微延迟从中电平电压VM变为高电平电压VH。因此,差值CA利用与信号SIGA的延迟对应的延迟从“+ΔV”转换为“-2ΔV”。这使差值CA通过“0”的时间延迟;因此,信号SCA进行改变的时间被延迟,并且因此,可以使时钟周期PC1和PC2的长度接近单位间隔UI的长度。
此外,如图5所示,在符号从“+z”转换为“+y”的情况下,转换检测器25使延迟控制信号DLA和DLC(延迟控制信号DLA1和DLC1)这两者“停用”,并且使延迟控制信号DLB(延迟控制信号DLB1)“激活”。然后,延迟部28A和28C基于延迟控制信号DLA1和DLC1将延迟量设置为延迟量DL1,并且延迟部28B基于延迟控制信号DLB1将延迟量设置为大于延迟量DL1的延迟量DL2。因此,信号SIGB利用从信号SIGA和SIGC的稍微延迟从中电平电压VM变为高电平电压VH。因此,差值BC利用与信号SIGB的延迟对应的延迟从“-ΔV”转换为“+2ΔV”。这使差值BC通过“0”的时间延迟;因此,信号SBC进行改变的时间被延迟,并且因此,可以使时钟周期PC3和PC4的长度接近单位间隔UI的长度。
图16A示出了在延迟部28A、28B和28C的延迟量被调节的情况下的差值AB、BC和CA的眼图,并且图16B示出了在那时的时钟信号RxCK的上升沿。图17A示出了在延迟部28A、28B和28C的延迟量未被调节的情况下的差值AB、BC和CA的眼图,并且图17B示出了在那时的时钟信号RxCK的上升沿。在图16B和图17B中,由箭头指示的宽度对应于时钟信号RxCK的抖动J。
在通信系统1中,在符号转换包括时间Δt是短的转换WS的情况下,延迟部28A、28B和28C的延迟量被调节为使该转换WS被延迟。因此,在通信系统1中,如图16A所示,与延迟量未被调节的情况(图17A)相比可以使眼开口变宽,并且如图16B所示,与延迟量未被调节的情况(图17B)相比,可以减少时钟信号RxCK的抖动J。这使能够增加通信系统1的通信质量。
此外,在通信系统1中,转换检测器25基于转换信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3检测特定的符号转换,并且延迟部28A、28B和28C基于该检测结果调节其延迟量。因此,在通信系统1中,可以仅动态执行可能会增加时钟信号RxCK的抖动J的符号转换的时间调节,这使能够有效减少抖动J。
此外,在通信系统1中,在时间Δt是长的转换SW和时间Δt是短的转换WS根据符号的转换一起出现的情况下,不会影响信号SIGA、SIGB和SIGC的转换SW的信号的延迟量增加;因此,可以在保证眼开口的同时减少抖动J。具体地,例如,如图14B所示在符号从“+x”转换为“+y”的情况下,延迟部28A、28B和28C的延迟量被设置为使延迟部28C的延迟量大于延迟部28A和28B的延迟量。因此,可以使与时间Δt是短的转换WS对应的差值BC的转换延迟而不使与时间Δt是长的转换SW对应的差值AB的转换延迟,这使能够在保证眼开口的同时减少时钟信号RxCK的抖动J。
[效果]
如上所述,在本实施方式中,在符号转换包括时间Δt是短的转换WS的情况下,延迟部的延迟量被调节为使该转换WS延迟;因此,可以减少通过接收装置生成的时钟信号的抖动。
在本实施方式中,转换检测器基于转换信号和符号信号检测特定的符号转换,并且延迟部基于该检测结果调节其延迟量;因此,可以有效减少抖动。
[变形例1-1]
在上述实施方式中,驱动器29A、29B和29C通过实现所谓的戴维宁终端技术输出中电平电压VM;然而,这不是限制性的。在下文中,描述根据变形例的通信系统1A。通信系统1A包括发送装置10A。如与根据上述第一实施方式的发送装置10的发送器20(图7)一样,发送装置10A包括驱动器控制器27A。如图18所示,例如,驱动器控制器27A在信号SIGA被设置为中电平电压VM的情况下将四个信号PUAA、PUAB、PDAA和PDAB设置为“0000”,在信号SIGB被设置为中电平电压VM的情况下将四个信号PUBA、PUBB、PDBA和PDBB设置为“0000”,并且在信号SIGC被设置为中电平电压VM的情况下将四个信号PUCA、PUCB、PDCA和PDCB设置为“0000”。
例如,在符号信号Tx1、Tx2和Tx3是“100”的情况下,驱动器控制器27A确定应该输出符号“+x”,并且将四个信号PUAA、PUAB、PDAA和PDAB设置为“1100”,将四个信号PUBA、PUBB、PDBA和PDBB设置为“0011”,并且将四个信号PUCA、PUCB、PDCA和PDCB设置为“0000”。因此,四个信号PUAA1、PUAB1、PDAA1和PDAB1变成“1100”,四个信号PUBA1、PUBB1、PDBA1和PDBB1变成“0011”,并且四个信号PUCA1、PUCB1、PDCA1和PDCB1变成“0000”。
因此,如图19所示,在驱动器29A中,电路UA1至UAM以及UB1至UBM中的晶体管91被转动为接通状态。因此,信号SIGA的电压变成高电平电压VH,并且驱动器29A的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器29B中,电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态。因此,信号SIGB的电压变成低电平电压VL,并且驱动器29B的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器29C中,电路UA1至UAM以及UB1至UBM中的晶体管91被转动为断开状态,并且电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态。即,驱动器29C的输出终端电阻(输出阻抗)变成高阻抗。此时,在接收器40中,高电平电压VH被施加至电阻器41A的一端,并且低电平电压VL被施加至电阻器41B的一端;因此,被这些电阻器41A和41B分开的电压(中电平电压VM)通过电阻器41C被供应至驱动器29C的输出端子ToutC。以此方式,驱动器29C的输出端子ToutC处的电压通过接收器40被设置为中电平电压VM。
[变形例1-2]
在上述实施方式中,基于转换WS通过使时钟脉冲PU延迟使时钟周期PC的长度一致;然而,这不是限制性的。代替此,例如,可以基于转换WW和SS通过提前时钟脉冲PU使时钟周期PC的长度一致。在下文中,详细描述本变形例。
如图1所示,根据本变形例的通信系统1B包括发送装置10B,该发送装置10B包括发送器20B。如图4所示,该发送器20B包括转换检测器25B和输出部26B。如图7所示,输出部26B包括延迟部48A、48B和48C。
图20示出了转换检测器25B的操作实例。如由图20中的实线包围的部分WBC所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+y”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-y”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+y”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-y”的情况中的任一种情况下,转换检测器25B使延迟控制信号DLB和DLC“激活”,并且使延迟控制信号DLA“停用”。此外,如由图20中的虚线包围的部分WCA所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+z”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-z”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+z”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-z”的情况中的任一种情况下,转换检测器25B使延迟控制信号DLA和DLC“激活”,并且使延迟控制信号DLB“停用”。此外,如由图20中的点划线包围的部分WAB所示,在转换信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+x”的情况、转换信号TxF9、TxR9和TxP9是“000”并且符号DS是“-x”的情况、转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“+x”的情况以及转换信号TxF9、TxR9和TxP9是“010”并且符号DS是“-x”的情况中的任一种情况下,转换检测器25B使延迟控制信号DLA和DLB“激活”,并且使延迟控制信号DLC“停用”。此外,在其他情况下,如由图20中的虚线包围的部分WABC所示,转换检测器25B使所有延迟控制信号DLA、DLB和DLC“激活”。
延迟部48A基于延迟控制信号DLA1使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而分别生成信号PUAA1、PUAB1、PDAA1和PDAB1。具体地,在延迟控制信号DLA1是“停用”的情况下,延迟部48A以延迟量DL1使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而生成信号PUAA1、PUAB1、PDAA1和PDAB1。此外,在延迟控制信号DLA1是“激活”的情况下,延迟部48A以小于延迟量DL1的延迟量DL0使四个信号PUAA、PUAB、PDAA和PDAB延迟,从而生成信号PUAA1、PUAB1、PDAA1和PDAB1。
同样地,延迟部48B基于延迟控制信号DLB1使四个信号PUBA、PUBB、PDBA和PDBB延迟,从而分别生成信号PUBA1、PUBB1、PDBA1和PDBB1。此外,延迟部48C基于延迟控制信号DLC1使四个信号PUCA、PUCB、PDCA和PDCB延迟,从而分别生成信号PUCA1、PUCB1、PDCA1和PDCB1。
同样在通信系统1B中,调节延迟部48A、48B和48C的延迟量以使时钟周期PC的长度变得一致。具体地,例如,发送装置10B基于图13的(F)和(G)中的转换WW和SS使第一时钟脉冲PU提前,从而使时钟周期PC的长度接近单位间隔UI的长度。此外,例如,发送装置10B基于图13的(H)和(I)中的转换WW和SS使第二时钟脉冲PU提前,从而使时钟周期PC的长度接近单位间隔UI的长度。
图21A至图21E示出了通信系统1B在符号从“+x”转换为除了“+x”之外的符号的情况下的操作实例。
如图20所示,在符号DS是“+x”,并且转换信号TxF9、TxR9和TxP9是“1XX”的情况下,符号从“+x”转换为“-x”(图21A)。此时,如图20所示,转换检测器25使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“激活”。然后,延迟部48A、48B和48C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为小于延迟量DL1的延迟量DL0。因此,如图21A所示,信号SIGA在时间t10之前的时间开始改变并且从高电平电压VH变为低电平电压VL;信号SIGB在时间t10之前的时间开始改变并且从低电平电压VL变为高电平电压VH;并且信号SIGC保持为中电平电压VM。因此,在这个实例中,基于差值BC(转换WW)或差值CA(转换WW)生成时钟脉冲PU。以此方式,延迟部48A、48B和48C的延迟量被设置为小于延迟量DL1的延迟量DL0;因此,基于转换WW的时钟脉冲PU被提前。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“010”的情况下,符号从“+x”转换为“+y”(图21B)。此时,如图20所示,转换检测器25B使延迟控制信号DLC(延迟控制信号DLC1)“停用”并且使延迟控制信号DLA和DLB(延迟控制信号DLA1和DLB1)“激活”。然后,延迟部48C基于延迟控制信号DLC1将延迟量设置为延迟量DL1,并且延迟部48A和48B基于延迟控制信号DLA1和DLB1将延迟量设置为小于延迟量DL1的延迟量DL0。因此,如图21B所示,信号SIGA在时间t10之前的时间开始改变并且从高电平电压VH变为中电平电压VM;信号SIGB在时间t10之前的时间开始改变并且从低电平电压VL变为高电平电压VH;并且信号SIGC在时间t10时开始改变并且从中电平电压VM变为低电平电压VL。因此,在这个实例中,基于差值BC(转换WS)生成时钟脉冲PU。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“011”的情况下,符号从“+x”转换为“-y”(图21C)。此时,如图20所示,转换检测器25B使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“激活”。然后,延迟部48A、48B和48C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为小于延迟量DL1的延迟量DL0。因此,如图21C所示,信号SIGA在时间t10之前的时间开始改变并且从高电平电压VH变为中电平电压VM;信号SIGB保持为低电平电压VL;并且信号SIGC在时间t10之前的时间开始改变并且从中电平电压VM变为高电平电压VH。因此,在这个实例中,基于差值CA(转换WW)生成时钟脉冲PU。以此方式,延迟部48A、48B和48C的延迟量被设置为小于延迟量DL1的延迟量DL0;因此,基于转换WW的时钟脉冲PU被提前。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“000”的情况下,符号从“+x”转换为“+z”(图21D)。此时,如图20所示,转换检测器25B使延迟控制信号DLC(延迟控制信号DLC1)“停用”并且使延迟控制信号DLA和DLB(延迟控制信号DLA1和DLB1)“激活”。然后,延迟部48C基于延迟控制信号DLC1将延迟量设置为延迟量DL1,并且延迟部48A和48B基于延迟控制信号DLA1和DLB1将延迟量设置为小于延迟量DL1的延迟量DL0。因此,如图21D所示,信号SIGA在时间t10之前的时间开始改变并且从高电平电压VH变为低电平电压VL;信号SIGB在时间t10之前的时间开始改变并且从低电平电压VL变为中电平电压VM;并且信号SIGC在从时间t10时开始改变并且从中电平电压VM变为高电平电压VH。因此,在这个实例中,基于差值CA(转换WS)生成时钟脉冲PU。
此外,在符号DS是“+x”并且转换信号TxF9、TxR9和TxP9是“001”的情况下,符号从“+x”转换为“-z”(图21E)。此时,如图20所示,转换检测器25B使所有延迟控制信号DLA、DLB和DLC(延迟控制信号DLA1、DLB1和DLC1)“激活”。然后,延迟部48A、48B和48C基于延迟控制信号DLA1、DLB1和DLC1将延迟量设置为延迟量DL1。因此,如图21E所示,信号SIGA保持为高电平电压VH;信号SIGB在时间t10之前的时间开始改变并且从低电平电压VL变为中电平电压VM;并且信号SIGC在时间t10之前的时间开始改变并且从中电平电压VM变为低电平电压VL。因此,在这个实例中,基于差值BC(转换WW)生成时钟脉冲PU。此时,延迟部48A、48B和48C的延迟量被设置为小于延迟量DL1的延迟量DL0;因此,基于转换WW的时钟脉冲PU被提前。
[其他变形例]
此外,可以结合这些变形例中的两个或更多个。
<2.第二实施方式>
随后,描述了根据第二实施方式的通信系统2。在本实施方式中,通过使用多个(在这个实例中,三个)通道执行通信。应注意,由相同的参考标号表示基本上与根据上述第一实施方式的通信系统1的那边部件相同的部件,并且在适当情况下省略其描述。
图22示出了通信系统2的配置实例。通信系统2包括发送装置50、发送路径120和接收装置60。在通信系统2中,信号通过发送路径120从发送装置50发送至接收装置60。发送装置50具有输出端子Tout1A、Tout1B和Tout1C、输出端子Tout2A、Tout2B和Tout2C、以及输出端子Tout3A、Tout3B和Tout3C。发送路径120包括线路121A、121B和121C、线路122A、122B和122C、以及线路123A、123B和123C。接收装置60具有输入端子Tin1A、Tin1B和Tin1C、输入端子Tin2A、Tin2B和Tin2C、以及输入端子Tin3A、Tin3B和Tin3C。发送装置50的输出端子Tout1A和接收装置60的输入端子Tin1A通过线路121A彼此耦接;发送装置50的输出端子Tout1B和接收装置60的输入端子Tin1B通过线路121B彼此耦接;并且发送装置50的输出端子Tout1C和接收装置60的输入端子Tin1C通过线路121C彼此耦接。同样地,发送装置50的输出端子Tout2A和接收装置60的输入端子Tin2A通过线路122A彼此耦接;发送装置50的输出端子Tout2B和接收装置60的输入端子Tin2B通过线路122B彼此耦接;并且发送装置50的输出端子Tout2C和接收装置60的输入端子Tin2C通过线路122C彼此耦接。此外,发送装置50的输出端子Tout3A和接收装置60的输入端子Tin3A通过线路123A彼此耦接;发送装置50的输出端子Tout3B和接收装置60的输入端子Tin3B通过线路123B彼此耦接;并且发送装置50的输出端子Tout3C和接收装置60的输入端子Tin3C通过线路123C彼此耦接。在这个实例中,线路121A、121B、121C、122A、122B、122C、123A、123B和123C的特性阻抗约为50[Ω]。
线路121A、121B和121C配置通道LN1;线路122A、122B和122C配置通道LN2;并且线路123A、123B和123C配置通道LN3。然后,通信系统2使用通道LN1通过线路121A发送信号SIG1A,通过线路121B发送信号SIG1B,并且通过线路121C发送信号SIG1C。同样地,通信系统2使用通道LN2通过线路122A发送信号SIG2A,通过线路122B发送信号SIG2B,并且通过线路122C发送信号SIG2C。此外,通信系统2使用通道LN3通过线路123A发送信号SIG3A,通过线路123B发送信号SIG3B,并且通过线路123C发送信号SIG3C。在下文中,信号SIGA、SIGB和SIGC适用于指示一组信号SIG1A、SIG1B和SIG1C、一组信号SIG2A、SIG2B和SIG2C、以及一组信号SIG3A、SIG3B和SIG3C中的任一组。如与上述第一实施方式(图2)的情况一样,信号SIGA、SIGB和SIGC各自在三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)之间进行转换。
(发送装置50)
如图22所示,发送装置50包括处理器54、发送器51、52和53、以及电压发生器55。
处理器54执行预定处理,从而生成转换信号TxF10至TxF16、TxR10至TxR16以及TxP10至TxP16、转换信号TxF20至TxF26、TxR20至TxR26以及TxP20至TxP26、以及转换信号TxF30至TxF36、TxR30至TxR36以及TxP30至TxP36。然后,处理器54将转换信号TxF10至TxF16、TxR10至TxR16以及TxP10至TxP16供应至发送器51,将转换信号TxF20至TxF26、TxR20至TxR26以及TxP20至TxP26供应至发送器52,并且将转换信号TxF30至TxF36、TxR30至TxR36以及TxP30至TxP36供应至发送器53。
发送器51基于转换信号TxF10至TxF16、TxR10至TxR16以及TxP10至TxP16生成信号SIG1A、SIG1B和SIG1C。发送器52基于转换信号TxF20至TxF26、TxR20至TxR26以及TxP20至TxP26生成信号SIG2A、SIG2B和SIG2C。发送器53基于转换信号TxF30至TxF36、TxR30至TxR36以及TxP30至TxP36生成信号SIG3A、SIG3B和SIG3C。
图23示出了发送器51的配置实例。应注意,这同样适用于发送器52和53。发送器51包括串行器21F、21R和21P、发送符号发生器22、转换检测器25和输出部56。输出部56基于符号信号Tx1、Tx2和Tx3、延迟控制信号DLA、DLB和DLC、时钟信号TxCK以及信号Vdc生成信号SIG1A、SIG1B和SIG1C。
图24示出了输出部56的配置实例。输出部56包括驱动器控制器57、以及延迟部58A、58B和58C、以及驱动器59A、59B和59C。
驱动器控制器57基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成三个信号PUA、PMA和PDA、三个信号PUB、PMB和PDB、以及三个信号PUC、PMC和PDC。
图25示出了驱动器控制器57的操作实例。例如,驱动器控制器57在信号SIG1A被设置为高电平电压VH的情况下将三个信号PUA、PMA和PDA设置为“100”,在信号SIG1A被设置为低电平电压VL的情况下将三个信号PUA、PMA和PDA设置为“001”,并且在信号SIG1A被设置为中电平电压VM的情况下将三个信号PUA、PMA和PDA设置为“010”。这同样适用于信号SIG1B和SIG1C。然后,驱动器控制器57将三个信号PUA、PMA和PDA供应至延迟部58A,将三个信号PUB、PMB和PDB供应至延迟部58B,并且将三个信号PUC、PMC和PDC供应至延迟部58C。
此外,如与根据上述第一实施方式的驱动器控制器27一样,驱动器控制器57具有基于延迟控制信号DLA、DLB和DLC以及时钟信号TxCK生成延迟控制信号DLA1、DLB1和DLC1的功能。
延迟部58A基于延迟控制信号DLA1使三个信号PUA、PMA和PDA延迟,从而分别生成信号PUA1、PMA1和PDA1。具体地,在延迟控制信号DLA1是“停用”的情况下,延迟部58A以延迟量DL1使三个信号PUA、PMA和PDA延迟,从而生成信号PUA1、PMA1和PDA1。此外,在延迟控制信号DLA1是“激活”的情况下,延迟部58A以大于延迟量DL1的延迟量DL2使三个信号PUA、PMA和PDA延迟,从而生成信号PUA1、PMA1和PDA1。
同样地,延迟部58B基于延迟控制信号DLB1使三个信号PUB、PMB和PDB延迟,从而分别生成信号PUB1、PMB1和PDB1。此外,延迟部58C基于延迟控制信号DLC1使三个信号PUC、PMC和PDC延迟,从而分别生成信号PUC1、PMC1和PDC1。
驱动器59A基于信号PUA1、PMA1和PDA1生成信号SIG1A。驱动器59B基于信号PUB1、PMB1和PDB1生成信号SIG1B。驱动器59C基于信号PUC1、PMC1和PDC1生成信号SIG1C。
图26示出了驱动器59A、59B和59C的配置实例。在下文中,作为实例描述了驱动器59A。应注意,这同样适用于驱动器59B和59C。驱动器59A包括M个电路UA(电路UA1至UAM)、M个电路UB(电路UB1至UBM)、M个电路DA(电路DA1至DAM)、M个电路DB(电路DB1至DBM)以及晶体管95。
电路UA1至UAM以及UB1至UBM各自包括晶体管91和电阻器92。在电路UB1至UAM以及UB1至UBM的每一个中,晶体管91的栅极供应有信号PUA1,其漏极供应有电压V1,并且其源极耦接至电阻器92的一端。电阻器92的一端耦接至晶体管91的源极,并且其另一端耦接至输出端子Tout1A。在这个实例中,晶体管91的接通状态电阻值和电阻器92的电阻值的总和是“50×2×M”[Ω]。
电路DA1至DAM以及DB1至DBM各自包括电阻器93和晶体管94。在电路DA1至DAM以及DB1至DBM中的每一个中,电阻器93的一端耦接至输出端子Tout1,并且其另一端耦接至晶体管94的漏极。晶体管94的栅极供应有信号PDA1,其漏极耦接至电阻器93的另一端,并且其源极接地。在这个实例中,电阻器93的电阻值和晶体管94的接通状态电阻值的总和是“50×2×M”[Ω]。
在这个实例中,晶体管95是N-沟道MOS-FET。晶体管95的栅极供应有信号PMA1,其漏极耦接至输出端子Tout1A,并且其源极供应具有对应于中电平电压VM的电压的信号Vdc。
在该配置中,例如,在符号信号Tx1、Tx2和Tx3是“100”的情况下,如图25所示,驱动器控制器57确定应该输出符号“+x”,并且将三个信号PUA、PMA和PDA设置为“100”,将三个信号PUB、PMB和PDB设置为“001”,并且将三个信号PUC、PMC和PDC设置为“010”。因此,三个信号PUA1、PMA1和PDA1变成“100”;三个信号PUB1、PMB1和PDB1变成“001”;并且三个信号PUC、PMC和PDC变成“010”。
因此,在驱动器59A中,电路UA1至UAM以及UB1中UBM中的晶体管91被转动为接通状态。因此,信号SIG1A的电压变成高电平电压VH,并且驱动器59A的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器59B中,电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态。因此,信号SIG1B的电压变成低电平电压VL,并且驱动器59B的输出终端电阻(输出阻抗)变为约50[Ω]。此外,在驱动器59C中,晶体管95被转动为接通状态。因此,信号SIG1C的电压变成中电平电压VM。
电压发生器55(图22)生成具有对应于中电平电压VM的电压的信号Vdc。
图27示出了电压发生器55的配置实例。电压发生器55包括M个电路UC(电路UC1至UCM)以及M个电路DC(电路DC1至DCM)。电路UC具有与驱动器59A、59B和59C的电路UA和UB(图26)相似的配置。电路DC具有与驱动器59A、59B和59C的电路DA和DB(图26)相似的配置。电路UC1至UCM中的每一个中的晶体管91的栅极以及电路DC1至DCM中的每一个中的晶体管94的栅极供应有电压V1。因此,电路UC1至UCM中的晶体管91被转动为接通状态,并且电路DC1至DCM中的晶体管94被转动为接通状态。电路UC1至UCM的总电阻值约为100[Ω],并且电路DC1至DCM的总电阻值约为100[Ω]。因此,在电压发生器55中,直流电IM通过电路UC1至UCM以及电路DC1至DCM从电源(电压V1)流动至地面。以此方式,电压发生器55生成具有对应于中电平电压VM的电压的信号Vdc,并且电压发生器55的输出阻抗变为约50[Ω]。
(接收装置60)
如图22所示,接收装置60包括接收器61、62和63以及处理器64。
接收器61接收信号SIG1A、SIG1B和SIG1C,并且基于这些信号SIG1A、SIG1B和SIG1C生成转换信号RxF1、RxR1和RxP1以及时钟信号RxCK1。接收器62接收信号SIG2A、SIG2B和SIG2C,并且基于这些信号SIG2A、SIG2B和SIG2C生成转换信号RxF2、RxR2和RxP2以及时钟信号RxCK2。接收器63接收信号SIG3A、SIG3B和SIG3C,并且基于这些信号SIG3A、SIG3B和SIG3C生成转换信号RxF3、RxR3和RxP3以及时钟信号RxCK3。例如,接收器61、62和63具有根据上述第一实施方式的接收器40(图9)相似的配置。
图28示出了在发送器51发送符号“+x”的情况下的发送器51和接收器61的操作实例。应注意,在电压发生器55中,因为晶体管91处于接通状态因此电路UC由实线指示,并且因为晶体管94处于接通状态因此电路DC由实线指示。,每一个晶体管95由指示晶体管95的操作状态的开关指示。
在发送器51发送符号“+x”的情况下,如上所述,在驱动器59A中,电路UA1至UAM以及UB1至UBM中的晶体管91被转动为接通状态。因此,信号SIG1A的电压变成高电平电压VH。此外,在驱动器59B中,电路DA1至DAM以及DB1至DBM中的晶体管94被转动为接通状态。因此,信号SIG1B的电压变成低电平电压VL。此外,在驱动器59C中,晶体管95被转动为接通状态。因此,信号SIG1C的电压变成中电平电压VM。
在这种情况下,在接收器61中,电流Iin以此顺序流动至输入端子TinA、电阻器41A、电阻器41B以及输入端子TinB。然后,放大器43A的正输入端子供应有高电平电压VH,并且其负输入端子供应有低电平电压VL,这使差值AB为正(AB>0);因此,放大器43A输出“1”作为信号SAB。此外,放大器43B的正输入端子供应有低电平电压VL,并且其负输入端子供应有中电平电压VM,这使差值BC为负(BC<0);因此,放大器43B输出“0”作为信号SBC。此外,放大器43C的正输入端子供应有中电平电压VM,并且其负输入端子供应有高电平电压VH,这使差值CA为负(CA<0);因此,放大器43C输出“0”作为信号SCA。
处理器64(图22)基于转换信号RxF1、RxR1和RxP1、时钟信号RxCK1、转换信号RxF2、RxR2和RxP2、时钟信号RxCK2、转换信号RxF3、RxR3和RxP3以及时钟信号RxCK3执行预定处理。
在此,延迟部58A、58B和58C对应于本公开中的“多个延迟部”的具体实例。驱动器59A、59B和59C对应于本公开中的“多个驱动器”的具体实例。晶体管91对应于本公开中的“第一晶体管”的具体实例。晶体管94对应于本公开中的“第二晶体管”的具体实例。晶体管95对应于本公开中的“第三晶体管”的具体实例。信号PUA、PMA和PDA对应于本公开中的“第一信号”的具体实例。信号PUB、PMB和PDB对应于本公开中的“第二信号”的具体实例。信号PUC、PMC和PDC对应于本公开中的“第三信号”的具体实例。信号SIG1A对应于本公开中的“第一发送信号”的具体实例。信号SIG1B对应于本公开中的“第二发送信号”的具体实例。信号SIG1C对应于本公开中的“第三发送信号”的具体实例。
在通信系统2中,如与通信系统1一样,延迟部58A、58B和58C的延迟量被调节为使时钟周期PC的长度变成在通道LN1、LN2和LN3中的每一个中一致。因此,在通信系统2中,如与通信系统1一样,可以减少时钟信号RxCK1至RxCK3的抖动J,并且因此,可以增加通信质量。
此外,在通信系统2中,如图22所示,发送装置50的电压发生器55将信号Vdc不仅供应至发送器51而且供应至发送器52和53。换言之,在发送装置50中,相对于三个发送器51、52和53提供一个电压发生器55。因此,在通信系统2中,可以减少功率消耗。
如上所述,在本实施方式中,相对于多个发送器提供一个电压发生器;因此,可以减少功率消耗。其他效果与上述第一实施方式的情况的效果相似。
<3.应用例和另一个应用例>
随后,描述在上述实施方式和变形例中描述的通信系统的应用例和另一个应用例。
(应用例)
图29示出应用了根据上述实施方式等中的任一个的通信系统的智能电话300(多功能移动电话)的外观。在智能电话300中安装有各种装置。根据上述实施方式等中的任一个的通信系统应用于在这些装置之间交换数据的通信系统。
图30示出了在智能电话300中使用的应用处理器310的配置实例。应用处理器310包括CPU(中央处理单元)311、存储器控制器312、电源控制器313、外部接口314、GPU(图形处理单元)315、媒体处理器316、显示控制器317和MIPI(移动工业处理器接口)接口318。在该实例中,CPU 311、存储器控制器312、电源控制器313、外部接口314、GPU 315、媒体处理器316和显示控制器317耦接至系统总线319,以允许经由系统总线319进行相互数据交换。
CPU 311根据程序处理由智能电话300处理的各段信息。存储器控制器312控制在CPU 311执行信息处理时使用的存储器501。电源控制器313控制智能电话300的电源。
外部接口314是用于与外部装置进行通信的接口。在这个实例中,外部接口314耦接至无线通信部502和图像传感器410。无线通信部502执行与移动电话基站的无线通信。无线通信部502包括例如基带部、射频(RF)前端部和其他部件。图像传感器410获取图像,并且包括例如CMOS传感器。
GPU 315执行图像处理。媒体处理器316处理诸如语音、文本和图形等信息。显示控制器317经由MIPI接口318控制显示器504。MIPI接口318将图像信号发送至显示器504。例如,YUV格式信号、RGB格式信号等可以用作图像信号。例如,MIPI接口318基于从包括晶体谐振器的振荡器电路330供应的参考时钟进行操作。例如,根据上述实施方式等中的任一个的通信系统应用于MIPI接口318与显示器504之间的通信系统。
图31示出了图像传感器410的配置实例。图像传感器410包括传感器部411、ISP(图像信号处理器)412、JPEG(联合图像专家组)编码器413、CPU 414、RAM(随机存取存储器)415、ROM(只读存储器)416、电源控制器417、I2C(内部集成电路)接口418和MIPI接口419。在这个实例中,这些块体耦接至系统总线4200,以允许经由系统总线420进行相互数据交换。
传感器部411获取图像,并且包括例如CMOS传感器。ISP 412对由传感器部411获取的图像执行预定处理。JPEG编码器413对由ISP 412处理的图像进行编码,以生成JPEG格式图像。CPU 414根据程序控制图像传感器410的相应块体。RAM 415是在CPU 414执行信息处理时使用的存储器。ROM 416存储要在CPU 414中执行的程序、通过校准获得的设置值以及任何其他信息。电源控制器417控制图像传感器410的电源。I2C接口418从应用处理器310接收控制信号。此外,尽管未示出,但是除了控制信号之外,图像传感器410还从应用处理器310接收时钟信号。具体地,图像传感器410被配置为基于各种频率的时钟信号进行操作。MIPI接口419将图像信号发送至应用处理器310。例如,YUV格式信号、RGB格式信号等可以用作图像信号。例如,MIPI接口419基于从包括晶体谐振器的振荡器电路430提供的参考时钟进行操作。例如,根据上述实施方式等中的任一个的通信系统应用于MIPI接口419与应用处理器310之间的这个通信系统。
根据本公开的技术可应用于各种产品。例如,根据本公开的技术可以以安装至诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人行动工具、飞机、无人飞机、船舶、机器人、施工机械、农业机械(拖拉机)等任何种类的移动主体的装置的形式实现。
图32是示出车辆控制系统7000的示意性配置的实例的框图,该车辆控制系统是可应用作为根据本公开的实施方式的技术的移动体控制系统的实例。车辆控制系统7000包括经由通信网络7010彼此连接的多个电子控制单元。在图32所示出的实例中,车辆控制系统7000包括驱动系统控制单元7100、车身系统控制单元7200、电池控制单元7300、车外信息检测单元7400、车内信息检测单元7500、以及集成控制单元7600。将多个控制单元彼此连接的通信网络7010可以是符合任意标准的车载通信网络,诸如,控制器区域网(CAN)、局域互联网(LIN)、局域网(LAN)、FlexRay等。
各个控制单元包括:微型计算机,根据各种程序执行运算处理;存储部,存储由微型计算机执行的程序、用于各种操作的参数等;以及驱动电路,驱动各种控制目标装置。各个控制单元进一步包括:网络接口(I/F),用于经由通信网络7010执行与其他控制单元的通信;以及通信I/F,用于通过有线通信或无线电通信执行与车辆内部和外部的装置、传感器等的通信。图32所示的集成控制单元7600的功能配置包括微型计算机7610、通用通信I/F7620、专用通信I/F 7630、定位部7640、信标接收部7650、车内装置I/F 7660、声音/图像输出部7670、车载网络I/F 7680、以及存储部7690。其他控制单元也类似地包括微型计算机、通信I/F、存储部等。
驱动系统控制单元7100根据各种程序对与车辆的驱动系统相关的装置的工作进行控制。例如,驱动系统控制单元7100用作控制装置来控制:用于生成车辆的驱动力的驱动力生成装置,诸如内燃机、驱动电机等;用于将驱动力传递至车轮的驱动力传递机构;用于调节车辆的转向角的转向机构;用于生成车辆的制动力的制动装置等。驱动系统控制单元7100可具有防抱死制动系统(ABS)、电子稳定控制(ESC)等的控制装置的功能。
驱动系统控制单元7100连接有车辆状态检测部7110。车辆状态检测部7110例如包括下列项中的至少一个:检测车身的轴向旋转运动的角速度的陀螺仪传感器,检测车辆的加速度的加速度传感器,以及用于检测加速器踏板的操作量、制动踏板的操作量、方向盘的转向角、发动机速度或车轮的旋转速度等的传感器。驱动系统控制单元7100使用从车辆状态检测部7110输入的信号执行运算处理,以控制内燃机、驱动电机、电动助力转向装置、制动装置等。
车身系统控制单元7200根据各种程序对车身所装配的各种装置的工作进行控制。例如,车身系统控制单元7200用作控制装置来控制:无钥匙进入系统,智能钥匙系统,电动车窗装置,或前照灯、倒车灯、制动灯、转向灯、雾灯等各种灯。在这种情况下,车身系统控制单元7200可接收来自替代钥匙的移动装置所传输的无线电波或者各种开关的信号作为输入。车身系统控制单元7200接收这些输入的无线电波或信号,以控制车辆的门锁装置、电动车窗装置、灯等。
电池控制单元7300根据各种程序对用作驱动电机的电源的二次电池7310进行控制。例如,电池控制单元7300接收来自包括二次电池7310的电池装置的有关于电池温度、电池输出电压、电池的剩余电量等信息。电池控制单元7300使用这些信号执行运算处理,执行二次电池7310的温度调节控制,或者对电池装置的冷却装置进行控制等。
车外信息检测单元7400检测包括车辆控制系统7000的车辆的外部的信息。例如,车外信息检测单元7400至少与成像部7410和车外信息检测部7420中的一个相连接。成像部7410包括飞行时间(ToF)相机、立体相机、单目相机、红外相机以及其他相机中的至少一个。车外信息检测部7420可以包括下列项中的至少一个:用于检测当前大气条件或天气条件的环境传感器,用于检测包括车辆控制系统7000的车辆的周边的其他车辆、障碍物、行人等的周边信息检测传感器。
环境传感器例如可以是下列项中的至少一个:检测雨的雨滴传感器,检测雾的雾传感器,检测日照程度的日照传感器,以及检测降雪的雪传感器。周边信息检测传感器可以是下列项中的至少一个:超声波传感器,雷达装置,以及LIDAR装置(光检测和测距装置,或激光成像检测和测距装置)。成像部7410和车外信息检测部7420两者中的每一个可设置为独立传感器或装置,或者可设置为多个传感器或装置集成在其中的装置。
图33示出成像部7410和车外信息检测部7420的安装位置的实例。成像部7910、7912、7914、7916和7918可以被布置在车辆7900的前鼻、侧视镜、后保险杠、后门以及车辆内部的挡风玻璃的上部的位置处。布置在前鼻的成像部7910以及布置在车辆内部的挡风玻璃的上部的成像部7918主要获得车辆7900的前方的图像。布置在侧视镜的成像部7912和7914主要获得车辆7900的侧方的图像。布置在后保险杠或后门的成像部7916主要获得车辆7900的后方的图像。布置在车辆内部的挡风玻璃的上部的成像部7918主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及,图22示出各个成像部7910、7912、7914和7916的拍摄范围的实例。成像范围a表示布置在前鼻的成像部7910的成像范围。成像范围b和c分别表示布置在侧视镜的成像部7912和7914的成像范围。成像范围d表示布置在后保险杠或后门的成像部7916的成像范围。例如,通过叠加由成像部7910、7912、7914和7916成像的图像数据能够获得从上方观察的车辆7900的鸟瞰图像。
布置在车辆7900的前部、后部、侧部和角部以及车辆内部的挡风玻璃上部的车外信息检测部7920、7922、7924、7926、7928和7930可以是超声波传感器或雷达装置。布置在车辆7900的前鼻、车辆7900的后保险杠、后门以及车辆内部的挡风玻璃上部的车外信息检测部7920、7926和7930可以是LIDAR装置。这些车外信息检测部7920~7930主要用于检测前方车辆、行人、障碍物等。
回到图32,继续进行描述。车外信息检测单元7400使成像部7410成像车辆外部的图像并且接收所成像的图像数据。此外,车外信息检测单元7400从连接至车外信息检测单元7400的车外信息检测部7420接收检测信息。当车外信息检测部7420是超声波传感器、雷达装置或LIDAR装置时,车外信息检测单元7400使超声波、电磁波等发送,并且接收关于所接收的反射波的信息。基于所接收的信息,车外信息检测单元7400可执行检测对象(诸如路面上的人、车辆、障碍物、标志、符号等)的处理,或者执行检测到对象的距离的处理。车外信息检测单元7400可基于所接收的信息执行环境识别处理,以识别降雨、雾、路面条件等。车外信息检测单元7400可基于所接收的信息计算到车辆外部的对象的距离。
此外,基于所接收的图像数据,车外信息检测单元7400可执行用于识别对象(诸如路面上的人、车辆、障碍物、标志、符号等)的图像识别处理,或者执行检测到对象的距离的处理。车外信息检测单元7400可对所接收的图像数据进行诸如失真校正、对齐等处理,并且通过组合多个不同成像部7410成像的图像数据产生鸟瞰图像或全景图像。车外信息检测单元7400可使用不同成像部7410成像的图像数据来执行视点转换处理。
车内信息检测单元7500检测车辆内部的信息。车内信息检测单元7500可以连接有检测驾驶员状态的驾驶员状态检测部7510。驾驶员状态检测部7510可包括拍摄驾驶员的相机、检测驾驶员的生物信息的生物传感器、收集车辆内部的声音的麦克风等。生物传感器可以布置在座位表面、方向盘等处,并且检测坐在座位中的乘客或握住方向盘的驾驶员的生物信息。基于从驾驶员状态检测部7510输入的检测信息,车内信息检测单元7500可计算驾驶员的疲劳程度或驾驶员的注意力集中程度,或者可辨别驾驶员是否在打瞌睡。车内信息检测单元7500可对通过声音收集获得的音频信号进行诸如噪声消除处理等的处理。
集成控制单元7600根据各种程序对车辆控制系统7000内的总体操作进行控制。集成控制单元7600与输入部7800连接。输入部7800为能够通过乘客进行输入操作的装置,例如,触摸面板、按钮、麦克风、开关、控制杆等。集成控制单元7600可接收对经由麦克风输入的语音进行语音识别所获得的数据。输入部7800可以是使用红外线或其他无线电波的远程控制装置,或者可以是支持车辆控制系统7000的操作的诸如移动电话、个人数字助理(PDA)等的外部连接装置。输入部7800可以是相机。在该情况下,乘客能够通过姿势来输入信息。或者,可以输入通过检测乘客佩戴的可佩戴装置的移动而获得的数据。此外,输入部7800可包括输入控制电路等,该输入控制电路等基于由乘客等使用上述输入部7800输入的信息而生成输入信号,并将所生成的输入信号输出至集成控制单元7600。乘客等,可通过操作输入部7800向车辆控制系统7000输入各种数据,处理操作的指令。
存储部7690可包括存储由微型计算机执行的各种程序的只读存储器(ROM)以及存储各种参数、操作结果、传感器值等的随机存取存储器(RAM)。此外,存储部7690可为诸如硬盘驱动器(HDD)等的磁性存储装置、半导体存储装置、光学存储装置、磁光存储装置等。
通用通信I/F 7620是广泛使用的通信I/F,该通信I/F调解与存在于外部环境7750中的各种设备的通信。通用通信I/F 7620可实现:蜂窝通信协议,诸如全球移动通信系统(GSM)、全球互通微波接入(WiMAX)、长期演进(LTE)、LTE高级(LTE-A)等,或者其他无线通信协议,诸如无线LAN(也被称为无线保真(Wi-Fi)、蓝牙等。通用通信I/F 7620可经由基站或接入点连接至存在于外部网络(例如,互联网、云网络或公司特定网络)上的设备(例如,应用服务器或控制服务器)。此外,通用通信I/F 7620可使用对等(P2P)技术,与存在于车辆附近的终端(该终端例如是驾驶员、行人或商店的终端,或机器型通信(MTC)终端)相连接。
专用通信I/F 7630是支持针对车辆使用而开发的通信协议的通信I/F。专用通信I/F 7630可实现:标准协议,例如,车辆环境中的无线接入(WAVE)(它是作为下层的电气和电子工程师协会(IEEE)802.11p与作为上层的IEEE 1609的组合),专用短程通信(DSRC),或蜂窝通信协议。专用通信I/F 7630通常进行包括下列项中一个或多个的概念的V2X通信:车辆与车辆之间(车辆对车辆)的通信,道路与车辆之间(车辆对基础设施)的通信,车辆与家庭之间(车辆对家庭)的通信,以及行人与车辆之间(车辆对行人)的通信。
定位部7640可以通过,接收来自GNSS卫星的全球导航卫星系统(GNSS)信号(例如,来自全球定位系统(GPS)卫星的GPS信号),生成包括车辆的纬度、经度以及高度的位置信息,而执行定位。顺便提及,定位部7640可通过与无线接入点进行信号交换识别当前位置,也可从终端获得位置信息,上述终端诸如是移动电话、个人手提电话系统(PHS)或具有定位功能的智能电话。
信标接收部7650可以接收来自安装在道路等上的无线电站传输的无线电波或电磁波,从而获得关于当前位置、堵塞、道路封闭、所需时间等的信息。顺便提及,信标接收部7650的功能可被包括在上述专用通信I/F7630中。
车内装置I/F 7660是调解微型计算机7610与存在于车辆内的各种车内装置7760之间的连接的通信接口。车内装置I/F 7660可使用诸如无线LAN、蓝牙、近场通信(NFC)或无线通用串行总线(WUSB)等无线通信协议建立无线连接。此外,车内装置I/F 7660可经由在图中未示出的连接端子(以及电缆,如果必要的话),通过通用串行总线(USB)、高清晰多媒体接口(HDMI)、移动高清链接(MHL)等建立有线连接。车内装置7760可以包括下列项中的至少一个:乘客所拥有的移动装置和可佩戴装置以及载入车辆或附接至车辆的信息装置。车内装置7760还可包括搜索到任意目的地的路径的导航装置。车内装置I/F 7660与这些车内装置7760交换控制信号或数据信号。
车载网络I/F 7680是调解微型计算机7610与通信网络7010之间的通信的接口。车载网络I/F 7680依照由通信网络7010支持的预定协议传输和接收信号等。
集成控制单元7600的微型计算机7610基于经由通用通信I/F 7620、专用通信I/F7630、定位部7640、信标接收部7650、车内装置I/F 7660以及车载网络I/F 7680中的至少一个所获得的信息,根据各种程序控制车辆控制系统7000。例如,微型计算机7610可基于所获得的车辆内部或车辆外部相关信息,计算用于驱动力生成装置、转向机构或制动装置的控制目标值,并且向驱动系统控制单元7100输出控制命令。例如,微型计算机7610可执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制,该功能包括用于车辆的碰撞回避或撞击缓冲、基于车间距离的跟随驾驶、车速保持驾驶、车辆碰撞警报、车辆偏离车道的警报等。此外,微型计算机7610可基于所获得的关于车辆周围环境的信息以控制驱动力生成装置、转向机构、制动装置,从而执行旨在用于不依赖于驾驶员的操作的自动行驶等的协同控制。
微型计算机7610可基于经由通用通信I/F 7620、专用通信I/F 7630、定位部7640、信标接收部7650、车内装置I/F 7660以及车载网络I/F 7680中的至少一个所获得的信息,生成车辆与诸如周围结构、人等对象之间的三维距离信息,并且生成包括车辆当前所处的周围环境的信息的局部地图信息。此外,微型计算机7610可基于所获得的信息预测诸如车辆的碰撞、行人等的接近、进入封闭道路等危险,并且生成警报信号。该警报信号可以是用于产生警告声音或点亮警报灯的信号。
声音/图像输出部7670将声音和图像中的至少一个的输出信号传输至输出装置,该输出装置能够向车辆的乘客或车辆外部以视觉或听觉方式通知信息。在图E1的实例中,音频扬声器7710、显示部7720和仪表面板7730作为输出装置示出。显示部7720可包括车载显示器和平视显示器中的至少一个。显示部7720可具有增强现实(AR)显示功能。输出装置可以是这些装置以外的其他装置,诸如耳机、由乘客等佩戴的诸如眼镜式显示器等可佩戴装置、投影仪、灯等。在输出装置是显示装置的情况下,显示装置以视觉方式显示通过微型计算机7610执行的各种处理而获得的结果,或者显示从其他控制单元接收的以各种形式(诸如,文本、图像、表格、曲线图等)的信息。此外,在输出装置是音频输出装置的情况下,音频输出装置将播放的音频数据或声音数据等组成的音频信号转换为模拟信号,以听觉方式输出该模拟信号。
顺便提及,在图32所示出的实例中,经由通信网络7010彼此连接的至少两个控制单元可集成为一个控制单元。可替代地,每个单独的控制单元可包括多个控制单元。此外,车辆控制系统7000可包括图中未示出的其他控制单元。此外,通过上述描述中的控制单元中的一个控制单元执行的功能的部分或全部可被分配至另一控制单元。即,可通过任一个控制单元执行预定的运算处理,只要信息经由通信网络7010传输和接收。类似地,连接至控制单元中的一个控制单元的传感器或装置可被连接至另一控制单元,并且多个控制单元可经由通信网络7010相互传输和接收检测信息。
在以上描述的车辆控制系统7000中,在图32中示出的另一个应用例中利用图1描述的根据本实施方式的通信系统1可应用于相应块体之间的通信系统。具体地,本技术可应用于例如成像部7410(成像部7910、7912、7914、7916和7918)与车外信息检测单元7400之间的通信系统。因此,在车辆控制系统7000中,例如,可以提高通信质量,这使能够将具有高图像质量的图像供应至车外信息检测单元7400。因此,车外信息检测单元7400可以更精确地了解车外信息。
尽管上面已经参考一些实施方式和变形例以及应用例及其另一个应用例描述了该技术,但是该技术不限于这些实施方式等,并且可以以各种方式修改。
例如,在上述实施方式中,本技术应用于使用具有三个电压电平的信号执行通信的通信系统;然而,本技术不限于此,并且可以应用于使用例如具有四个以上电压电平的信号执行通信的通信系统。具体地,例如,可以配置发送装置以将四个信号SIG1、SIG2、SIG3和SIG4发送至接收装置。这些信号SIG1、SIG2、SIG3和SIG4各自在四个电压电平之间进行转换。这些信号SIG1、SIG2、SIG3和SIG4被设置为彼此不同的电压电平。
应注意,在本文中描述的效果仅仅是说明性的,而不是限制性的,并且可能具有其他效果。
应注意,本技术可具有如下配置。
(1)一种通信单元,包括:
多个延迟部,具有能改变的延迟量;
驱动器部,包括多个驱动器并且使用多个驱动器发送指示符号序列的数据信号,多个驱动器被设置为对应于多个延迟部并且基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压;以及
控制器,基于符号序列中的符号的转换设置多个延迟部的相应的延迟量。
(2)根据项(1)所述的发送装置,其中
多个延迟部包括第一延迟部、第二延迟部和第三延迟部,
多个驱动器包括
第一驱动器,将第一输出端子处的电压选择性地设置为第一电压、第二电压、介于第一电压和第二电压之间的第三电压中的一个,
第二驱动器,将第二输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个,以及
第三驱动器,将第三输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个,并且
第一输出端子、第二输出端子和第三输出端子处的电压彼此不同。
(3)根据项(2)所述的发送装置,其中,在使第一输出端子处的电压、第二输出端子处的电压和第三输出端子处的电压都改变的多个第一符号转换中,控制器使第一延迟部、第二延迟部和第三延迟部中的一个延迟部的延迟量大于除了该个延迟部之外的延迟部的延迟量。
(4)根据项(3)所述的发送装置,其中,在多个第一符号转换中的使第一输出端子处的电压从第三电压变为第一电压或第二电压的第二符号转换中,使第一延迟部的延迟量大于第二延迟部的延迟量和第三延迟部的延迟量。
(5)根据项(4)所述的发送装置,其中,控制器使第二符号转换中的第一延迟部的延迟量大于除了第二符号转换之外的第三符号转换中的第一延迟部的延迟量。
(6)根据项(2)至(5)中任一项所述的发送装置,进一步包括基于指示信号的转换的转换信号生成符号的信号发生器,
其中,第一延迟部根据符号信号使第一信号延迟,
第二延迟部根据符号信号使第二信号延迟,
第三延迟部根据符号信号使第三信号延迟,并且
控制器基于转换信号通过检测符号的转换来设置多个延迟部的相应的延迟量。
(7)根据项(2)至(6)中任一项所述的发送装置,其中
第一延迟部使包括第一子信号和第二子信号的第一信号延迟,并且
第一驱动器包括
第一晶体管,设置在从第一电源至第一输出端子的路径中,并且基于第一子信号接通或断开,以及
第二晶体管,设置在从第二电源至第一输出端子的路径中,并且基于第二子信号接通或断开。
(8)根据项(2)至(6)中任一项所述的发送装置,进一步包括生成第三电压的电压发生器,
其中,第一延迟部使包括第一子信号、第二子信号和第三子信号的第一信号延迟,并且
第一驱动器包括
第一晶体管,设置在从第一电源至第一输出端子的路径中,并且基于第一子信号接通或断开,
第二晶体管,设置在从第二电源至第一输出端子的路径中,并且基于第二子信号接通或断开,以及
第三晶体管,设置在从电压发生器至第一输出端子的路径中,并且基于第三子信号接通或断开。
(9)一种发送方法,包括:
基于符号序列中的符号的转换设置多个延迟部的相应的延迟量;并且
使设置为对应于多个延迟部的多个驱动器基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压。
(10)一种通信系统,包括:
发送装置;以及
接收装置,
发送装置包括:
多个延迟部,具有能改变的延迟量,
驱动器部,包括多个驱动器并且使用多个驱动器发送指示符号序列的数据信号,多个驱动器被设置为对应于多个延迟部并且基于通过多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压,以及
控制器,基于符号序列中的符号的转换设置多个延迟部的相应的延迟量。
(11)根据项(10)所述的通信系统,其中
多个延迟部包括第一延迟部、第二延迟部和第三延迟部,
多个驱动器包括
第一驱动器,通过将第一输出端子处的电压选择性地设置为第一电压、第二电压、介于第一电压和第二电压之间的第三电压中的一个生成第一发送信号,
第二驱动器,通过将第二输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个生成第二发送信号,以及
第三驱动器,通过将第二输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个生成第三发送信号,以及
接收装置包括
第一放大器,通过放大第一发送信号和第二发送信号之间的差生成第一差分信号,
第二放大器,通过放大第二发送信号和第三发送信号之间的差生成第二差分信号,
第三放大器,通过放大第三发送信号和第一发送信号之间的差生成第三差分信号,以及
时钟发生器,基于第一差分信号、第二差分信号和第三差分信号生成时钟信号。
(12)根据项(11)所述的通信系统,其中,时钟发生器通过基于第一差分信号、第二差分信号和第三差分信号中的在符号进行转换的情况下首先进行转换的信号生成时钟脉冲来生成时钟信号。
本申请要求于2016年12月14日向日本专利局提交的日本优先权专利申请JP2016-241973的权益,其全部内容通过引证结合于此。
本领域中的技术人员应当理解,只要在所附权利要求或者其等同物的范围内,可根据设计需求和其他因素做出各种修改、组合、子组合以及改变。

Claims (12)

1.一种发送装置,包括:
多个延迟部,具有能改变的延迟量;
驱动器部,所述驱动器部包括多个驱动器并且使用所述多个驱动器发送指示符号序列的数据信号,所述多个驱动器被设置为对应于所述多个延迟部,并且所述多个驱动器基于由所述多个延迟部中的对应延迟部所延迟的信号将对应的输出端子处的电压设置为彼此不同的电压;以及
控制器,所述控制器基于所述符号序列中的符号的转换来设置所述多个延迟部的相应延迟量。
2.根据权利要求1所述的发送装置,其中
所述多个延迟部包括第一延迟部、第二延迟部和第三延迟部,
所述多个驱动器包括:
第一驱动器,所述第一驱动器将第一输出端子处的电压选择性地设置为第一电压、第二电压、介于所述第一电压和所述第二电压之间的第三电压中的一个,
第二驱动器,所述第二驱动器将第二输出端子处的电压选择性地设置为所述第一电压、所述第二电压和所述第三电压中的一个,以及
第三驱动器,所述第三驱动器将第三输出端子处的电压选择性地设置为所述第一电压、所述第二电压和所述第三电压中的一个,并且
所述第一输出端子、所述第二输出端子和所述第三输出端子处的电压彼此不同。
3.根据权利要求2所述的发送装置,其中,在使所述第一输出端子处的电压、所述第二输出端子处的电压和所述第三输出端子处的电压全部改变的多个第一符号转换中,所述控制器使所述第一延迟部、所述第二延迟部和所述第三延迟部中的一个延迟部的延迟量大于除了所述一个延迟部之外的延迟部的延迟量。
4.根据权利要求3所述的发送装置,其中,在所述多个第一符号转换中,在使所述第一输出端子处的电压从所述第三电压变为所述第一电压或所述第二电压的第二符号转换中,使所述第一延迟部的延迟量大于所述第二延迟部的延迟量和所述第三延迟部的延迟量。
5.根据权利要求4所述的发送装置,其中,所述控制器使在所述第二符号转换中的所述第一延迟部的延迟量大于除了所述第二符号转换之外的第三符号转换中的所述第一延迟部的延迟量。
6.根据权利要求2所述的发送装置,进一步包括基于指示所述信号的转换的转换信号生成符号信号的信号发生器,
其中,所述第一延迟部根据所述符号信号使第一信号延迟,
所述第二延迟部根据所述符号信号使第二信号延迟,
所述第三延迟部根据所述符号信号使第三信号延迟,并且
所述控制器基于所述转换信号通过检测所述符号的转换来设置所述多个延迟部的相应延迟量。
7.根据权利要求2所述的发送装置,其中
所述第一延迟部使包括第一子信号和第二子信号的第一信号延迟,并且
所述第一驱动器包括:
第一晶体管,所述第一晶体管设置在从第一电源至所述第一输出端子的路径中,并且所述第一晶体管基于所述第一子信号接通或断开,以及
第二晶体管,所述第二晶体管设置在从第二电源至所述第一输出端子的路径中,并且所述第二晶体管基于所述第二子信号接通或断开。
8.根据权利要求2所述的发送装置,进一步包括生成所述第三电压的电压发生器,
其中,所述第一延迟部使包括第一子信号、第二子信号和第三子信号的第一信号延迟,并且
所述第一驱动器包括:
第一晶体管,所述第一晶体管设置在从第一电源至所述第一输出端子的路径中,并且所述第一晶体管基于所述第一子信号接通或断开,
第二晶体管,所述第二晶体管设置在从第二电源至所述第一输出端子的路径中,并且所述第二晶体管基于所述第二子信号接通或断开,以及
第三晶体管,所述第三晶体管设置在从所述电压发生器至所述第一输出端子的路径中,并且所述第三晶体管基于所述第三子信号接通或断开。
9.一种发送方法,包括:
基于符号序列中的符号的转换来设置多个延迟部的相应延迟量;并且
使设置为对应于所述多个延迟部的多个驱动器基于通过所述多个延迟部中的对应延迟部所延迟的信号来将对应的输出端子处的电压设置为彼此不同的电压。
10.一种通信系统,包括
发送装置;以及
接收装置,
所述发送装置包括:
多个延迟部,具有能改变的延迟量,
驱动器部,所述驱动器部包括多个驱动器并且使用所述多个驱动器发送指示符号序列的数据信号,所述多个驱动器被设置为对应于所述多个延迟部,并且所述多个驱动器基于由所述多个延迟部中的对应延迟部所延迟的信号来将对应的输出端子处的电压设置为彼此不同的电压,以及
控制器,所述控制器基于所述符号序列中的符号的转换来设置所述多个延迟部的相应延迟量。
11.根据权利要求10所述的通信系统,其中
所述多个延迟部包括第一延迟部、第二延迟部和第三延迟部,
所述多个驱动器包括:
第一驱动器,所述第一驱动器通过将第一输出端子处的电压选择性地设置为第一电压、第二电压、介于所述第一电压和所述第二电压之间的第三电压中的一个来生成第一发送信号,
第二驱动器,所述第二驱动器通过将第二输出端子处的电压选择性地设置为所述第一电压、所述第二电压和所述第三电压中的一个来生成第二发送信号,以及
第三驱动器,所述第三驱动器通过将所述第二输出端子处的电压选择性地设置为所述第一电压、所述第二电压和所述第三电压中的一个来生成第三发送信号,以及
所述接收装置包括:
第一放大器,所述第一放大器通过放大所述第一发送信号和所述第二发送信号之间的差来生成第一差分信号,
第二放大器,所述第二放大器通过放大所述第二发送信号和所述第三发送信号之间的差来生成第二差分信号,
第三放大器,所述第三放大器通过放大所述第三发送信号和所述第一发送信号之间的差来生成第三差分信号,以及
时钟发生器,所述时钟发生器基于所述第一差分信号、所述第二差分信号和所述第三差分信号生成时钟信号。
12.根据权利要求11所述的通信系统,其中,所述时钟发生器通过基于所述第一差分信号、所述第二差分信号和所述第三差分信号中的、在所述符号进行转换的情况下首先进行转换的信号生成时钟脉冲来生成所述时钟信号。
CN201780076046.3A 2016-12-14 2017-11-29 发送装置、发送方法和通信系统 Active CN110050449B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-241973 2016-12-14
JP2016241973 2016-12-14
PCT/JP2017/042739 WO2018110276A1 (ja) 2016-12-14 2017-11-29 送信装置、送信方法、および通信システム

Publications (2)

Publication Number Publication Date
CN110050449A true CN110050449A (zh) 2019-07-23
CN110050449B CN110050449B (zh) 2022-10-04

Family

ID=62558346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076046.3A Active CN110050449B (zh) 2016-12-14 2017-11-29 发送装置、发送方法和通信系统

Country Status (5)

Country Link
US (1) US10763901B2 (zh)
JP (1) JP7079206B2 (zh)
CN (1) CN110050449B (zh)
DE (1) DE112017006291T5 (zh)
WO (1) WO2018110276A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017006291T5 (de) 2016-12-14 2019-09-05 Sony Semiconductor Solutions Corporation Übertragungsvorrichtung, übertragungsverfahren und kommunikationssystem
CN113726349A (zh) * 2021-07-30 2021-11-30 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091762A1 (en) 2006-07-12 2008-04-17 Neuhauser Alan R Methods and systems for compliance confirmation and incentives
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
JP7058146B2 (ja) * 2018-03-02 2022-04-21 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177639A (ja) * 1997-10-29 1999-07-02 Lg Semicon Co Ltd データ伝送装置
US20140126614A1 (en) * 2012-11-08 2014-05-08 Broadcom Corporation System, method, and apparatus for digital pre-emphasis in low power serdes systems
WO2015146511A1 (ja) * 2014-03-25 2015-10-01 ソニー株式会社 送信装置および通信システム
WO2016007218A1 (en) * 2014-07-08 2016-01-14 Intel Corporation Apparatuses and methods for reducing switching jitter
CN105393238A (zh) * 2013-07-23 2016-03-09 高通股份有限公司 三相时钟恢复延迟校准
US20160308524A1 (en) * 2013-07-10 2016-10-20 Denso Corporation Drive control device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360861B2 (ja) 1993-03-02 2003-01-07 株式会社ソニー木原研究所 シリアルディジタルデータの伝送方法及び伝送装置
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US9036436B2 (en) * 2011-05-06 2015-05-19 Rambus Inc. Supporting calibration for sub-rate operation in clocked memory systems
JP6563267B2 (ja) * 2015-07-10 2019-08-21 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
US10763901B2 (en) 2016-12-14 2020-09-01 Sony Semiconductor Solutions Corporation Transmission device, transmission method, and communication system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177639A (ja) * 1997-10-29 1999-07-02 Lg Semicon Co Ltd データ伝送装置
US20140126614A1 (en) * 2012-11-08 2014-05-08 Broadcom Corporation System, method, and apparatus for digital pre-emphasis in low power serdes systems
US20160308524A1 (en) * 2013-07-10 2016-10-20 Denso Corporation Drive control device
CN105393238A (zh) * 2013-07-23 2016-03-09 高通股份有限公司 三相时钟恢复延迟校准
WO2015146511A1 (ja) * 2014-03-25 2015-10-01 ソニー株式会社 送信装置および通信システム
WO2016007218A1 (en) * 2014-07-08 2016-01-14 Intel Corporation Apparatuses and methods for reducing switching jitter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017006291T5 (de) 2016-12-14 2019-09-05 Sony Semiconductor Solutions Corporation Übertragungsvorrichtung, übertragungsverfahren und kommunikationssystem
CN113726349A (zh) * 2021-07-30 2021-11-30 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Also Published As

Publication number Publication date
WO2018110276A1 (ja) 2018-06-21
JPWO2018110276A1 (ja) 2019-10-24
JP7079206B2 (ja) 2022-06-01
US20190305806A1 (en) 2019-10-03
US10763901B2 (en) 2020-09-01
DE112017006291T5 (de) 2019-09-05
CN110050449B (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
CN110050449A (zh) 发送装置、发送方法和通信系统
US20190137622A1 (en) Method and System for Gauging External Object Movement and Conditions for Connected and Autonomous Vehicle Safety
CN111585605A (zh) 用于集成天线的系统和方法
EP3358293A1 (en) Image processing device, image processing method, and program
CN109076167A (zh) 图像处理器、摄像装置和图像处理系统
CN107851656A (zh) 摄像装置和测距系统
CN110291773A (zh) 信息处理装置、信息处理方法、程序和成像装置
EP3570066A1 (en) Signal processing device, signal processing method, and program
WO2019116746A1 (ja) 画像処理装置、画像処理方法及び撮像装置
WO2020203240A1 (ja) 情報処理装置および情報処理方法
US10917265B2 (en) Communication apparatus and communication system
CN109716680A (zh) 通信装置和通信系统
CN110326263B (zh) 传输设备与通信系统
CN110999131B (zh) 通信装置、通信系统和通信方法
WO2023286341A1 (ja) 車載通信装置、車載通信システム、及び、通信方法
US10958359B2 (en) Communication apparatus and communication system
EP3528404A1 (en) Communications device and communications system
JP2021085748A (ja) レーダー装置、レーダー装置の製造方法及び送受信機
Ploeg et al. Connect & Drive: Design and Evaluation of Cooperative Adaptive Cruise Control for Congestion Reduction and Increased Fuel Efficiency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant